DE102006001680B3 - Herstellungsverfahren für eine FinFET-Transistoranordnung und entsprechende FinFET-Transistoranordnung - Google Patents
Herstellungsverfahren für eine FinFET-Transistoranordnung und entsprechende FinFET-Transistoranordnung Download PDFInfo
- Publication number
- DE102006001680B3 DE102006001680B3 DE102006001680A DE102006001680A DE102006001680B3 DE 102006001680 B3 DE102006001680 B3 DE 102006001680B3 DE 102006001680 A DE102006001680 A DE 102006001680A DE 102006001680 A DE102006001680 A DE 102006001680A DE 102006001680 B3 DE102006001680 B3 DE 102006001680B3
- Authority
- DE
- Germany
- Prior art keywords
- fin
- sti
- filling
- layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 150000004767 nitrides Chemical class 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 15
- 125000006850 spacer group Chemical group 0.000 claims abstract description 5
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 3
- 238000005498 polishing Methods 0.000 claims abstract description 3
- 238000000151 deposition Methods 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 229910021332 silicide Inorganic materials 0.000 claims description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 2
- 239000000945 filler Substances 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 14
- 229910052710 silicon Inorganic materials 0.000 description 25
- 239000010703 silicon Substances 0.000 description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 24
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000003631 wet chemical etching Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000010955 robust manufacturing process Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/66818—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the channel being thinned after patterning, e.g. sacrificial oxidation on fin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
Abstract
Die vorliegende Erfindung schafft ein Herstellungsverfahren für eine FinFET-Transistoranordnung und eine entsprechende FinFET-Transistoranordnung. Das Verfahren umfasst die Schritte: Bereitstellen eines Substrates (106, 108); Bilden eines aktiven Bereichs (1) auf dem Substrat, welcher einen Sourcebereich (114), einen Drainbereich (116) und einen dazwischenliegenden finnenartigen Kanalbereich (113b'; 113b") für jeden einzelnen FinFET-Transistor aufweist; Bilden eines Gatedielektrikums (11) und eines Gatebereichs (13, 14, 15) über dem finnenartigen Kanalbereich (113b'; 113b") für jeden einzelnen FinFET-Transistor; wobei das Bilden des finnenartigen Kanalbereichs (113b'; 113b") folgende Schritte aufweist: Bilden einer Hartmaske (S1-S4) auf dem aktiven Bereich (1), welche eine Padoxidschicht (30), eine darüberliegende Padnitridschicht (50) und Nitrid-Seitenwandspacer (7) aufweist; anisotropes Ätzen der aktiven Schicht (1) unter Verwendung der Hartmaske (S1-S4) zur Bildung von STI-Gräben (G1-G5); Füllen der STI-Gräben (G1-G5) mit einer STI-Oxidfüllung (9); Rückpolieren der STI-Oxidfüllung (9) bis zur Oberseite der Hartmaske (S1-S4); Rückätzen der rückpolierten STI-Oxidfüllung (9) bis zu einer Resthöhe (h') in den STI-Gräben (G1-G5); selektives Entfernen der Padnitridschicht (50) und der Nitrid-Seitenwandspacer (7) gegenüber der Padoxidschicht (30), der rückgeätzten STI-Oxidfüllung (9) und dem aktiven Bereich (1) zum Bilden einer modifizierten Hartmaske (S1'-S4'); anisotropes ...
Description
- Die vorliegende Erfindung betrifft ein Herstellungsverfahren für eine FinFET-Transistoranordnung und eine entsprechende FinFET-Transistoranordnung.
- Aus der WO 2005/098963 A1 ist eine FinFET-Transistoranordnung bekannt, welche aufweist: Ein Substrat; einen aktiven Bereich auf dem Substrat, welcher einen Sourcebereich, einen Drainbereich und einen dazwischenliegenden finnenartigen Kanalbereich für jeden einzelnen FinFET-Transistor aufweist; ein Gatedielektrikum und einen Gatebereich über dem finnenartigen Kanalbereich für jeden einzelnen FinFET-Transistor; wobei zwischen benachbarten finnenartigen Kanalbereichen im aktiven Kanalbereich ein jeweiliger Bereich mit einer STI-Oxidfüllung vorgesehen ist, über den das Gatedielektrikum und der Gatebereich verlaufen.
- Die US 2004/0262687 A1 offenbart ein Verfahren zur Erzeugung feiner Finnenstrukturen unter Zuhilfenahme einer zu entfernenden Nitridflankenstruktur und mit einer anschließenden Rückätzung der Finne.
- Obwohl prinzipiell auf beliebige integrierte Schaltungen anwendbar, werden die vorliegende Erfindung sowie die ihr zugrundeliegenden Probleme bezüglich integrierter Speicherschaltungen in Siliziumtechnologie mit FinFET-Transistoren erläutert werden.
- FinFET-Transistoren (Finnen-Feldeffekttransistoren) weisen einen Kanalbereich in Form einer Finne auf, an dem auf mehreren Seiten ein Gate mit entsprechender Gateelektrode vorgesehen ist. Eine derartige Anordnung ermöglicht eine Doppel-Gatestruktur mit verbesserten Kurzkanaleffekten und Transistoren mit Gatelängen der Größenordnung 10 bis 30nm. Derartige FinFET-Transistoren werden in jüngerer Zeit vermehrt in integrierten Speicherschaltungen in Siliziumtechnologie eingesetzt.
-
3a –c sind schematische Darstellungen eines aus derEP 1 202 335 A2 bekannten FinFET-Transistors, wobei3a eine Oberansicht und3b , c Querschnitte entlang der Linien 1-1 bzw. 2-2 von3a sind. - In
3a ist eine Oberansicht auf ein SOI-Substrat (SOI = Silicon-On-Insulator)100 gezeigt. Das SOI-Substrat100 umfasst ein Trägersubstrat106 in Form eines Siliziumwafers sowie eine darauf vorgesehene Oxidschicht108 und eine aktive Siliziumschicht1 . Gemäß der Darstellung von3b , c ist auf der aktiven Siliziumschicht1 eine Hartmaskenstruktur bestehend aus einer Padoxidschicht30 und einer darüber befind lichen Padnitridschicht50 vorgesehen. Die Padoxidschicht30 und die Padnitridschicht50 weisen eine Dicke von typischerweise 30 bis 120 nm auf und definieren Ätzbereiche zur Bildung von STI-Gräben (STI = Shallow Trench Isolation), welche die FinFET-Transistoren voneinander bzw. von anderen Bauelementen isolieren. - Die aktive Siliziumschicht
1 wird mit Hilfe der Hartmaske aus der Padoxidschicht30 und der Padnitridschicht50 derart strukturiert, dass sie einen länglichen schmalen Kanalbereich113 zwischen zwei rechteckigen Source- und Drain-Bereichen114 ,116 ausbildet. Bezugszeichen118 ,120 bezeichnen Kontaktbereiche für den Source-Bereich114 bzw. den Drain-Bereich116 . Der in3a –c gezeigte Prozesszustand entspricht einem Zustand mit freigelegtem Kanalbereich113 , über dem entlang der Richtung 2-2 in3a noch eine Gatedielektrikum- und Gatestruktur zu bilden ist, wofür sich gemäß dem Stand der Technik verschiedene Möglichkeiten anbieten. -
3d ist eine schematische Darstellung einer möglichen Finnen- und Gatestruktur für den aus der aus derEP 1 202 335 A2 bekannten FinFET-Transistor ausgehend von3c , wie der WO 2004/068589 A1 entnehmbar. - Bei der Prozessvariante gemäß
3d , welche aus der WO 2004/068589 A1 bekannt ist, erfolgt zunächst eine Abscheidung eines (nicht gezeigten) STI-Oxides, welches in Richtung 2-2 von3a entlang der vorzusehenden Gatestrukturen entfernt wird. Anschließend wird der Kanalbereich113 (auch als Finnenbereich bezeichnet) durch eine isotrope Siliziumätzung gedünnt, was zu einem gedünnten Kanalbereich113' führt. Im Anschluss daran wird ein Gatedielektrikum115 auf der aktiven Siliziumschicht1 des gedünnten Kanalbereichs113' vorgesehen. Schließlich wird ein länglicher Gatebereich über dem Gatedielektrikum115 entlang der Richtung 2-2 von3a 122 vorgesehen, wonach der betreffende FinFET-Transistor fertiggestellt ist. - Bei der Variante gemäß
3d ist es von Nachteil, dass Schwankungen der Breite der finnenartigen Kanalbereiche113' nach der isotropen Dünnung auftreten. -
4a , b ist zwei schematische Darstellungen zweier beispielhafter Finnenstrukturen einer FinFET-Transistoranordnung bestehend aus den aus derEP 1 202 335 A2 bekannten FinFET-Transistoren. - Bei den in
4a , b gezeigten Varianten erfolgt eine Bildung einer sublithographischen Hartmaske auf der aktiven Siliziumschicht1 , welche die Padoxidschicht30 , die Padnitridschicht50 und bei der Variante gemäss4a seitlich daran vorgesehene Seitenwandspacer70 aus Siliziumnitrid aufweist. - Bei den Varianten gemäß
4a , b werden zunächst STI-Gräben Ga, Gb, Gc, Gd, Ge geätzt, welche finnenartige Kanalbereiche113a bzw.113a' dort definieren, wo die aktive Siliziumschicht1 stehen bleibt. Bei diesen Varianten wird im Übrigen die aktive Siliziumschicht1 im Gegensatz zur Variante gemäß3a –c nicht vollständig durchgeätzt, sondern es verbleibt eine Restdicke d1 der aktiven Siliziumschicht1 . - Der Nachteil der Variante gemäss
4a liegt darin, dass die finnenartigen Kanalbereiche113a relativ breit sind. - Der Nachteil der Variante gemäss
4b liegt darin, dass nach der anisotropen Ätzung der aktiven Siliziumschicht1 nach dem Auffüllen der verbreiterten STI-Gräben Ga'–Ge' nur noch sehr wenig der Padnitridschicht50 als CMP-Stop (CMP = chemisch-mechanisches Polieren) zur Verfügung steht, was zu erheblichen Problemen bei der Planarisierung des (nicht gezeigten) STI-Oxides führt. - Die der vorliegenden Erfindung zugrunde liegende Aufgabe liegt in der Bereitstellung eines verbesserten Herstellungs verfahrens für einen FinFET-Transistoranordnung und einer entsprechenden FinFET-Transistoranordnung, der eine exzellente Skalierbarkeit und ein robustes Herstellungsverfahren aufweist.
- Gemäß der vorliegenden Erfindung wird diese Aufgabe durch das Herstellungsverfahren nach Anspruch 1 bzw. die entsprechende FinFET-Transistoranordnung gemäß Anspruch 8 gelöst.
- Besonders vorteilhaft am Gegenstand der Erfindung ist die Tatsache, dass genügend Nitrid für den CMP-Schritt zurückbleiben kann und dennoch die finnenartigen Kanalbereiche sehr schmal gestaltet werden können.
- In den abhängigen Ansprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des Herstellungsverfahrens nach Anspruch 1 bzw. der entsprechenden FinFET-Transistoranordnung nach Anspruch 8.
- Gemäß einer bevorzugten Ausführungsform erfolgt das anisotrope Ätzen der aktiven Schicht unter Verwendung der modifizierten Hartmaske bis zur Resthöhe der rückgeätzten STI-Oxidfüllung.
- Gemäß einer weiteren bevorzugten Ausführungsform erfolgt das anisotrope Ätzen der aktiven Schicht unter Verwendung der modifizierten Hartmaske bis unterhalb der Resthöhe der rückgeätzten STI-Oxidfüllung, so dass ein jeweiliger Spaltbereich zwischen dem finnenartigen Kanalbereich und der rückgeätzten STI-Oxidfüllung entsteht, und dass der jeweilige Spaltbereich vor dem Bilden des Gatedielektrikums und des Gatebereichs mit einer Isolationsschicht gefüllt wird. So lassen sich parasitäre Transistoren am Fuß der finnenartigen Kanalbereiche vermeiden.
- Gemäß einer weiteren bevorzugten Ausführungsform erfolgt das Füllen des jeweiligen Spaltbereichs durch Abscheiden und ani sotropes Rückätzen einer Oxidschicht mit einer Dicke von ungefähr der halben Breite der Spaltbereiche.
- Gemäß einer weiteren bevorzugten Ausführungsform wird vor dem Bilden des Gatedielektrikums und des Gatebereichs über dem finnenartigen Kanalbereich die modifizierte Hartmaske entfernt.
- Gemäß einer weiteren bevorzugten Ausführungsform werden zum Bilden des Gatedielektrikums und des Gatebereichs über dem finnenartigen Kanalbereich folgende Schritte durchgeführt: Abscheiden des Gatedielektrikums, Abscheiden einer TaN-Schicht über dem Gatedielektrikum und Auffüllen der modifizierten STI-Gräben mit einer Polysiliziumfüllung.
- Gemäß einer weiteren bevorzugten Ausführungsform wird die Polysiliziumfüllung planarisiert und darüber eine Metallsilizidschicht abgeschieden.
- Bevorzugte Ausführungsformen der Erfindung sind in den Zeichnungen dargestellt und werden in der folgenden Beschreibung erläutert.
- In den Figuren zeigen:
-
1a –i schematische Querschnitte entlang der Linie 2-2 von3a eines Herstellungsverfahrens für eine FinFET-Transistoranordnung und einer entsprechenden FinFET-Transistoranordnung als erste Ausführungsform der vorliegenden Erfindung; -
2a –d schematische Querschnitte entlang der Linie 2-2 von3a eines Herstellungsverfahrens für eine FinFET-Transistoranordnung und einer entsprechenden FinFET- Transistoranordnung als zweite Ausführungsform der vorliegenden Erfindung; -
3a –c schematische Darstellungen eines aus derEP 1 202 335 A2 bekannten FinFET-Transistors, wobei3a eine Oberansicht und3b , c Querschnitte entlang der Linien 1-1 bzw. 2-2 von3a sind; -
3d eine schematische Darstellung einer möglichen Finnen- und Gatestruktur für den aus der aus derEP 1 202 335 A2 bekannten FinFET-Transistor ausgehend von3c , wie der WO 2004/068585 A1 entnehmbar; und -
4a , b eine schematische Darstellung einer beispielhaften Finnenstruktur einer FinFET-Transistoranordnung bestehend aus den aus derEP 1 202 335 A2 bekannten FinFET-Transistoren. - In den Figuren bezeichnen identische Bezugszeichen identische oder funktionell äquivalente Komponenten.
-
1a –i sind schematische Querschnitte entlang der Linie 2-2 von3a eines Herstellungsverfahrens für eine FinFET-Transistoranordnung und einer entsprechenden FinFET-Transistoranordnung als erste Ausführungsform der vorliegenden Erfindung. - Bei der Beschreibung der Ausführungsformen gemäß
1a –i und2a –d ist lediglich der Querschnitt in Richtung 2-2 von3a dargestellt. Die übrigen bekannten Prozessschritte zur Herstellung der Source- und Drain-Bereiche114 ,116 sowie das Trägersubstrat106 und die Oxidschicht108 sind in den betreffenden Darstellungen zur Vereinfachung weggelas sen. In diesem Zusammenhang wird vollumfänglich auf die Darstellung gemäß3a –c Bezug genommen. -
1a zeigt die aktive Siliziumschicht1 mit der darauf befindlichen Padoxidschicht3 und der darüber liegenden Padnitridschicht50 . Im Anschluss daran erfolgt mit Bezug auf1b eine Strukturierung der Padoxidschicht30 und der Padnitridschicht50 zu einer Hartmaske mit Hartmaskenbereichen S1, S2, S3, S4 entsprechend der späteren Lage der finnenartigen Kanalbereiche in üblicher photolithographischer Technik. - An den Hartmaskenbereichen S1–S4 werden gemäß
1c Nitridspacer7 beiderseitig durch Abscheidung und anisotrope Rückätzung einer Siliziumnitridschicht vorgesehen. - Im Anschluss daran werden gemäß
1d STI-Gräben G1–G5 unter Verwendung der Hartmaskenbereiche S1-S4 in der aktiven Siliziumschicht1 geätzt, welche finnenartigen Bereiche113b als Vorläufer der späteren Kanalbereiche in der verbleibenden aktiven Siliziumschicht1 definieren. - Im Anschluss daran erfolgt ein Auffüllen der STI-Gräben G1–G5 mit einer STI-Oxidfüllung
9 , wonach die STI-Oxidfüllung9 bis zur Oberseite der Hartmaskenbereiche S1–S4 zurückpoliert wird. Aufgrund der durch die Seitenwandspacer7 verbreiterten Hartmaskenbereiche S1-S4 hat man in dem gezeigten Zellenfeld ein Flächenverhältnis von STI-Oxidfüllung9 zu Hartmaskenbereichen S1–S4 von 1:1, was bedeutet, dass ausreichend Nitrid zum Stoppen des CMP-Prozesses zur Verfügung steht. Dies führt zum Prozesszustand gemäss1e . - Weiter mit Bezug auf
1f wird nun die STI-Oxidfüllung9 bis auf eine Resthöhe h' in Bezug auf die Böden der STI-Gräben G1–G5 zurückgeätzt. - Dann wird gemäss
1g der aus der Padnitridschicht50 bestehende Teil der Hartmaskenbereiche S1–S4 selektiv zur Padoxidschicht30 , zum aktiven Siliziumsubstrat1 und zur STI-Oxidfüllung9 durch eine entsprechende selektive Ätzung, beispielsweise eine nasschemische Ätzung, entfernt. Es verbleiben verschmälerte Hartmaskenbereiche S1'–S4', welche nur noch aus der Padoxidschicht30 bestehen. - Wie in
1h dargestellt, erfolgt anschließend eine anisotrope Siliziumätzung unter Verwendung der verschmälerten Hartmaskenbereiche S1'–S4' als Maske, die in der Tiefe bis zur Höhe h' der rückgeätzten STI-Oxidfüllung9 reicht. Es verbleiben die verdünnten finnenartigen Kanalbereiche113b' , wobei zwischen benachbarten finnenartigen Kanalbereichen113b' im aktiven Siliziumsubstrat1 ein jeweiliger Bereich mit einer STI-Oxidfüllung9 vorgesehen ist. Die STI-Oxidfüllung9 verhindert dabei, dass das Silizium zwischen den finnenartigen Kanalbereichen113b' bei der Siliziumätzung gemäss1h noch tiefer weggeätzt wird. - In einer abschließenden Prozessschrittsequenz, die in
1i dargestellt ist, erfolgt das Entfernen der verbleibenden Hartmaskenbereiche S1'–S4' aus der Padoxidschicht30 und danach eine Abscheidung einer ONO-Dielektrikumschicht11 . Im Anschluss daran wird eine TaN-Schicht13 über der resultierenden Struktur abgeschieden. Danach werden die oberen Bereiche der Gräben G1'–G5' mit einer Polysiliziumschicht14 aufgefüllt, welche anschließend durch einen CMP-Prozess planarisiert wird. Schließlich wird eine Wolframsiliziumschicht50 über der planaren Struktur abgeschieden. Es erfolgt ein (nicht gezeigter) Photolithographie-Schritt zur Festlegung der Gateleiterbahnen, welche in Richtung 2-2 von3a verlaufen. Schließlich werden die überflüssigen Bereiche der Schichten11 ,13 ,14 ,15 unter Verwendung der nicht gezeigten Photolackmaske entfernt und der Photolack gestrippt, was zum Zustand gemäß1i führt. Bei der Padoxidätzung wird dabei die STI-Oxidfüllung leicht angeätzt, was jedoch bei einer dünnen Padoxidschicht30 unbedeutend ist. Falls die daraus entstehende geringe Stufen stört, könnte die Siliziumätzung mit entsprechendem Vorhalt bis unterhalb der Oberseite die STI-Oxidfüllung9 durchgeführt werden (vgl. die nachstehend erläuterte zweite Ausführungsform). -
2a –d sind schematische Querschnitte entlang der Linie 2-2 von3a eines Herstellungsverfahrens für eine FinFET-Transistoranordnung und einer entsprechenden FinFET-Transistoranordnung als zweite Ausführungsform der vorliegenden Erfindung. - Die Prozesssequenz der zweiten Ausführungsform gemäß
2a –d schließt sich an den Prozesszustand gemäß1h an. Im Unterschied zum Prozesszustand gemäß1h wird gemäß2a die anisotrope Siliziumätzung bis unterhalb der Höhe h' der verbleibenden STI-Oxidfüllung9 fortgesetzt. Dies erzeugt Spaltbereiche U1–U5, welche die verbleibende STI-Oxidfüllung9 umgeben. Dies hat den besonderen Effekt, dass am Fußpunkt der verdünnten finnenartigen Kanalbereiche113b'' kein parasitärer Transistor mehr vorhanden ist. Die Spaltbereiche U1–U5 weisen dabei eine Höhe h'' auf. - Weiter mit Bezug auf
2b wird eine dünne Oxidschicht17 abgeschieden, deren Dicke in etwa der halben Breite der Spaltbereiche U1–U5 entspricht, wie in2b durch die gestrichelte Linie in den Spaltbereichen U1–U5 angedeutet. Daran anschließend erfolgt eine nasschemische Rückätzung der dünnen Oxidschicht17 derart, dass diese lediglich in den Spaltbereichen U1–U5 verbleibt, wie aus2c ersichtlich. - Der restliche Prozessverlauf, dessen Resultat in
2d dargestellt ist, erfolgt in vollständiger Analogie zum Prozessverlauf, welcher bereits in Zusammenhang mit1i ausführlich beschrieben worden ist. - Bei der zweiten Ausführungsform wird insbesondere verhindert, dass das Gatedielektrikum über spitze Kanten des Siliziums im unteren Bereich der STI-Oxidfüllung verläuft.
- Obwohl die vorliegende Erfindung bezüglich bevorzugter Ausführungsformen beschrieben worden ist, ist sie darauf nicht beschränkt, sondern kann auf verschiedene Weisen modifiziert werden, welche dem Fachmann klar erscheinen.
- Insbesondere ist die Auswahl der Materialien nur ein Beispiel und kann mannigfaltig variiert werden.
- Insbesondere kann ein anderes Gatedielektrikum anstelle von ONO eingesetzt werden. Es lassen sich erfindungsgemäss somit SONOS-artige Transistoren, Floating-Gate-Transistoren und Logik-Transistoren herstellen.
-
- 100
- SOI-Substrat
- 106
- Trägersubstrat
- 108
- Oxidschicht
- 1
- aktive Siliziumschicht
- 30
- Pad-Oxidschicht
- 50
- Pad-Nitridschicht
- 113, 113a, 113a', 113b, 113b', 113b''
- Kanalbereiche
- 114
- Source-Bereich
- 116
- Drain-Bereich
- 118, 120
- Kontakte
- 122
- Gate-Bereich
- Ga–Ge, Ga'–Ge'
- STI-Gräben
- D1
- Restdicke
- S1–S4, S1'–S4'
- Hartmaskenbereiche
- 9
- STI-Oxidfüllung
- H'
- Resthöhe
- H''
- Höhe der Spaltbereiche
- U1–U5
- Spaltbereiche
Claims (8)
- Herstellungsverfahren für eine FinFET-Transistoranordnung mit folgenden Schritten: Bereitstellen eines Substrates (
106 ,108 ); Bilden eines aktiven Bereichs (1 ) auf dem Substrat, welcher einen Sourcebereich (114 ), einen Drainbereich (116 ) und einen dazwischenliegenden finnenartigen Kanalbereich (113b' ;113b" ) für jeden einzelnen FinFET-Transistor aufweist; Bilden eines Gatedielektrikums (11 ) und eines Gatebereichs (13 ,14 ,15 ) über dem finnenartigen Kanalbereich (113b' ;113b" ) für jeden einzelnen FinFET-Transistor; wobei das Bilden des finnenartigen Kanalbereichs (113b' ;113b" ) folgende Schritte aufweist: Bilden einer Hartmaske (S1-S4) auf dem aktiven Bereich (1 ), welche eine Padoxidschicht (30 ), eine darüberliegende Padnitridschicht (50 ) und Nitrid-Seitenwandspacer (7 ) aufweist; anisotropes Ätzen der aktiven Schicht (1 ) unter Verwendung der Hartmaske (S1-S4) zur Bildung von STI-Gräben (G1–G5); Füllen der STI-Gräben (G1–G5) mit einer STI-Oxidfüllung (9 ); Rückpolieren der STI-Oxidfüllung (9 ) bis zur Oberseite der Hartmaske (S1–S4); Rückätzen der rückpolierten STI-Oxidfüllung (9 ) bis zu einer Resthöhe (h') in den STI-Gräben (G1–G5); Selektives Entfernen der Padnitridschicht (50 ) und der Nitridseitenwandspacer (7 ) gegenüber der Padoxidschicht (30 ), der rückgeätzten STI-Oxidfüllung (9 ) und dem aktiven Bereich (1 ) zum Bilden einer modifizierten Hartmaske (S1'–S4'); anisotropes Ätzen der aktiven Schicht (1 ) unter Verwendung der modifizierten Hartmaske (S1'–S4') zur Bildung von verbreiterten STI-Gräben (G1'–G5'), wobei die finnenartigen Kanalbereiche (113b' ;113b'' ) des aktiven Bereichs (1 ) für jeden einzelnen FinFET-Transistor stehenbleiben. - Herstellungsverfahren nach Anspruch 1, dadurch gekennzeichnet, dass das anisotrope Ätzen der aktiven Schicht (
1 ) unter Verwendung der modifizierten Hartmaske (S1'–S4') bis zur Resthöhe (h') der rückgeätzten STI-Oxidfüllung (9 ) erfolgt. - Herstellungsverfahren nach Anspruch 1, dadurch gekennzeichnet, dass das anisotrope Ätzen der aktiven Schicht (
1 ) unter Verwendung der modifizierten Hartmaske (S1'–S4') bis unterhalb der Resthöhe (h') der rückgeätzten STI-Oxidfüllung (9 ) erfolgt, so dass einjeweiliger Spaltbereich (u1–u5) zwischen dem finnenartigen Kanalbereich (113b'' ) und der rückgeätzten STI-Oxidfüllung (9 ) entsteht, und dass der jeweilige Spaltbereich (u1–u5) vor dem Bilden des Gatedielektrikums (11 ) und des Gatebereichs (13 ,14 ,15 ) mit einer Isolationsschicht (17 ) gefüllt wird. - Herstellungsverfahren nach Anspruch 3, dadurch gekennzeichnet, dass das Füllen des jeweiligen Spaltbereichs (u1–u5) durch Abscheiden und anisotropes Rückätzen einer Oxidschicht (
17 ) mit einer Dicke von ungefähr der halben Breite der Spaltbereiche (u1–u5) erfolgt. - Herstellungsverfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass vor dem Bilden des Gatedielektrikums (
11 ) und des Gatebereichs (13 ,14 ,15 ) über dem finnenartigen Kanalbereich (113b' ;113b'' ) die modifizierte Hartmaske (S1'–S5') entfernt wird. - Herstellungsverfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zum Bilden des Gatedielektrikums (
11 ) und des Gatebereichs (13 ,14 ,15 ) über dem finnenartigen Kanalbereich (113b' ,113b'' ) folgende Schritte durchgeführt werden: Abscheiden des Gatedielektrikums (11 ); Abscheiden einer TaN-Schicht (13 ) über dem Gatedielektrikum (11 ); und Auffüllen der modifizierten STI-Gräben (G1'–G5') mit einer Polysiliziumfüllung (14 ). - Herstellungsverfahren nach Anspruch 6, dadurch gekennzeichnet, dass die Polysiliziumfüllung (
14 ) planarisiert wird und darüber eine Metallsilizidschicht (15 ) abgeschieden wird. - FinFET-Transistoranordnung mit: einem Substrat (
106 ,108 ); einem aktiven Bereich (1 ) auf dem Substrat, welcher einen Sourcebereich (114 ), einen Drainbereich (116 ) und einen dazwischenliegenden finnenartigen Kanalbereich (113b' ;113b'' ) für jeden einzelnen FinFET-Transistor aufweist; einem Gatedielektrikum (11 ) und einem Gatebereich (13 ,14 ,15 ) über dem finnenartigen Kanalbereich (113b' ;113b'' ) für jeden einzelnen FinFET-Transistor; wobei zwischen benachbarten finnenartigen Kanalbereichen (113b' ;113b'' ) im aktiven Bereich (1 ) ein jeweiliger Bereich mit einer STI-Oxidfüllung (9 ) vorgesehen ist, über den das Gatedielektrikum (11 ) und der Gatebereich (13 ,14 ,15 ) verlaufen; wobei die STI-Oxidfüllung (9 ) bis oberhalb der Unterseite der finnenartigen Kanalbereiche (113b' ;113b'' ) reicht und ein mit einer Isolationsfüllung (17 ) gefüllter Spaltbereich (u1–u5) zwischen dem jeweiligen finnenartigen Kanalbereich (113'' ) und der STI-Oxidfüllung (9 ) vorgesehen ist.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102006001680A DE102006001680B3 (de) | 2006-01-12 | 2006-01-12 | Herstellungsverfahren für eine FinFET-Transistoranordnung und entsprechende FinFET-Transistoranordnung |
US11/649,470 US7692246B2 (en) | 2006-01-12 | 2007-01-04 | Production method for a FinFET transistor arrangement, and corresponding FinFET transistor arrangement |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102006001680A DE102006001680B3 (de) | 2006-01-12 | 2006-01-12 | Herstellungsverfahren für eine FinFET-Transistoranordnung und entsprechende FinFET-Transistoranordnung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102006001680B3 true DE102006001680B3 (de) | 2007-08-09 |
Family
ID=38231997
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102006001680A Expired - Fee Related DE102006001680B3 (de) | 2006-01-12 | 2006-01-12 | Herstellungsverfahren für eine FinFET-Transistoranordnung und entsprechende FinFET-Transistoranordnung |
Country Status (2)
Country | Link |
---|---|
US (1) | US7692246B2 (de) |
DE (1) | DE102006001680B3 (de) |
Families Citing this family (127)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7414290B2 (en) * | 2006-06-23 | 2008-08-19 | Intel Corporation | Double gate transistor, method of manufacturing same, and system containing same |
KR100827526B1 (ko) * | 2006-12-28 | 2008-05-06 | 주식회사 하이닉스반도체 | 반도체 소자의 미세 패턴 형성 방법 |
US20090179253A1 (en) | 2007-05-25 | 2009-07-16 | Cypress Semiconductor Corporation | Oxide-nitride-oxide stack having multiple oxynitride layers |
US8614124B2 (en) | 2007-05-25 | 2013-12-24 | Cypress Semiconductor Corporation | SONOS ONO stack scaling |
US8633537B2 (en) | 2007-05-25 | 2014-01-21 | Cypress Semiconductor Corporation | Memory transistor with multiple charge storing layers and a high work function gate electrode |
US9299568B2 (en) | 2007-05-25 | 2016-03-29 | Cypress Semiconductor Corporation | SONOS ONO stack scaling |
US8871595B2 (en) * | 2007-05-25 | 2014-10-28 | Cypress Semiconductor Corporation | Integration of non-volatile charge trap memory devices and logic CMOS devices |
US8093128B2 (en) * | 2007-05-25 | 2012-01-10 | Cypress Semiconductor Corporation | Integration of non-volatile charge trap memory devices and logic CMOS devices |
US8940645B2 (en) | 2007-05-25 | 2015-01-27 | Cypress Semiconductor Corporation | Radical oxidation process for fabricating a nonvolatile charge trap memory device |
US9449831B2 (en) | 2007-05-25 | 2016-09-20 | Cypress Semiconductor Corporation | Oxide-nitride-oxide stack having multiple oxynitride layers |
US9431549B2 (en) | 2007-12-12 | 2016-08-30 | Cypress Semiconductor Corporation | Nonvolatile charge trap memory device having a high dielectric constant blocking region |
US7824983B2 (en) * | 2008-06-02 | 2010-11-02 | Micron Technology, Inc. | Methods of providing electrical isolation in semiconductor structures |
US9159808B2 (en) * | 2009-01-26 | 2015-10-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Selective etch-back process for semiconductor devices |
US8354719B2 (en) * | 2010-02-18 | 2013-01-15 | GlobalFoundries, Inc. | Finned semiconductor device with oxygen diffusion barrier regions, and related fabrication methods |
EP2455967B1 (de) * | 2010-11-18 | 2018-05-23 | IMEC vzw | Verfahren zur Bildung einer versenkten dielektrischen Schicht unter einer Halbleiterlamelle |
US8772860B2 (en) | 2011-05-26 | 2014-07-08 | United Microelectronics Corp. | FINFET transistor structure and method for making the same |
US8598712B2 (en) | 2011-06-20 | 2013-12-03 | United Microelectronics Corp. | Semiconductor structure formed by double patterning technique |
CN102931062B (zh) * | 2011-08-09 | 2015-08-19 | 中芯国际集成电路制造(上海)有限公司 | 一种制作鳍式场效应管的翅片结构方法 |
US9105590B2 (en) | 2011-08-10 | 2015-08-11 | United Microelectronics Corp. | Semiconductor structure having material layers which are level with each other and manufacturing method thereof |
US9184100B2 (en) | 2011-08-10 | 2015-11-10 | United Microelectronics Corp. | Semiconductor device having strained fin structure and method of making the same |
US9105660B2 (en) | 2011-08-17 | 2015-08-11 | United Microelectronics Corp. | Fin-FET and method of forming the same |
US8853013B2 (en) | 2011-08-19 | 2014-10-07 | United Microelectronics Corp. | Method for fabricating field effect transistor with fin structure |
US8674433B2 (en) | 2011-08-24 | 2014-03-18 | United Microelectronics Corp. | Semiconductor process |
US8691651B2 (en) * | 2011-08-25 | 2014-04-08 | United Microelectronics Corp. | Method of forming non-planar FET |
US8441072B2 (en) | 2011-09-02 | 2013-05-14 | United Microelectronics Corp. | Non-planar semiconductor structure and fabrication method thereof |
US8426277B2 (en) | 2011-09-23 | 2013-04-23 | United Microelectronics Corp. | Semiconductor process |
US8497198B2 (en) | 2011-09-23 | 2013-07-30 | United Microelectronics Corp. | Semiconductor process |
US8722501B2 (en) | 2011-10-18 | 2014-05-13 | United Microelectronics Corp. | Method for manufacturing multi-gate transistor device |
US8575708B2 (en) | 2011-10-26 | 2013-11-05 | United Microelectronics Corp. | Structure of field effect transistor with fin structure |
US8871575B2 (en) | 2011-10-31 | 2014-10-28 | United Microelectronics Corp. | Method of fabricating field effect transistor with fin structure |
US8729716B2 (en) | 2011-10-31 | 2014-05-20 | United Microelectronics Corp. | Alignment accuracy mark |
US8278184B1 (en) | 2011-11-02 | 2012-10-02 | United Microelectronics Corp. | Fabrication method of a non-planar transistor |
US8546202B2 (en) | 2011-11-09 | 2013-10-01 | United Microelectronics Corp. | Manufacturing method for semiconductor structures |
US8426283B1 (en) | 2011-11-10 | 2013-04-23 | United Microelectronics Corp. | Method of fabricating a double-gate transistor and a tri-gate transistor on a common substrate |
US8440511B1 (en) | 2011-11-16 | 2013-05-14 | United Microelectronics Corp. | Method for manufacturing multi-gate transistor device |
US8604548B2 (en) | 2011-11-23 | 2013-12-10 | United Microelectronics Corp. | Semiconductor device having ESD device |
US8803247B2 (en) | 2011-12-15 | 2014-08-12 | United Microelectronics Corporation | Fin-type field effect transistor |
US8486587B2 (en) | 2011-12-20 | 2013-07-16 | United Microelectronics Corp. | Method for correcting layout pattern and method for manufacturing photomask |
US8698199B2 (en) | 2012-01-11 | 2014-04-15 | United Microelectronics Corp. | FinFET structure |
US9698229B2 (en) | 2012-01-17 | 2017-07-04 | United Microelectronics Corp. | Semiconductor structure and process thereof |
US8946031B2 (en) | 2012-01-18 | 2015-02-03 | United Microelectronics Corp. | Method for fabricating MOS device |
US8664060B2 (en) | 2012-02-07 | 2014-03-04 | United Microelectronics Corp. | Semiconductor structure and method of fabricating the same |
US8822284B2 (en) | 2012-02-09 | 2014-09-02 | United Microelectronics Corp. | Method for fabricating FinFETs and semiconductor structure fabricated using the method |
US8785115B2 (en) | 2012-02-09 | 2014-07-22 | United Microelectronics Corp. | Photoresist removal method and patterning process utilizing the same |
US9159809B2 (en) | 2012-02-29 | 2015-10-13 | United Microelectronics Corp. | Multi-gate transistor device |
US9006107B2 (en) | 2012-03-11 | 2015-04-14 | United Microelectronics Corp. | Patterned structure of semiconductor device and fabricating method thereof |
US9159626B2 (en) | 2012-03-13 | 2015-10-13 | United Microelectronics Corp. | FinFET and fabricating method thereof |
US8946078B2 (en) | 2012-03-22 | 2015-02-03 | United Microelectronics Corp. | Method of forming trench in semiconductor substrate |
CN103367432B (zh) * | 2012-03-31 | 2016-02-03 | 中芯国际集成电路制造(上海)有限公司 | 多栅极场效应晶体管及其制造方法 |
US9368388B2 (en) * | 2012-04-13 | 2016-06-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus for FinFETs |
US9559189B2 (en) | 2012-04-16 | 2017-01-31 | United Microelectronics Corp. | Non-planar FET |
US9142649B2 (en) | 2012-04-23 | 2015-09-22 | United Microelectronics Corp. | Semiconductor structure with metal gate and method of fabricating the same |
US9104833B2 (en) | 2012-04-24 | 2015-08-11 | United Microelectronics Corp. | Mask set for double exposure process and method of using the mask set |
US8778604B2 (en) | 2012-04-24 | 2014-07-15 | United Microelectronics Corp. | Mask set for double exposure process and method of using the mask set |
US8766319B2 (en) | 2012-04-26 | 2014-07-01 | United Microelectronics Corp. | Semiconductor device with ultra thin silicide layer |
US8709910B2 (en) | 2012-04-30 | 2014-04-29 | United Microelectronics Corp. | Semiconductor process |
US8691652B2 (en) | 2012-05-03 | 2014-04-08 | United Microelectronics Corp. | Semiconductor process |
US8877623B2 (en) | 2012-05-14 | 2014-11-04 | United Microelectronics Corp. | Method of forming semiconductor device |
US8470714B1 (en) | 2012-05-22 | 2013-06-25 | United Microelectronics Corp. | Method of forming fin structures in integrated circuits |
US9012975B2 (en) | 2012-06-14 | 2015-04-21 | United Microelectronics Corp. | Field effect transistor and manufacturing method thereof |
US8796695B2 (en) | 2012-06-22 | 2014-08-05 | United Microelectronics Corp. | Multi-gate field-effect transistor and process thereof |
US9583398B2 (en) * | 2012-06-29 | 2017-02-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit having FinFETS with different fin profiles |
US8872280B2 (en) | 2012-07-31 | 2014-10-28 | United Microelectronics Corp. | Non-planar FET and manufacturing method thereof |
US8586449B1 (en) | 2012-08-14 | 2013-11-19 | International Business Machines Corporation | Raised isolation structure self-aligned to fin structures |
US9318567B2 (en) | 2012-09-05 | 2016-04-19 | United Microelectronics Corp. | Fabrication method for semiconductor devices |
US9159831B2 (en) | 2012-10-29 | 2015-10-13 | United Microelectronics Corp. | Multigate field effect transistor and process thereof |
US8766363B2 (en) | 2012-11-07 | 2014-07-01 | International Business Machines Corporation | Method and structure for forming a localized SOI finFET |
US8987823B2 (en) | 2012-11-07 | 2015-03-24 | International Business Machines Corporation | Method and structure for forming a localized SOI finFET |
US9171898B2 (en) * | 2012-11-13 | 2015-10-27 | United Microelectronics Corp. | Method for manufacturing semiconductor layout pattern, method for manufacturing semiconductor device, and semiconductor device |
US8930860B2 (en) | 2012-11-14 | 2015-01-06 | United Microelectronics Corp. | Layout decomposition method and method for manufacturing semiconductor device applying the same |
US8739083B1 (en) | 2012-11-14 | 2014-05-27 | United Microelectronics Corp. | Layout decomposition method and method for manufacturing semiconductor device applying the same |
US9536792B2 (en) | 2013-01-10 | 2017-01-03 | United Microelectronics Corp. | Complementary metal oxide semiconductor field effect transistor, metal oxide semiconductor field effect transistor and manufacturing method thereof |
US8741507B1 (en) | 2013-01-16 | 2014-06-03 | United Microelectronics Corp. | Method for separating photomask pattern |
US8701052B1 (en) | 2013-01-23 | 2014-04-15 | United Microelectronics Corp. | Method of optical proximity correction in combination with double patterning technique |
US8627242B1 (en) | 2013-01-30 | 2014-01-07 | United Microelectronics Corp. | Method for making photomask layout |
KR102013842B1 (ko) * | 2013-02-08 | 2019-08-26 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
US9076870B2 (en) | 2013-02-21 | 2015-07-07 | United Microelectronics Corp. | Method for forming fin-shaped structure |
US8841197B1 (en) | 2013-03-06 | 2014-09-23 | United Microelectronics Corp. | Method for forming fin-shaped structures |
US8822328B1 (en) | 2013-03-07 | 2014-09-02 | United Microelectronics Corp. | Method for patterning semiconductor structure |
US8951918B2 (en) | 2013-03-27 | 2015-02-10 | United Microelectronics Corp. | Method for fabricating patterned structure of semiconductor device |
US9196500B2 (en) | 2013-04-09 | 2015-11-24 | United Microelectronics Corp. | Method for manufacturing semiconductor structures |
US9711368B2 (en) | 2013-04-15 | 2017-07-18 | United Microelectronics Corp. | Sidewall image transfer process |
US8853015B1 (en) | 2013-04-16 | 2014-10-07 | United Microelectronics Corp. | Method of forming a FinFET structure |
US20140315371A1 (en) * | 2013-04-17 | 2014-10-23 | International Business Machines Corporation | Methods of forming isolation regions for bulk finfet semiconductor devices |
US8709901B1 (en) | 2013-04-17 | 2014-04-29 | United Microelectronics Corp. | Method of forming an isolation structure |
US9147747B2 (en) | 2013-05-02 | 2015-09-29 | United Microelectronics Corp. | Semiconductor structure with hard mask disposed on the gate structure |
US9000483B2 (en) | 2013-05-16 | 2015-04-07 | United Microelectronics Corp. | Semiconductor device with fin structure and fabrication method thereof |
US9230812B2 (en) | 2013-05-22 | 2016-01-05 | United Microelectronics Corp. | Method for forming semiconductor structure having opening |
US9263287B2 (en) | 2013-05-27 | 2016-02-16 | United Microelectronics Corp. | Method of forming fin-shaped structure |
US8802521B1 (en) | 2013-06-04 | 2014-08-12 | United Microelectronics Corp. | Semiconductor fin-shaped structure and manufacturing process thereof |
US9006804B2 (en) | 2013-06-06 | 2015-04-14 | United Microelectronics Corp. | Semiconductor device and fabrication method thereof |
US9070710B2 (en) | 2013-06-07 | 2015-06-30 | United Microelectronics Corp. | Semiconductor process |
US8993384B2 (en) | 2013-06-09 | 2015-03-31 | United Microelectronics Corp. | Semiconductor device and fabrication method thereof |
US9263282B2 (en) | 2013-06-13 | 2016-02-16 | United Microelectronics Corporation | Method of fabricating semiconductor patterns |
US9401429B2 (en) | 2013-06-13 | 2016-07-26 | United Microelectronics Corp. | Semiconductor structure and process thereof |
US9123810B2 (en) | 2013-06-18 | 2015-09-01 | United Microelectronics Corp. | Semiconductor integrated device including FinFET device and protecting structure |
US9048246B2 (en) | 2013-06-18 | 2015-06-02 | United Microelectronics Corp. | Die seal ring and method of forming the same |
US9190291B2 (en) | 2013-07-03 | 2015-11-17 | United Microelectronics Corp. | Fin-shaped structure forming process |
US9105685B2 (en) | 2013-07-12 | 2015-08-11 | United Microelectronics Corp. | Method of forming shallow trench isolation structure |
US9093565B2 (en) | 2013-07-15 | 2015-07-28 | United Microelectronics Corp. | Fin diode structure |
US9019672B2 (en) | 2013-07-17 | 2015-04-28 | United Microelectronics Corporation | Chip with electrostatic discharge protection function |
US8981487B2 (en) | 2013-07-31 | 2015-03-17 | United Microelectronics Corp. | Fin-shaped field-effect transistor (FinFET) |
US9006805B2 (en) | 2013-08-07 | 2015-04-14 | United Microelectronics Corp. | Semiconductor device |
US9105582B2 (en) | 2013-08-15 | 2015-08-11 | United Microelectronics Corporation | Spatial semiconductor structure and method of fabricating the same |
US9385048B2 (en) | 2013-09-05 | 2016-07-05 | United Microelectronics Corp. | Method of forming Fin-FET |
US9274413B2 (en) | 2013-09-11 | 2016-03-01 | United Microelectronics Corp. | Method for forming layout pattern |
US9373719B2 (en) | 2013-09-16 | 2016-06-21 | United Microelectronics Corp. | Semiconductor device |
US20150076654A1 (en) * | 2013-09-17 | 2015-03-19 | Global Foundries Inc. | Enlarged fin tip profile for fins of a field effect transistor (finfet) device |
US9166024B2 (en) | 2013-09-30 | 2015-10-20 | United Microelectronics Corp. | FinFET structure with cavities and semiconductor compound portions extending laterally over sidewall spacers |
US9018066B2 (en) | 2013-09-30 | 2015-04-28 | United Microelectronics Corp. | Method of fabricating semiconductor device structure |
US9306032B2 (en) | 2013-10-25 | 2016-04-05 | United Microelectronics Corp. | Method of forming self-aligned metal gate structure in a replacement gate process using tapered interlayer dielectric |
US8980701B1 (en) | 2013-11-05 | 2015-03-17 | United Microelectronics Corp. | Method of forming semiconductor device |
US9299843B2 (en) | 2013-11-13 | 2016-03-29 | United Microelectronics Corp. | Semiconductor structure and manufacturing method thereof |
US8951884B1 (en) | 2013-11-14 | 2015-02-10 | United Microelectronics Corp. | Method for forming a FinFET structure |
US9972702B2 (en) | 2014-05-22 | 2018-05-15 | Taiwan Semiconductor Manufacturing Company | Method for non-resist nanolithography |
US9520296B2 (en) | 2014-06-12 | 2016-12-13 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor device having a low divot of alignment between a substrate and an isolation thereof and method of forming the same |
KR102192350B1 (ko) * | 2014-08-05 | 2020-12-18 | 삼성전자주식회사 | 반도체 소자의 미세 패턴 형성 방법 및 이를 이용한 반도체 소자의 제조방법 |
US9515089B1 (en) | 2015-05-14 | 2016-12-06 | International Business Machines Corporation | Bulk fin formation with vertical fin sidewall profile |
US10038096B2 (en) * | 2015-09-08 | 2018-07-31 | Globalfoundries Inc. | Three-dimensional finFET transistor with portion(s) of the fin channel removed in gate-last flow |
CN106601683B (zh) * | 2015-10-15 | 2019-09-27 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
US9818825B2 (en) | 2015-10-27 | 2017-11-14 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
US9761450B1 (en) | 2016-09-26 | 2017-09-12 | International Business Machines Corporation | Forming a fin cut in a hardmask |
TWI604569B (zh) * | 2016-11-15 | 2017-11-01 | 新唐科技股份有限公司 | 半導體裝置及其形成方法 |
US20180151716A1 (en) | 2016-11-28 | 2018-05-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and forming method thereof |
US10707208B2 (en) * | 2017-02-27 | 2020-07-07 | International Business Machines Corporation | Fabrication of fin field effect transistors utilizing different fin channel materials while maintaining consistent fin widths |
US11232989B2 (en) * | 2018-11-30 | 2022-01-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Devices with adjusted fin profile and methods for manufacturing devices with adjusted fin profile |
CN111613537B (zh) * | 2020-05-29 | 2023-11-03 | 上海华力集成电路制造有限公司 | 一种鳍型半导体器件及其制造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040262687A1 (en) * | 2003-06-27 | 2004-12-30 | In-Soo Jung | Fin field effect transistors and fabrication methods thereof |
WO2005098963A1 (en) * | 2004-03-31 | 2005-10-20 | Intel Corporation | A bulk non-planar transistor having a strained channel with enhanced mobility and methods of fabrication |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7163864B1 (en) | 2000-10-18 | 2007-01-16 | International Business Machines Corporation | Method of fabricating semiconductor side wall fin |
US6762483B1 (en) | 2003-01-23 | 2004-07-13 | Advanced Micro Devices, Inc. | Narrow fin FinFET |
KR100528486B1 (ko) * | 2004-04-12 | 2005-11-15 | 삼성전자주식회사 | 불휘발성 메모리 소자 및 그 형성 방법 |
US7371638B2 (en) * | 2004-05-24 | 2008-05-13 | Samsung Electronics Co., Ltd. | Nonvolatile memory cells having high control gate coupling ratios using grooved floating gates and methods of forming same |
-
2006
- 2006-01-12 DE DE102006001680A patent/DE102006001680B3/de not_active Expired - Fee Related
-
2007
- 2007-01-04 US US11/649,470 patent/US7692246B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040262687A1 (en) * | 2003-06-27 | 2004-12-30 | In-Soo Jung | Fin field effect transistors and fabrication methods thereof |
WO2005098963A1 (en) * | 2004-03-31 | 2005-10-20 | Intel Corporation | A bulk non-planar transistor having a strained channel with enhanced mobility and methods of fabrication |
Also Published As
Publication number | Publication date |
---|---|
US20070158756A1 (en) | 2007-07-12 |
US7692246B2 (en) | 2010-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102006001680B3 (de) | Herstellungsverfahren für eine FinFET-Transistoranordnung und entsprechende FinFET-Transistoranordnung | |
DE102007018760B4 (de) | Verfahren zur Herstellung einer Transistorvorrichtung und Transistorvorrichtung mit vertieftem Gate | |
DE102012101875B4 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit hoher Gatedichte | |
DE69824481T2 (de) | Verfahren zur Herstellung von FET-Bauelementen mit flacher,maskenloser Grabenisolation | |
DE102012025824B4 (de) | FinFET-Vorrichtung und Verfahren zum Herstellen einer FinFET-Vorrichtung | |
DE112006001735B4 (de) | Blockkontaktarchitekturen für Transistoren mit Kanälen in einer Nano-Größenordnung und Verfahren zum Ausbilden | |
DE112004000578B4 (de) | Verfahren zur Herstellung eines Gates in einem FinFET-Bauelement und Dünnen eines Stegs in einem Kanalgebiet des FinFET-Bauelements | |
DE102013105608B3 (de) | FinFET mit Metallgate und Gate-Kontaktstruktur und Herstellungsverfahren dafür | |
DE102014113741B4 (de) | Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung mit lateralen fet-zellen und feldplatten | |
DE102013103812B4 (de) | Halbleiterbauteil mit Verbindungen über mehrere Ebenen sowie Verfahren zur Ausbildung desselben | |
DE102008006960B4 (de) | Halbleiterbauelement mit selbstjustierter Kontaktstruktur und Verfahren zur Herstellung | |
DE10296608B4 (de) | Verfahren zum Herstellen einer Speicherzelle | |
DE102014103341A1 (de) | Halbleiterbauelemente und Verfahren zu ihrer Bildung | |
DE102005030875A1 (de) | Halbleiterprodukt und Verfahren zur Herstellung eines Halbleiterprodukts | |
DE102016101844B4 (de) | Interconnect-Struktur, Herstellungsverfahren dafür und Halbleitervorrichtung mit einer solchen Interconnect-Struktur | |
EP1859480A1 (de) | Herstellung eines traegerscheiben-kontakts in grabenisolierten integrierten soi schaltungen mit hochspannungs-bauelementen | |
DE102012205298B4 (de) | Austauschgateverfahren für Metallgatestapel mit großem ε unter Anwendung einer Mehrschichtkontaktebene und Halbleiterbauelement | |
DE102007052051B4 (de) | Herstellung verspannungsinduzierender Schichten über einem Bauteilgebiet mit dichtliegenden Transistorelementen | |
DE112007002739B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements mit Isolationsgraben und Kontaktgraben | |
DE102010063775A1 (de) | Halbleiterbauelement mit selbstjustierten Kontaktbalken und Metallleitungen mit vergrößerten Aufnahmegebieten für Kontaktdurchführungen | |
DE10131237A1 (de) | Feldeffekttrasistor und Verfahren zu seiner Herstellung | |
EP1472738B1 (de) | Bitleitungsstruktur sowie verfahren zu deren herstellung | |
DE19835891A1 (de) | Verfahren zur Herstellung eines Halbleiterbauteils | |
DE102007057688B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements mit verspanntem Zwischenschichtdielektrikum unter Anwendung einer Ätzsteuerzwischenschicht mit erhöhter Dicke | |
DE60317963T2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |