EP1859480A1 - Herstellung eines traegerscheiben-kontakts in grabenisolierten integrierten soi schaltungen mit hochspannungs-bauelementen - Google Patents

Herstellung eines traegerscheiben-kontakts in grabenisolierten integrierten soi schaltungen mit hochspannungs-bauelementen

Info

Publication number
EP1859480A1
EP1859480A1 EP06722586A EP06722586A EP1859480A1 EP 1859480 A1 EP1859480 A1 EP 1859480A1 EP 06722586 A EP06722586 A EP 06722586A EP 06722586 A EP06722586 A EP 06722586A EP 1859480 A1 EP1859480 A1 EP 1859480A1
Authority
EP
European Patent Office
Prior art keywords
trench
layer
polysilicon
trenches
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP06722586A
Other languages
English (en)
French (fr)
Inventor
Ralf Lerner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
X Fab Semiconductor Foundries GmbH
Original Assignee
X Fab Semiconductor Foundries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by X Fab Semiconductor Foundries GmbH filed Critical X Fab Semiconductor Foundries GmbH
Publication of EP1859480A1 publication Critical patent/EP1859480A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the invention relates to a method of simultaneous production of carrier wafer contacts and isolation trenches of integrated circuits with high voltage components for thick active silicon layers with thicknesses equal to or greater than 50 ⁇ m on the basis of SOI technology and the corresponding trench structuring.
  • the carrier wafer ("handle wafer") is electrically isolated.
  • an electrical contact is desirable. This can sometimes be done from the back of the wheel. But it may also be necessary or advantageous to realize the contact from the front. This contact with the carrier disk then allows the application of a defined electrical potential to the carrier disk.
  • the carrier disk floats, i. it can be at fluctuating electrical potential and thereby adversely affect the electrical function of the integrated circuits on the top of the active disk ("floating body effect").
  • Trench isolation is often used here, especially in technologies that use SOI disks with thick, eg at least 50 ⁇ m, active silicon layers.
  • US-A-6,794,716 also describes a method in which a trench which extends below the buried oxide is filled with "metal” and tungsten and thus a contact region in the carrier wafer with a portion of the active layer ("Body" of a transistor) conductively connects.
  • US Pat. No. 6,521,947 uses a method which is similar in principle to the previously mentioned method. Instead of metal polysilicon is used there as a contacting material.
  • This method has the following disadvantages: at least two structuring steps are required. Due to the metallization carried out no high-temperature processes can be carried out following this process. Due to the doped spacer, the carrier disk is permanently connected to the active disk. An insulated from the active silicon wafer contacting the carrier disk is thus not possible. In the structure described, all regions of the active layer are connected to the carrier wafer and thus short-circuited.
  • this structure has the disadvantage that for the production of the same a method has to be used in which two different structuring and two different etching steps have to be used for the isolation trench and the contact. This means on the one hand effort, on the other hand, this means that this structure can not be used in this form for deep isolation trenches, typical depth 50 ⁇ m.
  • the object of the invention is to specify a method with which such structures can be produced which enable both trench isolation and carrier disk contacting of SOI disks with thick (greater than or equal to 50 ⁇ m) active layers and which can be produced much more easily with a few process steps ,
  • a trench structure fabrication approach is disclosed that can be used both as a trench isolation and as a support wafer contact for substantially 50 ⁇ m thick or thicker active silicon layers of SOI wafers with integrated high voltage devices and incorporating the same process steps, i. can be produced with little effort.
  • the invention has the advantages that with the same process steps both an isolation trench for isolation against high voltages and a conductive contact trench to the carrier disk is produced.
  • the starting point for contact arising from a trench with a conductive filling layer is a wider trench.
  • Starting point for the insulating trench which is filled with a dielectric filling layer, a narrower trench, which are adjacent.
  • These trenches are first introduced into the active layer with an etching step, wherein a masking layer specifies where the trenches are to be formed in their depth to the buried insulating layer of the SOI wafer.
  • the width of the trenches is different.
  • the wider trench is up to three times wider than the narrower trench (claim 17), but at least the wide trench will be substantially 50% wider than the narrower trench.
  • An insulating layer is formed, which relates to both trenches, being arranged at least on the side wall of the trenches, but may also be arranged at the bottom, where this insulating layer superimposes the buried oxide layer.
  • the narrower trench is filled, and the wider trench just not completely filled, but only covered on its side walls with the insulating layer of the first backfill material.
  • the full filling of the narrower trench will cause the soil to be covered and in the wider trench this soil will also be covered.
  • High-barrier components are not explicitly drawn, can be introduced before or after the manufacturing steps described herein in the active substrate, this processed substrate with the two different functional trenches has the property of such - high-voltage blocking - semiconductors for appropriate semiconductor technologies.
  • the insulating first layer which completely fills the narrower trench is a polysilicon.
  • the masking layer is also provided with a thickness that is larger (stronger) than the buried oxide layer.
  • the layers lying on the surface are subject to just such a reduction in their strength, for example the first backfill layer filling the narrow trench, which later in the wider trench, it is not completely filled out.
  • the surface of this layer outside the trench is also reduced in its layer thickness.
  • planarization of the surface may still occur, carried out so that all layers perpendicular to the trenches terminate at this planar surface, with the wider trench having more vertically oriented, parallel layers than the narrower trench.
  • FIG. 1 shows schematically in cross-section an insulating trench in an SOI layer arrangement, which corresponds to the prior art.
  • the starting material in FIG. 1 is an SOI disk in which the carrier disk 1 is electrically insulated from the active silicon layer 3 by a buried oxide 2.
  • the isolation trench 6 consists of an insulating layer 4, e.g. Silica on the sidewalls of the trench and a backfill layer 5, e.g. Polysilicon can be.
  • an SOI disk consisting of the carrier disk 1, the buried insulator 2 and the active silicon layer or disk 3 is formed and a masking layer 7 is formed and patterned on the active silicon layer 3, which in one embodiment is silicon dioxide is constructed, while in other embodiments, other suitable materials, such as silicon nitride, can be used, see Fig. 2.
  • the masking layer 7 is provided as an oxide layer and therefore the layer is also referred to as a masking oxide layer 7, which then has a thickness which is greater than the thickness of the layer 2 as a buried oxide.
  • the masking layer 7 can also be produced with a smaller thickness. With the aid of the masking layer 7, trenches 8 and 9 having different widths are etched down to the buried oxide layer 2, see FIG. 3.
  • a trench isolation layer 10 (depositing) is deposited or formed (thermally).
  • this trench isolation layer 10 is a CVD layer.
  • a remaining trench 9 1 or 8 1 is less wide than the one Exit trenches 9 and 8, respectively.
  • a trench isolation layer 10 ' (not separately illustrated, but well conceivable by those skilled in the art) is formed substantially selectively on the trench sidewalls by thermal oxidation.
  • the narrow trench 8 ' is filled with a filling layer 18, the wide trench 9' is lined only on the opposite trench side walls, i. not completely filled, as shown in Figure 5. There remains an even narrower open trench 9 ", laterally and down bounded by the deposited layer portions 11a, 11b and 11c of the layer 11 in the first embodiment.
  • FIG. 6 shows the structure after a polysilicon etching step.
  • the polysilicon 11 has been removed at the surface and trench bottom 9a in the wide trench 9 ", so that the trench isolation layer 10 is exposed with its bottom portion 10a when formed by CVD deposition.
  • the buried layer 2 is exposed by this etching step.
  • the narrow trench 8 remains filled with polysilicon.
  • a polysilicon spacer 12 remains on each side wall.
  • FIG. 7 shows the structure after an oxide etching, preferably by means of a plasma chemical etching, in which the buried oxide 2 at the bottom 9a of the recrossed trench 9 ** and the layer 10a (as part of the layer 10) were etched through at the bottom.
  • the layer section 10a is substantially not formed at the trench bottom and thus essentially only the buried layer 2 is etched through.
  • a part of the oxide in the embodiment shown is removed from the surface. Since the masking layer 7, if made of oxide, had a greater thickness than the buried oxide layer 2, a residual oxide layer 13 remains on the surface.
  • the narrower isolation trench 8 with insulating filler 18 on the left side in FIG. 7 remains completely filled.
  • a second filling layer 14 with a corresponding electrical conductivity also fills the wider isolation trench 9 here in width as 9 ** with conductive filling material 19, see FIG. 8.
  • the surface 20 becomes CMP (chemical mechanical polishing) preferably planarized, see FIG. 9.
  • Components such as high-blocking semiconductors, for example MOSFET with reverse voltages above 300 V, can be introduced onto or into the active layer; Methods of semiconductor technology are known.
  • the carrier disk 1 can be electrically contacted from the surface. Next to it is an insulating trench 8 available. The substrate no longer float potential.
  • insulating layer eg SiO 2
  • filling layer e.g. polysilicon

Abstract

Ein Verfahren ist anzugeben, mit dem Strukturen hergestellt werden können, die sowohl eine Grabenisolation als auch eine Trägerscheibenkontaktierung von SOI-Scheiben mit dicken aktiven Schichten ermöglichen und die mit wenigen Prozessschritten einfacher herstellbar sind. Dazu wird der elektrische Trägerscheibenkontakt gemeinsam mit dem Isolationsgrabens in einer SOI-Scheibe für integrierte Schaltungen mit hoch-sperrenden Bauelementen hergestellt. Es werden zwei Gräben, ein schmalerer für den Isolationsgraben (8) und ein breiterer für den Trägerscheibenkontakt (9) mittels einer Maskierungsschicht, die eine größere Dicke hat, als die vergrabene isolierende Oxidschicht (2), bis auf die vergrabene isolierende Oxidschicht (2) geätzt. Im breiteren Graben (9) bleibt an den Seitenwänden je ein Polysiliziumspacer (12) als Rest einer zuvor abgeschiedenen Polysiliziumschicht (11) bestehen. Durch eine Einstellung der Polysiliziumätzung wird erreicht, dass die Spacer (12) eine gewünschte Höhe erhalten. Zumindest das vergrabene Oxid (2;10) wird am Boden des breiteren Grabens (9) weggeätzt, so dass eine Restoxidschicht (13) auf der Oberfläche stehen bleibt. Die Abscheidung einer zweiten Verfüllschicht (14) mit einer elektrischen Leitfähigkeit verfüllt auch den breiteren Isolationsgraben (19).

Description

Herstellung eines Traegerscheiben-Kontakts in grabenisolierten integrierten SOI Schaltungen mit Hochspannungs-Bauelementen
Die Erfindung betrifft ein Verfahren der gleichzeitigen Herstellung von Trägerscheiben- Kontakten und Isolationsgräben von integrierten Schaltungen mit Hochspannungs- Bauelementen für dicke aktive Siliziumschichten mit Dicken gleich oder größer als 50 μm auf der Basis der SOI-Technologie und die entsprechende Grabenstrukturierung.
In SOI-Scheiben stellt sich das Problem, dass die Trägerscheibe ("Handlewafer") elektrisch isoliert ist. Um diese Trägerscheibe auf ein festes elektrisches Potential legen zu können, ist ein elektrischer Kontakt wünschenswert. Dies kann manchmal von der Scheibenrückseite aus erfolgen. Es kann aber auch nötig oder vorteilhaft sein, den Kontakt von der Vorderseite aus zu realisieren. Dieser Kontakt zur Trägerscheibe erlaubt dann das Anlegen eines definierten elektrischen Potentials an die Trägerscheibe.
Ohne einen solchen Kontakt "floated" die Trägerscheibe, d.h. sie kann auf schwankendem elektrischen Potential liegen und dadurch die elektrische Funktion der integrierten Schaltungen auf der Oberseite der Aktivscheibe negativ beeinflussen ("floating body effect").
Um den Vorteil der dielektrischen Isolation der SOI-Scheibe ausnützen zu können, vor allem für integrierte Smart-Power-Schaltkreise, bei denen unterschiedliche Teile des Schaltkreises auf zum Teil stark unterschiedlichen Potentialen liegen, z.B. Masse und 600V, werden aber auch Isolationsstrukturen benötigt, die unterschiedliche Bereiche des Schaltkreises voneinander elektrisch isolieren. Dabei kommt häufig eine Grabenisolation zum Einsatz, vor Allem bei Technologien, die SOI-Scheiben mit dicken, bspw. zumindest 50μm aktiven Siliziumschichten verwenden.
In US-A 5,314,841 ist eine Herstellung eines Trägerscheibenkontaktes beschrieben, bei der ein Graben durch die aktive Scheibe und durch das vergrabene Oxid geätzt wird. Die geöffnete Fläche in der Trägerscheibe wird bei der Source/Drain-Implantation aufdotiert und durch die normale Metallisierung kontaktiert.
Eine ähnliche Struktur wird in der Patentschrift US-A 5,945,712 beschrieben. Das dünne aktive Silizium und das vergrabene Oxid (als Isolationsschicht bezeichnet) werden durchgeätzt und bei der normalen IC-Metallisierung mitkontaktiert. Ähnlich wird auch in der in US-A 6,300,666 vorgegangen. Auch dort werden das dünne aktive Silizium und das vergrabene Oxid durchgeätzt und das freigelegte Gebiet im Trägerwafer wird durch eine Implantation aufdotiert. Durch die normale IC- Metallisierung wird die Trägerscheibe mittels der normalen Silizidierung/Metallisierung elektrisch angeschlossen.
In US-A 6,794,716 wird ebenfalls ein Verfahren bzw. eine Struktur beschrieben, bei dem ein Graben, welcher bis unter das vergrabene Oxid reicht, mit "Metall" und Wolfram aufgefüllt wird und auf diese Weise eine Kontaktregion im Trägerwafer mit einem Teil der aktiven Schicht ("Body" eines Transistors) leitend verbindet.
Nachteil dieser Lösungen ist, dass sie nur bei sehr flachen Isolationsgräben als "shallow trench Isolation" in Dünnschicht-SOI-Techniken angewandt werden können. Bei Tiefen zu Breiten-Verhältnissen von 10 zu 1 und größer kann auf diese Art keine Kontaktierung der Trägerscheibe erreicht werden. Nachteilig bei den bislang beschriebenen Strukturen und Methoden ist auch die Metallisierung im Graben, dadurch sind keine weiteren Hochtemperaturprozesse oberhalb 400 0C möglich. Der wesentliche Punkt ist jedoch, dass mit diesen Strukturen und Methoden eine gleichzeitige Herstellung einer Grabenisolation und eines Kontaktes zur Trägerscheibe nicht möglich ist.
In der US-A 6,521,947 wird eine den bisher Genannten prinzipiell ähnliche Methode verwendet. Anstelle von Metall wird dort Polysilizium als Kontaktierungsmaterial verwendet.
In der US-A 6,649,964 wird folgendes Verfahren beschrieben. In eine SOI-Scheibe werden Gräben mit unterschiedlicher Breite geätzt. Die Gräben sind dabei tiefer als das vergrabene Oxid und "durchstoßen" dieses gewissermaßen. Anschließend wird eine Halbleiterschicht, Polysilizium oder amorphes Silizium, abgeschieden und durch eine schräge Implantation dotiert. Durch eine anisotrope Ätzung wird ein sog. Spacer aus dotiertem Silizium an der Grabenseitenwand erzeugt, der von der Oberfläche der SOI- Scheibe bis in den Trägerwafer reicht. In einigen Gräben wird danach eine Metallisierung eingebracht und strukturiert, d.h. es ist neben der Strukturierung der Gräben mindestens eine weitere Fotolackmaske nötig. Mittels einer Abscheidung von Siliziumdioxid werden die Gräben verfüllt und mittels eines CMP-Prozesses (chemischmechanische Politur) wird die Scheibe eingeebnet.
Dieses Verfahren hat die folgenden Nachteile: es werden mindestens zwei Strukturierungsschritte benötigt. Aufgrund der durchgeführten Metallisierung können im Anschluss an dieses Verfahren keine Hochtemperaturprozesse durchgeführt werden. Durch den dotierten Spacer ist die Trägerscheibe dauernd leitend mit der Aktivscheibe verbunden. Eine von der aktiven Siliziumscheibe isolierte Kontaktierung der Trägerscheibe ist damit nicht möglich. In der beschriebenen Struktur sind alle Gebiete der aktiven Schicht mit der Trägerscheibe verbunden und damit kurzgeschlossen.
In der US-A 6,521,947 werden Strukturen bzw. ein Verfahren beschrieben, bei dem zunächst flache Isolationsgräben ("shallow Trench Isolation") geätzt werden. Als Resultat entstehen mit Nitrid abgedeckte Siliziuminseln. Anschließend wird eine Oxidschicht abgeschieden. In Gebieten abseits der Siliziuminseln wird durch eine reine Oxidätzung ein Graben erzeugt, der durch die abgeschiedene Oxidschicht und durch das vergrabene Oxid der SOI-Scheibe reicht. Der durch das Oxid reichende und auf dem Substrat endende Graben wird danach mit Polysilizium verfüllt. Auf diese Weise ist eine Struktur erzeugt worden, bei der sowohl Isolationsgräben als auch Kontakte zur Trägerscheibe enthalten sind. Diese Struktur hat jedoch den Nachteil, dass zur Erzeugung derselben ein Verfahren angewendet muss, bei dem für den Isolationsgraben und den Kontakt zwei unterschiedliche Strukturierungen und zwei unterschiedliche Ätzschritte verwendet werden müssen. Dies bedeutet einerseits Aufwand, zum anderen bedeutet dies aber, dass diese Struktur in dieser Form nicht für tiefe Isolationsgräben, typische Tiefe 50μm, angewendet werden kann.
Aufgabe der Erfindung ist es, ein Verfahren anzugeben, mit dem solche Strukturen hergestellt werden können, die sowohl eine Grabenisolation als auch eine Trägerscheibenkontaktierung von SOI-Scheiben mit dicken (größer oder gleich 50μm) aktiven Schichten ermöglichen und die mit wenigen Prozessschritten deutlich einfacher herstellbar sind.
Gelöst wird die Aufgabe mit dem Herstellverfahren und der Schaltung gemäß einem der Ansprüche 1 und 16 oder Anspruch 11.
Erfindungsgemäß wird eine Verfahrensweise zur Herstellung von Grabenstrukturen angegeben, die sowohl als eine Grabenisolation als auch als eine Trägerscheibenkontaktierung für im Wesentlichen 50μm dicke oder auch dickere aktive Siliziumschichten von SOI-Scheiben mit integrierten Hochspannungsbauelementen verwendet werden können und die mit den gleichen Prozessschritten, d.h. mit geringem Aufwand hergestellt werden können.
Die Erfindung weist die Vorteile auf, dass mit den gleichen Prozessschritten sowohl ein Isolationsgraben zur Isolation gegen hohe Spannungen als auch ein leitender Kontaktgraben zur Trägerscheibe erzeugt wird. Durch die gemeinsame Herstellung einer dielektrischen Grabenisolation und eines elektrischen Kontaktes zur Trägerscheibe der SOI-Anordnung wird die Anzahl der Prozessschritte verringert und damit eine positive Auswirkung auf Zuverlässigkeit und Ausbeute von Schaltungen erhöht und nebenbei werden Kosten eingespart.
Ausgangspunkt für den aus einem Graben entstehenden Kontakt mit einer leitfähigen Füllschicht ist ein breiterer Graben. Ausgangspunkt für den isolierenden Graben, der mit einer dielektrischen Füllschicht gefüllt ist, ein schmälerer Graben, die benachbart sind. Diese Gräben werden zunächst mit einem Ätzschritt in die aktive Schicht eingebracht, wobei eine Maskierungsschicht vorgibt, wo die Gräben in ihrer Tiefe bis zur vergrabenen Isolierschicht des SOI-Wafers ausgebildet werden sollen. Die Breite der Gräben ist unterschiedlich. Der breitere Graben ist bis zu dreimal breiter als der schmälere Graben (Anspruch 17), mindestens aber wird der breite Graben um im Wesentlichen 50% breiter sein als der schmälere Graben. Diese in Rohform vorliegenden Gräben werden anschließend weiterbehandelt oder bearbeitet. Eine Isolierschicht wird ausgebildet, die beide Gräben betrifft, dabei zumindest an der Seitenwand der Gräben angeordnet ist, aber auch am Boden angeordnet sein kann, wo diese Isolierschicht die vergrabene Oxidschicht überlagert.
Danach wird der schmälere Graben gefüllt, und der breitere Graben gerade nicht ganz gefüllt, sondern nur an seinen Seitenwänden mit der isolierenden Schicht des ersten Verfüllmaterials bedeckt. Naturgemäß wird die vollständige Füllung des schmäleren Grabens dazu führen, dass auch der Boden bedeckt wird und im breiteren Graben wird dieser Boden ebenfalls bedeckt.
Hochsperrende Bauelemente sind nicht explizit eingezeichnet, können zuvor oder nach den hier beschriebenen Fertigungsschritten in das aktive Substrat eingebracht werden, dieses bearbeitete Substrat mit den beiden unterschiedlich funktionsfähigen Gräben hat die Eigenschaft, solche - hohe Spannungen sperrenden - Halbleiter nach passenden Halbleitertechnologien aufzunehmen.
Bevorzugt ist die isolierende erste Schicht, welche den schmäleren Graben ganz füllt ein Polysilizium. Bevorzugt ist auch die Maskierungsschicht mit einer Dicke versehen, die größer (stärker) ist, als die vergrabene Oxidschicht.
Es versteht sich auch, dass bei einem Ätzschritt, der in den Graben hinein reicht, die Schichten, welche auf der Oberfläche liegen, einer ebensolchen Verringerung ihrer Stärke unterliegen, so bspw. die den schmalen Graben verfüllende erste Verfüllschicht, welche später im breiteren Graben, den sie nicht vollständig ausfüllt, abgedünnt wird. Dabei wird auch die Oberfläche dieser Schicht außerhalb des Grabens in ihrer Schichtstärke reduziert. Ein Abtragen der isolierenden Bodenfläche des breiteren Grabens, welche sowohl die vergrabene Oxidschicht, wie auch die anfangs eingebrachte Grabenisolations-Schicht in ihren Bodenabschnitten betrifft, führt dazu, dass auch an der Oberfläche eine Reduzierung der Isolationsschicht statt findet. Diese ist - wie zuvor beschrieben - stärker, so dass ein Stück dieser Isolation verbleibt, bevor die am Boden befindlichen Isolationsschichten des breiten Grabens ganz abgetragen sind. Dadurch entsteht Raum und Durchgang für eine leitfähige Füllschicht, die zwischen die isolierenden Spacer eingebracht wird und die Funktion des verbliebenen Zwischenraums im breiteren Graben als leitfähige Kontaktschicht realisiert.
Damit entstehen zwei unterschiedlich funktionsfähige Gräben, der schmälere Graben ist isolierend, der breitere Graben ist leitend. Beide liegen nahe beieinander und werden zusammen ausgebildet mit den beanspruchten und im Folgenden näher beschriebenen Prozessschritten.
Soweit gewünscht, kann eine Planarisierung der Oberfläche noch hinzutreten, die so ausgeführt wird, dass alle in den Gräben senkrecht stehenden Schichten an dieser planaren Oberfläche enden, wobei der breitere Graben mehr in Vertikalrichtung ausgerichtete, parallel liegende Schichten aufweist, als der schmälere Graben.
Vorteilhafte Ausgestaltungen der Erfindung sind in den abhängigen Patentansprüchen sowie in der folgenden detaillierten Beschreibung angegeben.
Es werden weitere Ausführungsformen unter Zuhilfenahme der Zeichnung erläutert. Es zeigen
Figur 1 schematisch in Schnittdarstellung einen Isoliergraben in einer SOI-Schichtanordnung, der dem Stand der Technik entspricht.
Figur 2 bis
Figur 9 schematisch in jeweiliger Schnittdarstellung Schritte der
Herstellung mehrerer Beispiele der Erfindung zum Erhalt der doppelten Grabenstruktur in einer SOI-Schichtanordnung.
Ausgangsmaterial ist in Figur 1 eine SOI-Scheibe bei der die Trägerscheibe 1 von der aktiven Siliziumschicht 3 durch ein vergrabenes Oxid 2 elektrisch isoliert ist. Der Isolationsgraben 6 besteht aus einer isolierenden Schicht 4, z.B. Siliziumdioxid an den Seitenwänden des Grabens und einer Verfüllschicht 5, die z.B. Polysilizium sein kann.
Bei einem der Beispiele wird ebenfalls von einer SOI-Scheibe, bestehend aus der Trägerscheibe 1 , dem vergrabenen Isolator 2 und der aktiven Siliziumschicht oder -scheibe 3 ausgegangen und auf der aktiven Siliziumschicht 3 eine Maskierungsschicht 7 erzeugt und strukturiert, die in einer Ausführungsform aus Siliziumdioxid aufgebaut ist, während in anderen Ausführungsformen auch andere geeignete Materialien, bspw. Siliziumnitrid, eingesetzt werden können, siehe Fig. 2.
In der gezeigten Ausführungsform ist die Maskierungsschicht 7 als Oxidschicht vorgesehen und daher wird die Schicht auch als Maskierungsoxidschicht 7 bezeichnet, die dann eine Dicke aufweist, die größer ist als die Dicke der Schicht 2 als vergrabenes Oxid.
Bei Verwendung von beispielsweise Siliziumnitrid kann die Maskierungsschicht 7 auch mit einer geringeren Dicke hergestellt werden. Mit Hilfe der Maskierungsschicht 7 werden Gräben 8 und 9 mit unterschiedlicher Breite bis auf die vergrabene Oxidschicht 2 geätzt, siehe Figur 3.
Es wird danach eine Grabenisolationsschicht 10 (auftragend) abgeschieden oder (thermisch) gebildet.
In einer ersten Ausführungsform gemäß Figur 4 ist diese Grabenisolationsschicht 10 eine CVD-Schicht. Ein verbleibender Graben 91 oder 81 ist weniger breit als der Ausgangsgraben 9 bzw. 8. In anderen Ausführungsformen wird eine Grabenisolationsschicht 10' (nicht gesondert dargestellt, aber für den Fachmann gut vorstellbar) im Wesentlichen selektiv an den Grabenseitenwänden durch eine thermische Oxidation gebildet.
Mit der Abscheidung eines Verfüllmaterials, bspw. In Form einer Polysiliziumschicht 11 , wird der schmale Graben 8' mit einer Füllschicht 18 ausgefüllt, der breite Graben 9' wird nur an den gegenüberliegenden Grabenseitenwänden ausgekleidet, d.h. nicht komplett verfüllt, wie das in Figur 5 dargestellt ist. Es verbleibt ein noch schmälerer offener Graben 9", seitlich und unten begrenzt von den abgeschiedenen Schichtabschnitten 11a,11b und 11c der Schicht 11 bei der ersten Ausführung.
In Figur 6 ist die Struktur nach einem Polysiliziumätzschritt gezeigt. Das Polysilizium 11 wurde an der Oberfläche und am Grabenboden 9a im breiten Graben 9" entfernt, so dass die Grabenisolationsschicht 10 mit ihrem Bodenabschnitt 10a freigelegt wird, wenn diese durch CVD Abscheidung gebildet ist.
Für eine selektiv an den Seitenwänden hergestellte Grabenisolationsschicht 10', beispielsweise durch die thermische Oxidation, wird durch diesen Ätzschritt die vergrabene Schicht 2 freigelegt.
Der schmale Graben 8 bleibt weiterhin mit Polysilizium verfüllt. Im breiter gewordenen Graben 9* bleibt an jeder Seitenwand ein Polysiliziumspacer 12 stehen.
Durch eine (gezielte) Einstellung der Polysiliziumätzung wird erreicht, dass der Polysiliziumspacer 12 eine gewünschte Höhe erhält. Figur 7 zeigt die Struktur nach einer Oxidätzung, vorzugsweise mittels einer plasmachemischen Ätzung ausgeführt, bei der das vergrabene Oxid 2 am Boden 9a des erneut breiter gewordenen Grabens 9** und die Schicht 10a (als Teil der Schicht 10) am Boden durchgeätzt wurden. In der anderen (thermischen) Ausführungsform ist der Schichtabschnitt 10a am Grabenboden im Wesentlichen nicht ausgebildet und es wird somit im Wesentlichen nur die vergrabene Schicht 2 durchgeätzt.
Dabei wird auch ein Teil des Oxids in der gezeigten Ausführungsform von der Oberfläche entfernt. Da die Maskierungsschicht 7, wenn diese aus Oxid aufgebaut ist, eine größere Dicke hatte als die vergrabene Oxidschicht 2, bleibt auf der Oberfläche eine Restoxidschicht 13 stehen.
Wenn die Maskierungsschicht 7 Siliziumnitrid aufweist, kann das Oxid der vergrabenen Schicht 2 und, falls dort ausgebildet, das Oxid des Schichtabschnitts 10a selektiv zu dem Siliziumnitrid der Maskierungsschicht 7 entfernt werden, ohne dass die Dicke der Maskierungsschicht kritisch ist.
Der schmalere Isolationsgraben 8 mit isolierendem Füllstoff 18 auf der linken Seite in Figur 7 bleibt komplett ausgefüllt.
Anschließend wird durch die Abscheidung einer zweiten Verfüllschicht 14 mit einer entsprechenden elektrischen Leitfähigkeit auch der breitere Isolationsgraben 9 hier in der Breite als 9** mit leitfähigem Verfüllmaterial 19 verfüllt, siehe Fig. 8. Mit einer CMP (chemisch mechanische Politur) wird die Oberfläche 20 bevorzugt planarisiert, siehe Figur 9.
Alle vertikalen Schichten in beiden Gräben 9,8 erreichen die planarisierte Oberfläche.
Bauelemente, wie hochsperrende Halbleiter, bspw. MOSFET mit Sperrspannungen oberhalb von 300 V können auf oder in die aktive Schicht eingebracht werden; Verfahren der Halbleitertechnologie sind dazu bekannt.
Durch die elektrisch leitende zweite Verfüllschicht 19 kann die Trägerscheibe 1 von der Oberfläche aus elektrisch kontaktiert werden. Nebendran steht ein isolierender Graben 8 zur Verfügung. Das Substrat floatet potentialmäßig nicht mehr.
Bezugszeichen.
1 : Trägerscheibe der SOI-Scheibe, "Handlewafer"
2: Vergrabene isolierende Schicht, z.B. SiO2 als
"Buried Oxide"
3: aktive Siliziumschicht "Devicewafer"
4: isolierende Schicht, z.B. SiO2
5: Füllschicht, z.B. Polysilizium
6: Isolationsgraben ("Trench")
7: Maskierungsschicht aus SiO2
8: Isolationsgraben mit geringer Breite
8': Isolationsgraben im Zuge der Bearbeitung
9: Graben mit größerer Breite
9',9",9*,9**: Graben 9 im Zuge der Bearbeitung
9a Grabenboden
10a Isolationsabschnitt am Grabenboden
10: Isolationsoxid
11 : erste Verfüllschicht (isolierend)
12: Zurückgeätzte Verfüllschicht 11 im breiteren
Graben als Spacer 12
13: Zurückgeätzte Maskierungsschicht 7, bspw. Oxid
14: zweite leitende Verfüllschicht
18: Verfüllung des schmalen Isolationsgrabens 8
19: Verfüllung des breiten Grabens 9
20: Planarisierte Oberfläche
* * * *

Claims

Ansprüche:
1. Verfahren zur Herstellung eines elektrischen Trägerscheibenkontakts gemeinsam mit einem Isolationsgraben in einer SOI-Scheibe für integrierte Schaltungen, mit den Schritten
Herstellen, mittels einer Maskierungsschicht (7), eines ersten Grabens (8) mit einer ersten Breite für den Isolationsgraben und eines zweiten Grabens (9) mit einer zweiten Breite, die größer als die erste Breite ist, für einen
Trägerscheibenkontakt, wobei der erste und der zweite Graben sich bis zu einer vergrabenen isolierenden Schicht (2) erstrecken,
Bilden einer Isolierschicht (10) zumindest an Seitenwänden des ersten und des zweiten Grabens (8,9),
Füllen des ersten Grabens mit einem ersten Verfüllmaterial (11 ,18), wobei in dem zweiten Graben das erste Verfüllmaterial (11) nur die Seitenwände und den Grabenboden auskleidet;
Ätzen des ersten Verfüllmaterials bis zur Entfernung des Verfüllmaterials an dem Gabenboden des zweiten Grabens (9) und Bilden von lateralen Spacern
(12) aus Verfüllmaterial in dem zweiten Graben (9,9*); weiteres Ätzen in dem zweiten Graben (9*) bis zur einer Trägerscheibe (1);
Verfüllen des zweiten Grabens (9**) mit einem leitfähigen zweiten
Verfüllmaterial (14,19).
2. Verfahren nach Anspruch 1 , wobei das Bilden einer Isolierschicht zumindest an Seitenwänden des ersten und zweiten Grabens ein Abscheiden eines isolierenden Materials (10) umfasst.
3. Verfahren nach Anspruch 1 , wobei das Bilden einer Isolierschicht zumindest an Seitenwänden des ersten und zweiten Grabens (8,9) ein Bilden einer isolierenden Schicht durch Oxidation umfasst.
4. Verfahren nach einem der Ansprüche 1 bis 3, wobei die Maskierungsschicht (7) aus Siliziumdioxid aufgebaut ist und eine erste Dicke aufweist, die größer als eine zweite Dicke der vergrabenen isolierenden Schicht (2) ist.
5. Verfahren nach einem der Ansprüche 1 bis 3, wobei die Maskierungsschicht aus Siliziumnitrid aufgebaut ist.
6. Verfahren nach einem der Ansprüche 1 bis 5, wobei das erste Verfüllmaterial (11) Polysilizium aufweist.
7. Verfahren nach einem der Ansprüche 1 bis 6, wobei die Tiefe des ersten und zweiten Grabens größer im Wesentlichen 50μm beträgt.
8. Verfahren nach Anspruch einem der Ansprüche 1 bis 7, wobei das Ätzen zu der Trägerscheibe mittels einer plasmachemischen Ätzung erfolgt.
9. Verfahren nach Anspruch 6, wobei das Polysilizium elektrisch zumindest im Wesentlichen nicht-leitend ist.
10. Verfahren nach Anspruch 1 , wobei die zweite Verfüllung aus Polysilizium mit elektrisch leitenden und elektrisch nicht-leitenden Schichtanteilen zusammengesetzt wird.
11. Verfahren zur Herstellung eines elektrischen Trägerscheibenkontaktes gemeinsam mit der Herstellung eines Isolationsgrabens in einer SOI-Scheibe für integrierte Schaltungen mit hoch-sperrenden Bauelementen, wobei zu Beginn des Prozesses zwei Gräben (8,9) unterschiedlicher Breite, ein schmalerer für den Isolationsgraben (18) und ein breiterer für den Trägerscheibenkontakt (19) mittels einer Maskierungsschicht (7) aus Siθ2, die eine größere Dicke hat, als eine vergrabene isolierende Oxidschicht (2), bis auf die vergrabene isolierende Oxidschicht (2) geätzt werden, wonach zunächst eine Grabenisolationsschicht (10) abgeschieden oder durch Oxidation gebildet und danach eine Polysiliziumschicht (11) abgeschieden wird, so dass mit der Polysiliziumschicht (11) der schmale Graben (8) isolierend voll gefüllt wird (18) und im breiten Graben (91) nur laterale Grabenseitenwände und ein Boden ausgekleidet werden und folgend mit einem Polysiliziumätzschritt das Polysilizium (11) an der Oberfläche und am Grabenboden im breiten Graben (9') entfernt wird, so dass im breiteren Graben an den Seitenwänden je ein Polysiliziumspacer
(12) bestehen bleibt und durch eine insbesondere gezielte Einstellung der Polysiliziumätzung erreicht wird, dass die Polysiliziumspacer (12) eine gewünschte Höhe haben; zumindest das vergrabene Oxid (2;10a) am Boden des breiteren Grabens weggeätzt wird und dabei ein Teil der Isolationsschicht bzw. des
Oxids (10,7) von der Oberfläche entfernt wird, so dass eine Restoxidschicht
(13) auf der Oberfläche stehen bleibt und anschließend durch eine Abscheidung einer leitfähigen Verfüllschicht (14,19) auch der breitere Isolationsgraben verfüllt wird (19), wonach die Oberfläche planarisiert wird (20).
12. Verfahren nach Anspruch 11 , wobei die Tiefe der Gräben (8,9) größer oder gleich 50μm beträgt.
13. Verfahren nach Anspruch 11 , wobei das vergrabene Oxid (2,10a) am Boden des breiteren Grabens (9) mit einer plasmachemischen Ätzung weggeätzt wird.
14. Verfahren nach Anspruch 11 , dadurch gekennzeichnet, dass die Polysiliziumschicht (11) elektrisch nicht-leitend ist.
15. Verfahren nach Anspruch 11 , wobei die leitfähige Verfüllschicht aus elektrisch leitenden und elektrisch nicht leitenden Schichtanteilen zusammensetzt wird, insbesondere aus Polysilizium.
16. Integrierte Schaltung mit zumindest einem (hoch) sperrenden Bauelement auf einer SOI-Scheibe, mit zwei unterschiedlichen Grabenarten (8,9), die mit denselben Verfahrensschritten hergestellt sind und unterschiedliche Breiten aufweisen, wobei ein schmalerer den Isolationsgraben (8,18) und ein breiterer den Trägerscheibenkontakt (9,19) bildet, und beide mit einer Isolationsschicht (10) gleicher Dicke und Herstellungsart an den Wänden ausgekleidet sind wobei der Isolationsgraben (8) mit nicht leitendem Polysilizium voll gefüllt ist (18) und das gleiche Polysilizium abgedünnt als jeweilige Zwischenschicht (12) an Seitenwänden des Trägerscheibenkontaktgrabens (9) vorliegt; die Oxidschichten (10) in beiden Gräben auf der vergrabenen Oxidschicht (2) in der Tiefe enden; der breite Graben (9) mit einer elektrisch leitenden Polysiliziumschicht (14), die durch die vergrabene isolierende Schicht (2) hindurchreicht und die Trägerscheibe (1) kontaktiert, gefüllt ist; wobei alle in den Gräben (8,9) vorhandenen Schichten an einer planaren
Oberfläche (20) enden.
17. Integrierte Schaltung nach Anspruch 16, wobei das Breitenverhältnis des schmalen Grabens zum breiten Graben im Bereich 1 zu 1 ,5 bis 1 zu 1 :3 liegt.
18. Integrierte Schaltung nach Anspruch 16, wobei die Tiefe der Gräben größer oder gleich 50μm beträgt.
19. Integrierte Schaltung nach Anspruch 16, wobei die Polysiliziumschicht (11) elektrisch zumindest im Wesentlichen nicht-leitend ist.
20. Integrierte Schaltung nach Anspruch 16, wobei die elektrisch leitfähige Polysiliziumschicht (14,19) aus elektrisch leitenden und elektrisch nicht leitenden Schichtanteilen zusammengesetzt ist.
* * **
EP06722586A 2005-03-10 2006-03-10 Herstellung eines traegerscheiben-kontakts in grabenisolierten integrierten soi schaltungen mit hochspannungs-bauelementen Withdrawn EP1859480A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005010944A DE102005010944B4 (de) 2005-03-10 2005-03-10 Verfahren zur Herstellung eines Trägerscheibenkontaktes in integrierten Schaltungen mit Hochspannungsbauelementen auf der Basis der SOI-Technologie und integrierte Schaltungen mit entsprechenden Grabenstrukturen
PCT/DE2006/000429 WO2006094495A1 (de) 2005-03-10 2006-03-10 Herstellung eines traegerscheiben-kontakts in grabenisolierten integrierten soi schaltungen mit hochspannungs-bauelementen

Publications (1)

Publication Number Publication Date
EP1859480A1 true EP1859480A1 (de) 2007-11-28

Family

ID=36731250

Family Applications (1)

Application Number Title Priority Date Filing Date
EP06722586A Withdrawn EP1859480A1 (de) 2005-03-10 2006-03-10 Herstellung eines traegerscheiben-kontakts in grabenisolierten integrierten soi schaltungen mit hochspannungs-bauelementen

Country Status (6)

Country Link
US (1) US8053897B2 (de)
EP (1) EP1859480A1 (de)
JP (1) JP2008533705A (de)
KR (1) KR20070118626A (de)
DE (1) DE102005010944B4 (de)
WO (1) WO2006094495A1 (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9368428B2 (en) * 2004-06-30 2016-06-14 Cree, Inc. Dielectric wafer level bonding with conductive feed-throughs for electrical connection and thermal management
US7723204B2 (en) * 2006-03-27 2010-05-25 Freescale Semiconductor, Inc. Semiconductor device with a multi-plate isolation structure
US10873002B2 (en) 2006-10-20 2020-12-22 Cree, Inc. Permanent wafer bonding using metal alloy preform discs
US7638376B2 (en) * 2007-01-12 2009-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming SOI device
DE102007029756A1 (de) 2007-06-27 2009-01-02 X-Fab Semiconductor Foundries Ag Halbleiterstruktur zur Herstellung eines Trägerwaferkontaktes in grabenisolierten SOI-Scheiben
US7927990B2 (en) * 2007-06-29 2011-04-19 Sandisk Corporation Forming complimentary metal features using conformal insulator layer
US7833893B2 (en) * 2007-07-10 2010-11-16 International Business Machines Corporation Method for forming conductive structures
DE102007035251B3 (de) 2007-07-27 2008-08-28 X-Fab Semiconductor Foundries Ag Verfahren zur Herstellung von Isolationsgräben mit unterschiedlichen Seitenwanddotierungen
DE102010006996B4 (de) * 2010-02-05 2017-08-24 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelements
US8624349B1 (en) * 2010-10-11 2014-01-07 Maxim Integrated Products, Inc. Simultaneous isolation trench and handle wafer contact formation
US8652933B2 (en) * 2010-11-11 2014-02-18 International Business Machines Corporation Semiconductor structure having wide and narrow deep trenches with different materials
US9076848B2 (en) 2013-03-12 2015-07-07 International Business Machines Corporation Semiconductor device channels
US9111935B2 (en) * 2013-03-12 2015-08-18 International Business Machines Corporation Multiple-patterned semiconductor device channels
US9099471B2 (en) 2013-03-12 2015-08-04 International Business Machines Corporation Semiconductor device channels
US8883648B1 (en) * 2013-09-09 2014-11-11 United Microelectronics Corp. Manufacturing method of semiconductor structure
US9620518B2 (en) * 2015-04-08 2017-04-11 Macronix International Co., Ltd. Semiconductor device and method of fabricating the same
US11127622B2 (en) * 2020-01-13 2021-09-21 Nxp Usa, Inc. Deep trench isolation and substrate connection on SOI
US11271079B2 (en) 2020-01-15 2022-03-08 Globalfoundries U.S. Inc. Wafer with crystalline silicon and trap rich polysilicon layer
US11296190B2 (en) 2020-01-15 2022-04-05 Globalfoundries U.S. Inc. Field effect transistors with back gate contact and buried high resistivity layer

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4256514A (en) * 1978-11-03 1981-03-17 International Business Machines Corporation Method for forming a narrow dimensioned region on a body
DE3715232A1 (de) * 1987-05-07 1988-11-17 Siemens Ag Verfahren zur substratkontaktierung bei der herstellung von durch isolationsgraeben getrennten bipolartransistorschaltungen
US5236863A (en) * 1992-06-01 1993-08-17 National Semiconductor Corporation Isolation process for VLSI
US5314841A (en) * 1993-04-30 1994-05-24 International Business Machines Corporation Method of forming a frontside contact to the silicon substrate of a SOI wafer
EP0635884A1 (de) * 1993-07-13 1995-01-25 Siemens Aktiengesellschaft Verfahren zur Herstellung eines Grabens in einem Substrat und dessen Verwendung in der Smart-Power-Technologie
US5479048A (en) * 1994-02-04 1995-12-26 Analog Devices, Inc. Integrated circuit chip supported by a handle wafer and provided with means to maintain the handle wafer potential at a desired level
JPH09139429A (ja) * 1995-11-10 1997-05-27 Nippon Steel Corp 半導体装置の製造方法
JPH09172061A (ja) * 1995-12-18 1997-06-30 Fuji Electric Co Ltd 半導体装置の製造方法
KR100253699B1 (ko) * 1996-06-29 2000-05-01 김영환 Soi소자 및 그 제조방법
US6300666B1 (en) * 1998-09-30 2001-10-09 Honeywell Inc. Method for forming a frontside contact to the silicon substrate of a SOI wafer in the presence of planarized contact dielectrics
US6521947B1 (en) * 1999-01-28 2003-02-18 International Business Machines Corporation Method of integrating substrate contact on SOI wafers with STI process
US6303414B1 (en) * 2000-07-12 2001-10-16 Chartered Semiconductor Manufacturing Ltd. Method of forming PID protection diode for SOI wafer
TW501227B (en) * 2000-08-11 2002-09-01 Samsung Electronics Co Ltd SOI MOSFET having body contact for preventing floating body effect and method of fabricating the same
KR100374554B1 (ko) * 2000-09-22 2003-03-04 주식회사 하이닉스반도체 에스오아이 소자의 반도체 몸체-기판 접촉 구조 및 그제조방법
US6653221B1 (en) * 2001-04-02 2003-11-25 Advanced Micro Devices, Inc. Method of forming a ground in SOI structures
TW200629466A (en) * 2004-10-14 2006-08-16 Koninkl Philips Electronics Nv Semiconductor device having a frontside contact and vertical trench isolation and method of fabricating same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO2006094495A1 *

Also Published As

Publication number Publication date
DE102005010944A1 (de) 2006-09-14
JP2008533705A (ja) 2008-08-21
US8053897B2 (en) 2011-11-08
WO2006094495A1 (de) 2006-09-14
DE102005010944B4 (de) 2009-09-10
US20080283960A1 (en) 2008-11-20
KR20070118626A (ko) 2007-12-17

Similar Documents

Publication Publication Date Title
WO2006094495A1 (de) Herstellung eines traegerscheiben-kontakts in grabenisolierten integrierten soi schaltungen mit hochspannungs-bauelementen
DE102018202897B4 (de) Austauschmetallgatestrukturierung für Nanosheet-Vorrichtungen
DE112006001169B4 (de) Verfahren zur Herstellung eines SOI-Bauelements
DE102004005506B4 (de) Verfahren zur Erzeugung von aktiven Halbleiterschichten verschiedener Dicke in einem SOI-Wafer
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
DE102019201354A1 (de) Gate-Schnitt-Struktur mit Liner-Abstandshalter und zugehöriges Verfahren
DE10234601B4 (de) Halbleiterbauelement mit SOI-Substrat und Herstellungsverfahren hierfür
EP1151478A1 (de) Mos-leistungsbauelement und verfahren zum herstellen desselben
DE102007020268B3 (de) Halbleiterbauelement und Verfahren zum Verhindern der Ausbildung von elektrischen Kurzschlüssen aufgrund von Hohlräumen in der Kontaktzwischenschicht
DE10031626A1 (de) Mit hochleitendem Material gefüllte Graben-Struktur
EP2657961A1 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit lokaler Source-/Drainisolation
EP0993049A1 (de) Vertikaler Feldeffekttransistor mit ringförmigem Graben-Gate und Verfahren zu dessen Herstellung
EP1770786A1 (de) Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
DE10219107A1 (de) SOI-Transistorelement mit einem verbesserten Rückseitenkontakt und ein Verfahren zur Herstellung desselben
DE112007002739B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Isolationsgraben und Kontaktgraben
DE102007052051A1 (de) Verspannungsübertragung durch sequenzielles Vorsehen eines stark verspannten Ätzstoppmaterials und eines Zwischenschichtdielektrikums in einem Kontaktschichtstapel eines Halbleiterbauelements
DE102009046260B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
EP1631990B1 (de) Herstellungsverfahren für einen feldeffekttransistor
DE102007030058B3 (de) Technik zur Herstellung eines dielektrischen Zwischenschichtmaterials mit erhöhter Zuverlässigkeit über einer Struktur, die dichtliegende Leitungen aufweist
DE10324433A1 (de) Verfahren zur Herstellung eines Substratkontakts für ein SOI-Halbleiterbauteil
DE10039166A1 (de) Halbleitervorrichtung und zugehöriges Herstellungsverfahren
DE10303926B4 (de) Verbesserte Technik zur Herstellung von Kontakten für vergrabene dotierte Gebiete in einem Halbleiterelement
DE10242145B4 (de) Halbleiterbauelement mit lokaler Zwischenverbindungsschicht und Herstellungsverfahren
DE102004060961B4 (de) Verfahren zur Herstellung eines Hybridhalbleitersubstrats über einer vergrabenen Isolierschicht
DE112019004877T5 (de) Halbleitervorrichtung und produktionsverfahren für eine halbleitervorrichtung

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20071008

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU LV MC NL PL PT RO SE SI SK TR

DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN WITHDRAWN

18W Application withdrawn

Effective date: 20090302