DE102007030058B3 - Technik zur Herstellung eines dielektrischen Zwischenschichtmaterials mit erhöhter Zuverlässigkeit über einer Struktur, die dichtliegende Leitungen aufweist - Google Patents

Technik zur Herstellung eines dielektrischen Zwischenschichtmaterials mit erhöhter Zuverlässigkeit über einer Struktur, die dichtliegende Leitungen aufweist Download PDF

Info

Publication number
DE102007030058B3
DE102007030058B3 DE102007030058A DE102007030058A DE102007030058B3 DE 102007030058 B3 DE102007030058 B3 DE 102007030058B3 DE 102007030058 A DE102007030058 A DE 102007030058A DE 102007030058 A DE102007030058 A DE 102007030058A DE 102007030058 B3 DE102007030058 B3 DE 102007030058B3
Authority
DE
Germany
Prior art keywords
layer
dielectric material
interlayer dielectric
etch stop
over
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102007030058A
Other languages
English (en)
Inventor
Frank Feustel
Kai Frohberg
Carsten Peters
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE102007030058A priority Critical patent/DE102007030058B3/de
Priority to US12/020,234 priority patent/US7910496B2/en
Priority to TW097123848A priority patent/TWI443739B/zh
Priority to KR1020107002263A priority patent/KR101203178B1/ko
Priority to EP08794401A priority patent/EP2168153A2/de
Priority to JP2010514851A priority patent/JP5266319B2/ja
Priority to PCT/US2008/008153 priority patent/WO2009005788A2/en
Priority to CN2008800226513A priority patent/CN101755333B/zh
Application granted granted Critical
Publication of DE102007030058B3 publication Critical patent/DE102007030058B3/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3148—Silicon Carbide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides

Abstract

Durch Entfernen von überschüssigem Material eines dielektrischen Zwischenschichtmaterials, das durch SACVD abgeschieden wird, können die Spaltfüllfähigkeiten dieses Abscheideverfahrens ausgenutzt werden, während andererseits negative Auswirkungen dieses Materials verringert werden können. In anderen Aspekten wird ein Puffermaterial, etwa Siliziumdioxid, vor dem Abscheiden des dielektrischen Zwischenschichtmaterials auf der Grundlage von SACVD gebildet, wodurch eine verbesserte Gleichmäßigkeit während des Abscheideprozesses erzeugt wird, wenn das dielektrische Zwischenschichtmaterial auf dielektrischen Schichten abgeschieden wird, die unterschiedliche innere Verspannungspegel aufweisen. Folglich kann die Zuverlässigkeit des dielektrischen Zwischenschichtmaterials verbessert werden, wobei dennoch die Vorteile beibehalten werden, die durch eine SACVD-Abscheidung erreicht werden.

Description

  • Gebiet der vorliegenden Erfindung
  • Im Allgemeinen betrifft die vorliegende Offenbarung die Herstellung integrierter Schaltungen und betrifft insbesondere die Herstellung einer dielektrischen Zwischenschicht zwischen und über Schaltungselementen, die dichtliegende Leitungen enthalten, etwa Gateelektroden, Polysiliziumverbindungsleitungen und dergleichen.
  • Beschreibung des Stands der Technik
  • Während der Herstellung integrierter Schaltungen werden eine große Anzahl an Schaltungselementen auf einer gegebenen Chipfläche gemäß einem spezifizierten Schaltungsaufbau hergestellt. Im Allgemeinen werden eine Vielzahl von Prozesstechnologien aktuell eingesetzt, wobei für komplexe Schaltungen, etwa Mikroprozessoren, Speicherchips, und dergleichen, die MOS-Technologie auf der Grundlage von Silizium aktuell die vielversprechendste Vorgehensweise auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder die Leistungsaufnahme und/oder die Kosteneffizienz ist. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung der MOS-Technologie werden Millionen Transistoren, d. h. n-Kanaltransistoren und/oder p-Kanaltransistoren, auf einem Substrat hergestellt, das eine kristalline Halbleiterschicht aufweist, etwa eine siliziumbasierte Schicht. Ein MOS-Transistor enthält, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, sogenannte pn-Übergänge, die durch eine Grenzfläche stark dotierter Drain- und Sourcegebiete mit einem leicht dotierten Kanalgebiet, das zwischen dem Draingebiet und dem Sourcegebiet angeordnet ist, gebildet werden. Die Leitfähigkeit des Kanalgebiets, d. h. das Durchlassstromvermögen des leitenden Kanals, wird durch eine Gateelektrode gesteuert, die einen linienartigen Bereich aufweist und über dem Kanalgebiet ausgebildet und davon durch eine dünne isolierende Schicht getrennt ist.
  • Die US 6 291 31 B1 und die US 2007/0145592 offenbaren Verfahren zum Ausbilden zweier unterschiedlicher dielektrischer Schichten durch SACVD/TEOS über Halbleiterbauelementen, wobei die untere dielektrische Schicht Zwischenräume ausfüllt.
  • Typischerweise werden die Schaltungselemente, etwa die MOS-Transistoren, Kondensatoren, Widerstände und dergleichen in einer gemeinsamen Schicht hergestellt, die im Weiteren auch als eine Bauteilschicht bezeichnet wird, wohingegen die „Verdrahtung", d. h. die elektrische Verbindung der Schaltungselemente entsprechend dem Schaltungsaufbau, nur zu einem gewissen Maß mittels Polysiliziumleitungen und dergleichen innerhalb der Bauteilebene hergestellt werden kann, so dass eine oder mehrere zusätzliche „Verdrahtungsschichten", die über der Bauteilebene ausgebildet sind, erforderlich sein können. Diese Verdrahtungsschichten enthalten Metallleitungen, die in einem geeigneten dielektrischen Material, etwa Siliziumdioxid, Siliziumnitrid und dergleichen eingebettet sind, oder in modernen Bauteilen werden Materialien mit kleinem ε mit einer Permittivität von 3,0 oder weniger eingesetzt. Die Metallleitungen und das umgebende dielektrische Material werden im Weiteren als eine Metallisierungsschicht bezeichnet. Zwischen zwei gestapelten benachbarten Metallisierungsschichten und auch zwischen der Bauteilebene und der ersten Metallisierungsschicht sind entsprechende dielektrischen Zwischenschichten ausgebildet, durch die metallgefüllte Öffnungen ausgebildet sind, um damit die elektrische Verbindung zwischen Metallleitungen oder zwischen Schaltungselementen und Metallleitungen einzurichten. In typischen Anwendungen wird die dielektrische Zwischenschicht, die die Bauteilschicht von der ersten Metallisierungsschicht trennt, im Wesentlichen aus Siliziumdioxid hergestellt, das über einer dielektrischen Ätzstoppschicht durch gut etablierte plasmaunterstützte chemische Dampfabscheide-(CVD) Techniken abgeschieden wird, die das Herstellen einer ebenen und dichten Siliziumdioxidschicht mit ausreichendem konformen Verhalten bei moderat hohen Abscheideraten ermöglicht. Auf Grund der ständigen Reduzierung der Bauteilgrößen, die zu Gatelängen von MOS-Transistoren in der Größenordnung von 50 nm oder weniger führen, werden auch die Abstände zwischen benachbarten Schaltungselementen, etwa Polysiliziumleitungen, Gateelektroden, und dergleichen ebenfalls verringert und betragen nunmehr in modernen CPU's ungefähr 200 nm und weniger, was zu ungefähr 100 nm oder weniger für die Spaltbreite zwischen dichtliegenden Polysiliziumleitungen führt. Es zeigt sich jedoch, dass die Spaltfülleigenschaften gut etablierter plasmaunterstützter CVD-Verfahren mit hoher Abscheiderate für das Abscheiden von Siliziumnitrid, das häufig als Material für die Ätzstoppschicht eingesetzt wird, und für Siliziumdioxid, das häufig als Zwischenschichtdielektrikum verwendet wird, nicht mehr ausreichend sind, um in zuverlässiger Weise eine dielektrische Zwischenschicht zu bilden, wodurch ein Füllverfahren erforderlich, das verbesserte Fülleigenschaften aufweist, wie dies nachfolgend mit Bezug zu 1 erläutert ist.
  • In 1a umfasst ein Halbleiterbauelement 100 ein Substrat 101, das ein Siliziumvollsubstrat oder ein SOI-(Silizium-auf-Isolator-)Substrat sein kann, das darauf ausgebildet eine Bauteilschicht 102 aufweist, die beispielsweise eine siliziumbasierte Schicht 110 enthält, in und auf der eine Struktur 103 ausgebildet ist, die dichtliegende Polysiliziumleitungen 104 enthält. Die Bauteilschicht 102 repräsentiert ein im Wesentlichen kristallines Siliziumgebiet, in und auf welchem Schaltungselemente, etwa Feldeffekttransistoren, Kondensatoren, und dergleichen ausgebildet sind. Die Struktur 103 repräsentiert einen Bereich mit mehreren dichten Polysiliziumleitungen, oder die Leitungen 104 repräsentieren Bereiche von Gateelektroden von Transistorelementen. Die Leitungen 104 besitzen an Seitenwänden davon entsprechende Abstandshalterstrukturen 105, wie sie typischerweise zur Herstellung von Gatestrukturen eingesetzt werden. Die Abstandshalterstruktur 105 können mehrere Abstandshalter, etwa einen Versatzabstandshalter bzw. Offsetabstandshalter 105a und einen oder mehrere „äußere" Abstandshalter 105c und eine Beschichtung 105b aufweisen, die als eine Ätzstoppschicht während eines Ätzprozesses zur Herstellung der entsprechenden Abstandshalter 105c dient. Die Struktur 103 umfasst ferner eine Ätzstoppschicht 109, die typischerweise aus Siliziumnitrid aufgebaut ist, das über der Bauteilschicht 102 so ausgebildet ist, dass sie die Schicht 110 und die Leitungsstruktur 103 bedeckt. Eine Siliziumdioxidschicht 107 ist über der Ätzstoppschicht 109 so ausgebildet, dass die Leitungsstruktur 103 vollständig umschlossen wird.
  • Ein typischer konventioneller Prozessablauf zur Herstellung des Bauelements 100, wie es in 1a gezeigt ist, umfasst die folgenden Prozesse. Nach Herstellungsprozessen zur Ausbildung von Schaltungselementen, etwa Transistoren, Kondensatoren und der Leitungsstruktur 103, wobei gut etablierte Lithographie-, Abscheide-, Ätz-, Implantationstechniken und andere Verfahren enthalten sind, wird die Ätzstoppschicht 109 gebildet, was typischerweise durch plasmaunterstützte chemische Dampfabscheidung (CVD) bewerkstelligt wird, da die plasmaunterstützte CVD von Siliziumnitrid bei moderat tiefen Temperaturen von weniger als ungefähr 600 Grad C erfolgen kann, was kompatibel ist mit vorhergehenden Fertigungsprozessen und Materialien, etwa Metallsiliziden und dergleichen. In vielen konventionellen Techniken wird die Ätzstoppschicht 109 mit einem hohen inneren Verspannungspegel bereitgestellt, so dass diese als eine verformungsinduzierende Quelle zum Erzeugen einer Verformung in einem Bereich 108 dient, der unter den Leitungen 104 angeordnet ist. Wenn die Leitungen 104 Gateelektroden repräsentieren, kann der Bereich 108 als ein Kanalgebiet eines Transistors betrachtet werden, in welchem die hervorgerufene Verformung zu einer modifizierten Ladungsträgerbeweglichkeit führt. Beispielsweise kann für eine standardmäßige Kristallorientierung der Halbleiterschicht 110, d. h., wenn die Schicht 110 ein siliziumbasiertes Material mit einer Oberflächenorientierung (100) repräsentiert, in der die Kanallänge entlang einer <110> Richtung angeordnet ist, eine kompressive Verformung in dem Bereich 108 zu einer Verbesserung der Löcherbeweglichkeit führen, während eine Zugverformung zu einer Erhöhung der Elektronenbeweglichkeit führt. Die höhere Ladungsträgerbeweglichkeit wirkt sich direkt in einem verbesserten Transistorverhalten im Hinblick auf das Durchlassstromvermögen und die Arbeitsgeschwindigkeit aus. Um selektiv das Transistorverhalten zu verbessern, kann die Ätzstoppschicht 109 auf der Grundlage geeignet ausgewählter Prozessparameter so abgeschieden werden, dass die gewünschte Art und Größe innerer Verspannung erreicht wird. Z. B. kann Siliziumnitrid durch plasmaunterstützte CVD mit hoher Zugverspannung oder Druckverspannung abhängig von den Abscheideparametern abgeschieden werden. Des weiteren können gut etablierte Prozesssequenzen eingesetzt werden, um selektiv Bereiche der Ätzstoppschicht 109 mit einer unterschiedlichen Art innerer Verspannung über unterschiedlichen Transistoren herzustellen, um damit das Leistungsverhalten von n-Transistoren und auch p-Transistoren zu verbessern.
  • Wie zuvor erläutert ist, bedeutet die ständig weiterschreitende Reduzierung der Strukturgrößen auch, dass ein Abstand zwischen benachbarten Schaltungselementen, etwa ein Abstand 111 zwischen dichtliegenden Leitungen 104, verringert wird und in der Größenordnung von 100 nm liegen kann, oder der Abstand 111 kann bei 30 nm und sogar noch weniger für CPU's der 90 nm-Technologie. Folglich müssen Abscheideverfahren zur Herstellung einer dielektrischen Schicht zum Einbetten der Leitungsstruktur 103, die offene Zwischenräume aufweisen, das Erfordernis eines geeigneten Spaltefüllverhaltens aufweisen, um damit in zuverlässiger und vollständiger Weise die leeren Zwischenräume zwischen den dichtliegenden Leitungen 104 zu füllen. Mittels plasmaunterstützter CVD-Prozessrezepte für Siliziumnitrid kann die Schicht 109 in einer mehr oder weniger konformen Weise mit einer Dicke im Bereich von ungefähr 10 bis 100 nm abgeschieden werden, wobei möglicherweise unterschiedliche Arten innerer Verspannung über jeweiligen Bereichen der Struktur vorgesehen werden können, wodurch anspruchsvolle Abscheide- und Strukturierungsstrategien erforderlich sind, insbesondere wenn das Erzeugen von Hohlräumen 106a zu unterdrücken ist.
  • Danach wird die Siliziumdioxidschicht 107 abgeschieden, was in weniger kritischen Anwendungen typischerweise durch plasmaunterstütztes CVD auf der Grundlage von Vorstufen materialien TEOS (Tetraethylorthosilikat) und Sauerstoff stattfindet, das plasmaunterstütztes CVD im Gegensatz zur thermischen TEOS-CVD das Abscheiden von Siliziumdioxid in einer moderat konformen Weise jedoch mit deutlich geringeren Spaltfülleigenschaften im Vergleich zum thermischen CVD mit relativ hoher mechanischer Stabilität bei Temperaturen unter 600 Grad C bei hohen Abscheideraten ermöglicht, wodurch eine hohe Produktionsausbeute erreicht wird.
  • Wenn jedoch der Abstand 111 näherungsweise ungefähr 30 nm oder weniger erreicht, stellt sich heraus, dass die Fülleigenschaften gut etablierter plasmaunterstützter CVD-Techniken zum Abscheiden von Siliziumdioxid mit guten Materialeigenschaften auf der Grundlage von TEOS und Sauerstoff nicht mehr ausreichend sind, um die leeren Zwischenräume zwischen den Leitungen 104 vollständig zu füllen, wodurch möglicherweise die Hohlräume 106b erzeugt werden, was zu schwerwiegenden Zuverlässigkeitsproblemen während der weiteren Bearbeitung des Halbleiterbauelements 100 führen kann, d. h., während der Herstellung von Kontakten, die eine elektrische Verbindung zwischen einzelnen Schaltungselementen der Struktur 103 und einer noch herzustellenden Metallisierungsebene erzeugen. Ferner sollte beachtet werden, dass die Siliziumdioxidschicht 107 eine gewisse Topographie aufweist, die durch die darunter liegende Struktur der Bauteilschicht 102, beispielsweise durch die Leitungsstruktur 103, hervorgerufen wird, die die nachfolgenden Fertigungsprozesse, etwa eine Photolithographie zur Herstellung von Kontaktöffnungen zu darunter liegenden Bereichen von Schaltungselementen, die in der Schicht 110 angeordnet sind, oder zu den Leitungen 104 gefährden können. Folglich erfordert ein standardmäßiger Prozessablauf, dass die Siliziumdioxidschicht 107 eingeebnet wird, typischerweise durch chemisch-mechanisches Polieren (CMP), wobei überschüssiges Material der Siliziumdioxidschicht 107 durch chemische und mechanische Wechselwirkung mit einem Schleifmittel und einem Polierkissen abgetragen wird, um schließlich eine im Wesentlichen eingeebnete Oberfläche der Siliziumdioxidschicht 107 zu erhalten. Der CMP-Prozess selbst ist ein sehr komplexer Prozess und erfordert anspruchsvolle Prozessrezepte, die stark von den Eigenschaften der Siliziumdioxidschicht 107, etwa der Dichte, der mechanischen Verspannung, dem Wasseranteil, und dergleichen abhängen. Somit ist ein hoher Aufwand erforderlich, um entsprechende Prozessrezepte für zuverlässige und reproduzierbare CMP-Prozesse für plasmaunterstütztes CVD-TEOS-Siliziumdioxid zu entwickeln, da dieses Material häufig als eine dielektrische Zwischenschicht in siliziumbasierten Halbleiterbauelementen und in Bauelementen, die aus anderen Halbleitermaterialien hergestellt sind, eingesetzt wird.
  • Aus diesem Grund wird die dielektrische Schicht 107, die auf der Siliziumnitridschicht 109 gebildet ist, durch ein anderes Abscheideverfahren aufgebracht, das ein deutlich verbessertes Spaltfüllvermögen aufweist, um damit das Erzeugen der Hohlräume 106b zu vermeiden. Somit kann die Siliziumdioxidschicht 107 durch einen thermischen CVD-Prozess auf der Grundlage von TEOS und Ozon gebildet werden, wodurch eine Siliziumdioxidschicht mit ausgezeichneten Spaltfülleigenschaften erzeugt wird, d. h., diese Abscheidetechnik bietet selbst ein „fliess-artiges" Verhalten, wodurch das zuverlässige Füllen der leeren Zwischenräume zwischen den Leitungen 104 möglich ist. Im Hinblick auf die Schicht- und Abscheideeigenschaften wird der thermischen CVD-Prozess typischerweise bei einem deutlich höheren Druck im Vergleich zu der plasmaunterstützten Abscheidetechnik ausgeführt, beispielsweise im Bereich von 200 bis 760 Torr, und daher wird dieses Verfahren als „sub-atmosphärisches CVD" (SACVD) bezeichnet. Jedoch können sich die Material- und Prozesseigenschaften des SACVD-Oxids deutlich von dem plasmaunterstützten CVD-Oxid unterscheiden, da beispielsweise die Schicht 107, die durch SACVD hergestellt wird, dazu neigt, Feuchtigkeit einzubauen und diese Schicht auch eine erhöhte Rate beim Ausgasen im Vergleich zu PECVD-Oxid aufweist. Des weiteren ist die Abscheiderate geringer, wodurch sich ein geringerer Durchsatz ergibt. Aus diesen Gründen wird die Schicht 107 als ein Zwischenmaterial vorgesehen, das ein Spaltfüllmaterial verwendet wird und danach wird eine weitere Siliziumdioxidschicht 107a durch PECVD abgeschieden, um damit die gewünschte Abscheidrate und die bessere Materialeigenschaften zumindest für den oberen Bereich der dielektrischen Zwischenschichtmaterials bereitzustellen. Somit können während der weiteren Bearbeitung beispielsweise dem Einebnen des dielektrischen Zwischenschichtmaterials 107a gut etablierte Prozesstechniken eingesetzt werden, während hingegen die nachteiligen Materialeigenschaften des SACVD-Oxids eine nachteilige Auswirkung auf die Gesamtzuverlässigkeit des endgültigen dielektrischen Zwischenschichtmaterials und damit auch die Struktur 103 ausüben können.
  • 1b zeigt schematisch das Halbleiterbauelement 100 gemäß einem weiteren anschaulichen Beispiel, in welchem der Abscheideprozess mit dem gewünschten hohen Spaltfüllvermögen zu einem höheren Maß an Ungleichmäßigkeit während der weiteren Verarbeitung des Bauelements 100 führen kann. Wie gezeigt, umfasst das Bauelement 100 die Ätzstoppschicht in Form eines ersten Bereichs 109a mit einem hohen inneren Verspannungspegel, beispielsweise einer hohen kompressiven Verspannung, während ein zweiter Be reich 109b einen hohen inneren Verspannungspegel mit gegenteiligem Verhalten aufweist, etwa eine Zugverspannung. Wie zuvor erläutert ist, können die Leitungen 104 der Struktur 103 Gateelektrodenstrukturen von Transistoren repräsentieren, in denen eine geeignet ausgewählte Art an Verformung in den jeweiligen Kanalgebieten 108 für ein verbessertes Transistorverhalten sorgt, wie dies zuvor erläutert ist. Wenn die Bereiche 109a, 109b hergestellt werden, können entsprechende Abscheideparameter, etwa der Abscheidedruck, die Temperatur, die Durchflussrate der Vorstufenmaterialien, der Ionenbeschuss, und dergleichen so eingestellt werden, dass die gewünschte hohen inneren Verspannungspegel erreicht werden. Z. B. kann gemäß gut etablierter Prozessrezepte ein verspanntes dielektrisches Material in einer sehr konformen Weise abgeschieden werden und danach kann ein Teil davon entfernt werden, um damit beispielsweise den Bereich 109a zu erhalten. Anschließend wird das dielektrische Material mit dem gegenteiligen inneren Verspannunspegel im Vergleich zu dem Bereich 109b abgeschieden, wobei ein unerwünschter Teil davon von oberhalb des Bereichs 109a abgetragen wird, wodurch die in 1b gezeigte Konfiguration erhalten wird.
  • Während dieser Fertigungsprozesse können die jeweiligen Abscheideparameter so ausgewählt werden, dass ein sehr konformes Abscheideverhalten erreicht wird, um damit im Wesentlichen das Erzeugen von Hohlräumen zwischen den dichtliegenden Leitungen 104 zu vermeiden. Danach wir das dielektrische Zwischenschichtmaterial 107 oder ein Teil davon auf der Grundlage des sub-atmosphärischen Abscheideprozesses aufgebracht, wie dies zuvor beschrieben ist, um damit ein zuverlässiges Füllen der Abstände zwischen den Leitungen 104 zu gewährleisten. Es zeigt sich jedoch, dass die Wachstumsrate dieses Abscheideprozesses für ein Material mit einer hohen kompressiven Verspannung und für ein dielektrisches Material mit Zugverspannung unterschiedlich ist, woraus sich unterschiedliche Schichtdicken des dielektrischen Zwischenschichtmaterials 107 über den Bereichen 109a und 109b ergeben. Folglich kann während der weiteren Bearbeitung, wenn beispielsweise ein weiteres dielektrisches Zwischenschichtmaterial vorgesehen wird, etwa das Material 107a, beim Einebnen der resultierenden Oberflächentopographie und dergleichen ein größeres Maß an Prozessungleichmäßigkeit auftreten, was auch zu entsprechenden Bauteilungleichmäßigkeiten beispielsweise im Hinblick auf eine geringere Ebenheit, und dergleichen führen kann.
  • Obwohl somit die verbesserten Spaltenfülleigenschaften des sub-atomosphärischen Abscheideverfahrens für Siliziumdioxid vorteilhaft sein können im Hinblick auf das Vermeiden von Strukturunregelmäßigkeiten insbesondere in dicht gepackten Leitungsstrukturen und Gateelektroden, können dennoch die nachteiligen Materialeigenschaften möglicherweise in Verbindung mit abscheidespezifischen Ungleichmäßigkeiten zu einer geringeren Zuverlässigkeit und verstärkten Bauteilunregelmäßigkeiten führen, insbesondere wenn stark größenreduzierte Halbleiterbauelemente betrachtet werden.
  • Auf Grund der zuvor beschriebenen Situation richtet sich der vorliegende Gegenstand an Verfahren und Bauelemente, die darauf abzielen, eines oder mehrere der zuvor genannten Probleme zu vermeiden oder zumindest zu reduzieren.
  • Überblick
  • Im Allgemeinen richtet sich der hierin offenbarte Gegenstand an Prozesstechniken und Halbleiterbauelementen, in denen bessere Spaltfülleigenschaften während des Herstellens von dielektrischen Zwischenschichtmaterialien, beispielsweise auf der Grundlage einer sub-atmosphärischen Abscheidetechnik, beibehalten werden, während andererseits negative Einflüsse, etwa nachteilige Materialeigenschaften im Hinblick auf erhöhte Feuchtigkeitsabsorption, erhöhtes Ausgasen, geringere mechanische Stabilität, und dergleichen, sowie abscheidespezifische Eigenschaften, etwa eine geringe Abscheiderate, unterschiedliche Abscheideraten in Abhängigkeit von dem darunter liegenden Material und dergleichen deutlich reduziert werden. Zu diesem Zweck wird die Menge des dielektrischen Zwischenschichtmaterials, das durch die Abscheidetechnik mit verbesserter Spaltfülleigenschaft aufgebracht wird, reduziert, bevor das dielektrische Zwischenschichtmaterial mit den gewünschten Materialeigenschaften bereitgestellt wird und/oder das Abscheideverhalten während des Prozesses mit dem gewünschten hohen Spaltfüllvermögen kann gleichmäßiger gestaltet werden, indem eine geeignete konforme Pufferschicht vorgesehen wird.
  • Ein anschauliches offenbartes Verfahren umfasst das Bilden eines Ätzstoppmaterial über Schaltungselementen eines Halbleiterbauelements, wobei die Schaltungselemente dicht liegende Leitungsstrukturelemente aufweisen. Das Verfahren umfasst Bilden eines Ätz stoppmaterials über mehreren Schaltungselementen eines Halbleiterbauelements, wobei die Schaltungselemente dichtliegende Leitungsstrukturelemente aufweisen; Bilden eines ersten dielektrischen Zwischenschichtmaterials über den Schaltungselementen und dem Ätzstoppmaterial durch Ausführen eines sub-atmosphärischen chemischen Dampfabscheideprozesses unter Anwendung eines siliziumenthaltenden Vorstufenmaterials der gestaltet ist, Zwischenräume, die zwischen dichtliegenden Leitungsstrukturelementen ausgebildet sind, im Wesentlichen zu füllen; Entfernen eines Teils des ersten dielektrischen Zwischenschichtmaterials so, dass die Zwischenräume zumindest teilweise mit dem ersten dielektrischen Zwischenschichtmaterial mit einem Höhenpegel, der kleiner ist als ein Höhenpegel, der durch die mehreren Gateelektrodenstrukturen und das Ätzstoppmaterial definiert ist, gefüllt bleiben; und Bilden eines zweiten dielektrischen Zwischenschichtmaterials über dem ersten dielektrischen Zwischenschichtmaterial.
  • Gemäß einer Weiterbildung wird ein erster Bereich der Ätzstoppschicht über mehreren ersten Transistoren mit innerer kompressiver Verspannung und ein zweiter Bereich der Ätzstoppschicht über mehreren zweiten Transistoren mit innerer Zugverspannung ausgebildet, und das Verfahren umfasst weiterhin vor dem Bilden des zweiten dielektrischen Zwischenschichtmaterials Bilden einer Pufferschicht über dem ersten und dem zweiten Bereich der Ätzstoppschicht durch eine erste Abscheidetechnik, die ein im Wesentlichen konformes Abscheideverhalten in Zwischenräumen zwischen benachbarten ersten und/oder zweiten Transistoren aufweist.
  • Ein anschauliches hierin offenbartes Halbleiterbauelement umfasst ein erstes Bauteilgebiet mit mehreren dichtliegenden Gateelektrodenstrukturen mit einem Abstand, der zwischen zwei benachbarten Gateelektroden definiert ist, wobei die mehreren Gateelektrodenstrukturen über einem Halbleitergebiet gebildet sind. Das Halbeleiterbauelement umfasst ferner ein Ätzstoppmaterial, das über den mehreren Gatelektrodenstrukturen gebildet ist und ein erstes dielektrisches Zwischenschichtmaterial mit Siliziumdioxid, wobei das erste dielektrische Zwischenschichtmaterial in den Zwischenräumen mit einem Höhenpegel vorgesehen ist, der kleiner ist als ein Höhenpegel, der durch die mehreren Gatelektrodenstrukturen und das Ätzstoppmaterial definiert ist. Des weiteren umfasst das Halbleiterbauelement ein zwei tes dielektrisches Zwischenschichtmaterial mit Siliziumdioxid, wobei das zweite dielektrische Zwischenschichtmaterial über dem ersten dielektrischen Zwischenschichtmaterial ausgebildet ist und eine geringere feuchtigkeitsabsorbierende Fähigkeit im Vergleich zu dem ersten dielektrischen Zwischenschichtmaterial aufweist.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Vorteile und Ausführungsformen der vorliegenden Offenbarung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a und 1b schematisch Querschnittsansichten eines Halbleiterbauelements mit dichtliegenden Leitungsstrukturen, etwa Gateelektroden, während diverser Fertigungsphasen bei der Herstellung eines dielektrischen Zwischenschichtmaterials auf der Grundlage einer Abscheidetechnik mit einem guten Spaltfüllvermögen gemäß konventioneller Strategien zeigen;
  • 2a bis 2c schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zur Herstellung eines dielektrischen Zwischenschichtmaterials unter Anwendung eines Abscheideprozesses mit guten Spaltfülleigenschaften zeigen, während die dabei abgeschiedene Gesamtmenge des Materials gemäß anschaulicher Ausführungsformen gering gehalten wird;
  • 2d schematisch eine Querschnittsansicht des Halbleiterbauelements, wie es in den 2a bis 2c gezeigt ist, darstellt, wobei zusätzlich eine verbesserte Steuerung während des Materialabtragungsprozesses zum Verringern der Menge von nicht gewünschtem dielektrischen Zwischenschichtmaterial gemäß noch weiterer anschaulicher Ausführungsformen erreicht wird;
  • 3a und 3b schematisch Querschnittsansichten eines Halbleiterbauelements während einer Sequenz zur Herstellung eines Bereichs eines dielektrischen Zwischenschichtmaterials auf der Grundlage eines Abscheideprozesses mit hohem Spaltfüllvermögen zeigen, wobei eine verbesserte Gleichmäßigkeit der jeweiligen Wachstumsrate auf dielektrischen Materialien mit unterschiedlicher innerer Verspannung auf der Grundlage einer Pufferschicht gemäß weiterer anschaulicher Ausführungsformen erreicht wird; und
  • 3c und 3d schematisch Querschnittsansichten des Halbleiterbauelements der 3a und 3b zeigen, wobei zusätzliche Prozessschritte ausgeführt werden, um die Menge des dielektrischen Zwischenschichtmaterials zu verringern, das durch das Abscheideverfahren mit dem hohen Spaltfüllvermögen aufgebracht wird, gemäß weiterer anschaulicher Ausführungsformen.
  • Detaillierte Beschreibung
  • Obwohl die vorliegende Offenbarung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte es selbstverständlich sein, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, den hierin offenbarten Gegenstand auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Offenbarung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Der hierin offenbarte Gegenstand betrifft die Problematik einer geringeren Zuverlässigkeit des dielektrischen Zwischenschichtmaterials, die durch schlechte Materialeigenschaften und/oder abscheidespezifische Ungleichmäßigkeiten hervorgerufen werden, indem eine Abscheidetechnik mit verbesserten Spaltfülleigenschaften zur Herstellung eines dielektrischen Zwischenschichtmaterials zumindest innerhalb von Zwischenräumen in dicht gepackten Schaltungselementen eingesetzt wird, während nachteilige Auswirkungen, die mit den abscheidespezifischen Eigenschaften und/oder den schlechteren Materialeigenschaften im Vergleich zu anderen gut erprobten dielektrischen Materialien, etwa Siliziumdioxid, das auf der Grundlage von plasmaunterstützten CVD-Verfahren auf Basis von TEOS hergestellt wird, verknüpft sind, wie dies zuvor erläutert ist, reduziert werden. In einigen Aspekten wird ein verbessertes Verhalten des dielektrischen Zwischenschichtmaterials erreicht, indem die Abscheidetechnik mit verbesserter Spaltfülleigenschaft eingesetzt wird, um damit in effizienter Weise das entsprechende Aspektverhältnis von Zwischenräumen zu verringern, die zwischen dichtliegenden Leitungsstrukturen auftreten, etwa bei Gateelektroden, und dergleichen, während im Wesentlichen kein überschüssiges Material in anderen Bauteilbereichen bereitgestellt wird, wodurch die Gesamtmenge des dielektrischen Zwischenschichtmaterials mit den weniger wünschenswerten Materialeigenschaften verringert wird. Somit kann der wesentliche Anteil des dielektrischen Zwischenschichtmaterials so vorgesehen werden, dass dieses die besseren Materialeigenschaften aufweist, die durch entsprechende Abscheideverfahren erreicht werden, etwa plasmaunterstütztes CVD, wobei die vorhergehen de Verringerung des Aspektverhältnisses daher die Wahrscheinlichkeit einer Hohlraumbildung während des jeweiligen Abscheideprozesses vermeiden oder zumindest deutlich verringern kann.
  • In einigen anschaulichen Ausführungsformen wird das Entfernen von überschüssigem Material des dielektrischen Zwischenschichtmaterials mit den schlechteren Eigenschaften auf der Grundlage eines Ätzprozesses erreicht, wobei die Selektivität zu anderen Prozessmaterialien, etwa einer darunter liegenden Ätzstoppschicht und dergleichen vorteilhaft ausgenutzt wird, um den Grad der „Einebnung" in den Zwischenräumen durch Steuern der entsprechenden Ätzzeit einzustellen. In anderen anschaulichen Ausführungsformen wird das Entfernen von überschüssigem Material auf der Grundlage eines Ätzprozesses bewerkstelligt, der gesteuert wird, indem ein geeignetes Ätzindikatormaterial oder Ätzstoppmaterial, das beispielsweise auf einer darunter liegenden Materialschicht und/oder in dem dielektrischen Zwischenschichtmaterial, das in dem nachfolgenden Ätzprozess zu entfernen ist, ausgebildet ist, wodurch eine verbesserte Prozessgleichmäßigkeit auf Grund einer Verringerung von Fluktuationen zwischen den einzelnen Substraten in dem entsprechenden Ätzprozess erreicht wird.
  • Ein weiterer anschaulicher Aspekt des hierin offenbarten Gegenstands betrifft Zuverlässigkeitsprobleme, die durch den Unterschied der Abscheiderate auf darunter liegenden dielektrischen Materialien mit unterschiedlicher innerer Verspannung hervorgerufen wird, indem eine geeignete Pufferschicht vorgesehen wird, die die Wirkung der unterschiedlichen Verspannungspegel auf das nachfolgende Abscheiden des dielektrischen Zwischenschichtmaterials in einem Abscheideprozess mit hohem Spaltfüllvermögen deutlich verringert. In diesem Falle kann die Pufferschicht in Form eines geeigneten Materials mit einer reduzierten Dicke im Vergleich zu einem nachfolgenden dielektrischen Zwischenschichtmaterial vorgesehen werden, wobei dennoch die Abscheiderate über den diversen Bauteilgebieten effizient angeglichen wird, die darin Materialien mit unterschiedlichen Verspannungspegeln aufweisen. In einigen anschaulichen Ausführungsformen kann das auf der Pufferschicht abgeschiedene dielektrische Zwischenschichtmaterial nachfolgend zu einem gewissen Maße abgetragen werden, wie dies zuvor beschrieben ist, um damit die Menge des Materials mit schlechteren Materialeigenschaften in dem dielektrischen Zwischenschichtmaterial auf einen gewünschten kleinen Wert zu bringen, während die Pufferschicht während des Abscheidens des dielektrischen Zwischenschichtmaterials und während des nachfolgenden Entfernens eines Teiles davon für eine verbesserte Prozessgleichmäßigkeit sorgt. In einigen anschaulichen Ausführungsformen wird die Pufferschicht in Form eines geeigneten Materials so vorgesehen, dass die gewünschte „Entkopplung" der jeweiligen Wachstumsraten in Bezug auf die inneren Verspannungspegel der darunter liegenden Materialien erreicht wird, und/oder die Pufferschicht kann für eine verbesserte Bauteilstabilität während der weiteren Bearbeitung sorgen, beispielsweise im Hinblick auf das „Passivieren" des dielektrischen Zwischenschichtmaterials, das darauf abgeschieden ist, um damit die Gesamtzuverlässigkeit davon zu verbessern.
  • Es sollte beachtet werden, dass ein Abscheideprozess mit einem hohen Spaltfüllvermögen als ein CVD-basierter Prozess zu verstehen ist, in welchem die Abscheideumgebung als eine thermisch aktivierte Umgebung auf der Grundlage geeigneter Vorstufenmaterialien, etwa TEOS, eingerichtet wird, wobei ein entsprechender Druck in der Abscheideumgebung 250 Torr und höher ist, was auch als ein sub-atmosphärischer Abscheideprozess (SACVD) bezeichnet wird. In anderen Fällen wird ein Abscheideprozess mit einem hohen Spaltfüllvermögen als ein CVD-basierter Prozess verstanden, dessen Abscheideumgebung auf der Grundlage einer Plasmaumgebung mit moderat hohem Druck (beispielsweise über ungefähr 20 Torr) eingerichtet wird, was im Weiteren auch als CVD-Prozess mit hochdichtem Plasma bezeichnet wird.
  • Mit Bezug zu den 2a bis 2d und 3a bis 3d werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben.
  • 2a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 200, das ein Substrat 201 aufweist, das ein beliebiges geeignetes Trägermaterial repräsentieren kann, um darauf Schaltungselemente herzustellen, wie sie für moderne Halbleiterbauelemente erforderlich sind. Beispielsweise repräsentiert das Substrat 201 ein Halbleitersubstrat, dessen oberer Bereich eine Bauteilschicht 210 bildet, die kristalline Halbleiterbereiche aufweist, möglicherweise in Verbindung mit entsprechenden Isolationsstrukturen, etwa flache Grabenisolationen, und dergleichen. In anderen Fällen repräsentiert das Substrat 201 ein Trägermaterial, auf welchem eine isolierende Schicht (nicht gezeigt) ausgebildet ist, auf der die Bauteilschicht 210 vorgesehen ist, beispielsweise in Form eines kristallinen Halbleitermaterials. In diesem Falle wird das Substrat 201 in Verbindung mit der Bauteilschicht 210 als eine SOI-(Halbleiter-auf-Isolator) Konfiguration betrachtet. Es sollte beachtet wer den, dass die Kombination des Substrats 201 und der Bauteilschicht 210 in einigen Bauteilbereichen eine Vollsubstratkonfiguration sein kann, während in anderen Bereichen eine SOI-Konfiguration in Abhängigkeit der Bauteilerfordernisse vorgesehen sein kann. In der gezeigten anschaulichen Ausführungsform umfasst das Halbleiterbauelement 200 ein erstes Bauteilgebiet 220 und ein zweites Bauteilgebiet 230, die sich voneinander zumindest in dem minimalen Abstand zwischen benachbarten Strukturelementen unterscheiden, die entsprechend in dem ersten und dem zweiten Bauteilgebiet 220, 230 vorgesehen sind. In einer anschaulichen Ausführungsform umfasst das erste Bauteilgebiet 220 eine Leitungsstruktur 203, die mehrere Leitungsstrukturelemente 204 aufweist, etwa Polysiliziumleitungen, Gatelektrodenstrukturen, und dergleichen. Beispielsweise kann die Leitungsstruktur 203 im Wesentlichen den gleichen Aufbau besitzen, wie er zuvor mit Bezug zu der Leitungsstruktur 103, die in den 1a und 1b gezeigt ist, beschrieben ist. Somit können die Leitungen 204 Gateelektroden repräsentieren, die auf entsprechenden Gateisolationsschichten 208a gebildet sind, die die Elektroden 204 von jeweiligen Kanalgebieten 208 trennen. Ferner ist, abhängig von der Prozessstrategie, in dem dargestellten Fertigungsstadium eine entsprechende Abstandshalterstruktur 205 benachbart zu den Leitungen 204 ausgebildet.
  • Es sollte beachtet werden, dass geeignete Dotierstoffprofile in der Bauteilschicht 210 ausgebildet sein können, um damit in geeigneter Weise die Leitfähigkeit darin zu „strukturieren". Beispielsweise können entsprechende Drain- und Sourcegebiete (nicht gezeigt) durch geeignet ausgewählte Dotierstoffprofile gebildet sein, wie dies im Stand der Technik bekannt ist. Andererseits kann das zweite Bauteilgebiet 230 einen Bereich mit einer geringer ausgeprägten Oberflächentopographie repräsentieren, wenn beispielweise Isolationsstrukturen 231 in der Bauteilschicht 210 gebildet sind. Das Halbleiterbauelement 200 kann ferner eine Ätzstoppschicht 209 aufweisen, die eine beliebige geeignete Materialschicht repräsentiert, die zum Strukturieren eines dielektrischen Zwischenschichtmaterials verwendet wird, das noch über dem ersten und dem zweiten Bauteilgebiet 220, 230 zu bilden ist. Wie beispielsweise zuvor erläutert ist, kann die Ätzstoppschicht 209 in Form eines stickstoffenthaltendem Materials, etwa Siliziumnitrid, stickstoffenthaltendem Siliziumkarbid vorgesehen werden, oder die Schicht 209 kann in Form von Siliziumkarbid und dergleichen vorgesehen werden. In einigen anschaulichen Ausführungsformen, wie nachfolgend detaillierter mit Bezug zu den 3a bis 3d beschrieben ist, oder wie auch mit Bezug zu 1b erläutert ist, wird die Ätzstoppschicht 209 mit einer hohen inneren Verspannung vorgesehen, die für unterschiedliche Arten von Schaltungselementen, etwa für p-Kanaltransistoren und n- Kanaltransistoren unterschiedlich sein kann. Ferner kann das Bauelement 200 ein erstes dielektrisches Zwischenschichtmaterial 207 aufweisen, das über dem ersten und dem zweiten Bauteilgebiet 220, 230 so gebildet ist, dass im Wesentlichen keine Hohlräume in den Zwischenräumen 211 zwischen benachbarten Leitungsstrukturelementen 204 ausgebildet sind. Wie zuvor erläutert ist, kann die Struktur 203 als eine dicht gepackte Leitungsstruktur oder dichtliegende Leitungsstruktur bezeichnet werden, da die Zwischenräume bzw. Abstände 211 eine laterale Größe in der horizontalen Richtung der 2a in der Größenordnung von 100 nm und weniger aufweisen, wie dies zuvor erläutert ist.
  • Das in 2a gezeigte Halbleiterbauelement 200 kann auf der Grundlage ähnlicher Prozesse oder Techniken hergestellt werden, wie sie zuvor mit Bezug zu dem Bauelement 100 dargelegt sind. D. h., nach dem Bereitstellen des Substrats 201 mit der Bauteilschicht 210, die in geeigneter Weise strukturiert wird, um das erste und das zweite Bauteilgebiet 220, 230 zu bilden, beispielsweise durch die Ausbildung der Isolationsstrukturen 221, kann das Halbleiterbauelement 200 auf der Grundlage ähnlicher Prozesse oder Techniken hergestellt werden, wie sie zuvor mit Bezug zu dem Bauelement 100 dargelegt sind. D. h., nach dem Bereitstellen des Substrats 201 mit der Bauteilschicht 210, die in geeigneter Weise strukturiert wird, um das erste und das zweite Bauteilgebiet 220, 230 zu bilden, beispielsweise durch die Ausbildung der Isolationsstrukturen 231, werden entsprechende Schaltungselemente, etwa die Leitungsstruktur 203 auf der Grundlage gut etablierter Prozesstechniken hergestellt. Zu diesem Zweck werden die Leitungen 204 in Verbindung mit den Isolationsschichten 208a auf der Grundlage gut etablierter und moderner Lithographie-, Abscheide-, Oxidations-, Ätz- und Einebnungstechniken hergestellt, woran sich das Ausbilden geeigneter Dotierstoffprofile (nicht gezeigt) anschließt, um jeweilige Transistorstrukturen zu schaffen, wenn die Leitungen 204 entsprechende Gateelektrodenstrukturen repräsentieren. Danach können Metallsilizidgebiete (nicht gezeigt) bei Bedarf hergestellt werden, und anschließend wird die Ätzstoppschicht 209 abgeschieden mittels gut etablierter Abscheideverfahren, wodurch die gewünschte Materialeigenschaften, beispielsweise im Hinblick auf die Ätzselektivität, den inneren Verspannungspegel, und dergleichen geschaffen werden.
  • Wie zuvor erläutert ist, kann das Ausbilden der Ätzstoppschicht 209 mehrere Abscheide- und Ätzprozesse beinhalten, wenn unterschiedliche Bauelemente im ersten Bauteilgebiet 220 eine unterschiedliche Größe oder Art an innerer Verspannung erhalten sollen. Das erste dielektrische Zwischenschichtmaterial 207 kann auf der Grundlage einer geeigneten Ab scheidetechnik mit einem hohen Spaltfüllvermögen aufgebracht werden, um im Wesentlichen das Erzeugen von Strukturunregelmäßigkeiten, etwa von Hohlräumen, in den Zwischenräumen 211 zu vermeiden, deren Aspektverhältnis durch die Konfiguration der Leitungen 204 mit den Abstandshalterstrukturen 205 und den Eigenschaften der Ätzstoppschicht 209 bestimmt ist. In einer anschaulichen Ausführungsform wird die Schicht 207 mittels eines sub-atmosphärischen CVD-Prozesses auf der Grundlage von TEOS aufgebracht, um damit die Schicht 207 als ein siliziumdioxidbasiertes Material zu bilden, wobei der Abscheideprozess für ein äußerst nicht-konformes Abscheideverhalten sorgt, wodurch vorzugsweise die verbleibenden Zwischenräume 211 gefüllt werden. Eine Dicke der Schicht 207 kann in dem ersten Bauteilgebiet 220 so variieren, dass eine Dicke T1, die einem Zwischenraum 211 entspricht, größer ist im Vergleich zu einer Dicke T2, die einen im Wesentlichen horizontalen Bereich der Leitungen 204 repräsentiert. Ferner kann eine Dicke T3 in dem zweiten Bauteilgebiet 230 sich von der Dicke T1 unterscheiden und kann ähnlich zur Dicke T2 auf Grund des im Wesentlichen fließartigen Abscheideverhaltens des SACVD-Prozesses sein.
  • Wie zuvor erläutert ist, wird in einigen anschaulichen Aspekten die Menge des Materials der Schicht 207 im Vergleich zu konventionellen Strategien deutlich verringert, so dass das Abscheiden der Schicht 207 so gesteuert wird, dass ein zuverlässiges Füllen der Zwischenräumen 211 erreicht wird, ohne dass im Wesentlichen zu viel überschüssiges Material vorgesehen wird. Beispielsweise wird die Schicht 207 so abgeschieden, dass eine Dicke, beispielsweise die Dicke T2 oder T3, einen Wert von ungefähr 100 nm bis 300 nm aufweist, abhängig von der Bauteilerfordernissen.
  • 2b zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, wird das Bauelement 200 einer Ätzumgebung 204 ausgesetzt, die gestaltet ist, um selektiv Material der Schicht 207 in Bezug auf ein darunter liegendes Material, etwa die Ätzstoppschicht 209, abzutragen. In einigen anschaulichen Ausführungsformen wird die Ätzumgebung 240 auf der Grundlage einer plasmabasierten Atmosphäre mit einer Ätzchemie eingerichtet, die sehr selektiv in Bezug auf die Ätzstoppschicht 209 ist. Beispielsweise wird das dielektrische Zwischenschichtmaterial 207 in Form eines siliziumdioxidbasierten Materials vorgesehen, während die Ätzstoppschicht 209 ein Siliziumnitridmaterial, ein stickstoffenthaltendes Siliziumkarbidmaterial oder ein Siliziumkarbidmaterial repräsentiert, für welche sehr selektive Ätzrezepte verfügbar sind. Somit wird in einigen anschaulichen Ausführungsformen der Ätzprozess 240 als ein im Wesentlichen anisotroper Prozess ausgeführt, wodurch kontinuierlich Material von der Schicht 207 von einer im Wesentlichen vertikalen Richtung abgetragen wird, wobei in der in 2b gezeigten Ausführungsform der Ätzprozess fortgesetzt wird, bis horizontale Materialbereiche im Wesentlichen entfernt sind. D. h., auf Grund der im Wesentlichen vertikalen orientierten Ätzfront werden die Schichtbereiche mit der Dicke T2, T3 in dem ersten und dem zweiten Bauteilgebiet im Wesentlichen abgetragen, bevor das Material der Schicht 207 in den Zwischenräumen 211 auf Grund der größeren Dicke T1 im Vergleich zu den Dickenwerten T2 und T3 vollständig entfernt ist. Somit verbleiben entsprechende Materialreste 207r innerhalb der Zwischenräume 211, die somit das effektive Aspektverhältnis effizient reduzieren, das von einem nachfolgenden Abscheideprozess „gesehen" wird und somit auch die Anforderungen verringern, die dem nachfolgenden Abscheideprozess für das dielektrische Zwischenschichtmaterial mit den gewünschten Materialeigenschaften auferlegt werden. Auf Grund des hohen Maßes an Ätzselektivität kann die tatsächliche Höhe, die als 211h in den jeweiligen Zwischenräumen 211 angegeben ist, durch die Prozesszeit des Ätzprozesses 240 eingestellt werden, ohne dass im Wesentlichen die Struktur 203 oder Komponenten in dem zweiten Bauteilgebiet 230 negativ beeinflusst werden. Auf diese Weise kann die Menge des restlichen Materials 207r auf einem gewünschten Wert verringert werden, der mit den Spaltfülleigenschaften des nachfolgenden Abscheideprozesses kompatibel ist, während nachteilige Auswirkungen der Materialeigenschaften der geringen Menge des Restmaterials deutlich verringert werden, etwa die Fähigkeit der Feuchtigkeitsabsorption, die für ein durch SACVD abgeschiedenes Siliziumdioxidmaterial deutlich höher ist im Vergleich zu Siliziumdioxid, das durch plasmaunterstütztes CVD abgeschieden wird, wie dies zuvor erläutert ist.
  • 2c zeigt schematisch das Halbleiterbauelement 200 in einem weiter fortgeschrittenen Herstellungsstadium, in welchem ein zweites dielektrisches Zwischenschichtmaterial 207a über dem ersten und dem zweiten Bauteilgebiet 220, 230 ausgebildet ist, wobei das dielektrische Zwischenschichtmaterial 207a verbesserte Materialeigenschaften besitzt, beispielsweise ein geringes Maß an Ausgasung, einen höheren Widerstand gegen die Wassereinlagerung, eine erhöhte mechanische Festigkeit während des nachfolgenden CMP-Prozesses, und dergleichen. Die Schicht 207a kann auf der Grundlage eines plasmaunterstützten CVD-Prozesses z. B. unter Anwendung von TEOS oder Ozon hergestellt werden, wie dies zuvor erläutert ist, wobei das geringere Aspektverhältnis, das durch die Mate rialreste 207r geschaffen wird, für ein hohes Maß an Abscheidegleichmäßigkeit sorgt, wie dies zuvor erläutert ist. Somit kann die Gesamtmenge an Material der Schicht 207, d. h. die Reste 207r, deutlich verringert werden im Vergleich zu konventionellen Strategien, wodurch die Gesamtzuverlässigkeit der Zwischenschichtstruktur des Bauelements 200 verbessert wird und wodurch auch die Prozessgleichmäßigkeit während der weiteren Bearbeitung des Bauelements 200 verbessert wird. In der gezeigten Ausführungsform kann in dem zweiten Bauteilgebiet 230 das Restmaterial 207r fast vollständig fehlen, abhängig von der vorhergehenden Oberflächentopographie.
  • Danach wird die weitere Bearbeitung fortgesetzt, indem beispielsweise die Oberflächentopographie des Materials 207a z. B. auf der Grundlage von CMP eingeebnet wird, wobei gute etablierte Prozessverfahren eingesetzt werden können, wie dies zuvor erläutert ist. Als nächstes werden entsprechende Kontaktöffnungen auf der Grundlage von Photolithographie- und Ätztechniken hergestellt, wobei die Ätzstoppschicht 209 als ein effizienter Ätzstopp zur Herstellung von Kontaktöffnungen in der Schicht 207a und den Resten 207r dient. Nachfolgend wird die Ätzstoppschicht 209 geöffnet, so dass sich die jeweiligen Kontaktöffnungen zu Kontaktbereichen der Bauteilschicht 210 und den Leitungen 204 entsprechend den Bauteilerfordernissen erstrecken können.
  • 2d zeigt schematisch das Halbleiterbauelement 200 gemäß weiterer anschaulicher Ausführungsformen, in den eine verbesserte Prozessgleichmäßigkeit während des Ätzprozesses 240 erreicht wird, indem ein geeignetes Ätzindikatormaterial 241 an einer geeigneten Position vorgesehen wird. Beispielsweise wird in einer anschaulichen Ausführungsform das Ätzindikatormaterial 241 an einem Oberflächenbereich der Ätzstoppschicht 209 vorgesehen, wobei das Indikatormaterial 241 eine oder mehrere geeignete Atomsorten aufweist, die ein ausgeprägtes Endpunkterkennungssignal hervorrufen, wenn diese Sorten während des Ätzprozesses 240 freigesetzt werden. Bekanntlich werden entsprechende optische Messverfahren, die als Endpunkterkennung bezeichnet werden, während plasmagestützter Ätzprozesses eingesetzt, wobei die Absorption und/oder die Emissionsspektren aus der Gasumgebung ermittelt werden, um damit entsprechende Wellenlängen oder Wellenlängenbereiche zu erkennen, die das Vorhandensein oder das Fehlen gewisser Sorten sowie deren Mengen angeben. Somit kann durch das Positionieren einer geeigneten Atomsorte, die ein gut erkennbares Endpunktsignal liefert, das Freilegen der entsprechenden Ätzstoppschicht 209 in einer sehr zuverlässigen Weise erkannt werden, wodurch Schwankun gen zwischen einzelnen Substraten während des Ätzprozesses 240 verringert werden können. In anderen Fällen wird das Indikatormaterial 241 in der Schicht 207 vorgesehen, beispielsweise durch Einführen eines Vorstufenmaterials der Indikatorsorte 241 in die Abscheideatmosphäre während einer geeigneten Phase des Abscheideprozesses, so dass das Voranschreiten des Ätzprozesses 240 auf der Grundlage des Vorhandenseins oder Fehlens der jeweiligen Sorte 241 in der Ätzumgebung überwacht werden kann. Da typischerweise die Gleichmäßigkeit von Abscheideprozessen höher ist im Vergleich zur Gleichmäßigkeit von Ätzprozessen kann ein erhöhtes Maß an Gesamtprozessgleichmäßigkeit erreicht werden, indem die Sorte 241 in dem dielektrischen Zwischenschichtmaterial 207 vorgesehen wird. In noch anderen Ausführungsformen wird das Indikatormaterial 241 in das Material 207 mittels Ionenimplantation eingebaut, wobei eine geeignete Sorte verwendet werden kann und wobei für eine bekannte Dicke der Schicht 207 eine geeignete Eindringtiefe auf der Grundlage entsprechender Implantationsparameter eingestellt wird. Somit kann auch in diesem Falle eine verbesserte Prozessgleichmäßigkeit während des Ätzprozesses 240 erreicht werden, da typischerweise die Prozessschwankungen entsprechender Implantationsprozesse kleiner sind als die Schwankungen von Ätzprozessen, etwa dem Ätzprozess 240.
  • Mit Bezug zu den 3a bis 3d werden nunmehr weitere anschauliche Ausführungsformen beschrieben, wobei zusätzlich oder alternativ zu den beschriebenen Ausführungsformen die Zuverlässigkeit des dielektrischen Zwischenschichtmaterials verbessert werden kann, indem die Prozessgleichmäßigkeit während des Abscheidens des dielekterischen Zwischenschichtmaterials auf der Grundlage des Abscheideprozesses mit einer hohen Spaltfüllfähigkeit, etwa SACVD, und dergleichen, verbessert wird.
  • 3a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 300 mit einem Substrat 301 und einer Bauteilschicht 310 in Form einer im Wesentlichen kristallinen Halbleiterschicht, etwa einer siliziumbasierten Schicht, und dergleichen. Das Bauelement 300 enthält ein erstes Schaltungselement 320, beispielsweise in Form eines Feldeffekttransistors, und ein zweites Schaltungselements 350 in Form eines Feldeffekttransistors mit unterschiedlicher Konfiguration im Vergleich zu dem Schaltungselement 320. In einer anschaulichen Ausführungsform repräsentieren die Schaltungselemente 320, 350 Transistoren mit unterschiedlicher Leitfähigkeitsart, die eine unterschiedliche Art an Verformung in den jeweiligen Kanalgebieten 308 erfordern, um damit das Transistorleistungsverhalten individuell zu verbessern, wie zuvor erläutert ist. In diesem Falle weisen die Schaltungselemente 320, 350 Gateelektroden 304 auf, die auf jeweiligen Gateisolationsschichten 308a ausgebildet sind. Ferner sind Abstandshalterstrukturen 305 so vorgesehen, wie sie in dieser Fertigungsphase erforderlich sind, und Drain- und Sourcegebiete 321 einer entsprechenden Leitfähigkeistart sind in dem Schaltungselement 320 vorgesehen, während Drain- und Sourcegebiete 351 mit entgegengesetzter Leitfähigkeit in dem Schaltungselement 350 vorgesehen sind. Des weiteren ist eine erste Ätzstoppschicht 309a über dem Schaltungselement 320 vorgesehen und besitzt eine hohe innere Verspannung, die geeignet ist, die gewünschte Verformung in dem Kanalgebiet 308 hervorzurufen, um damit die Ladungsträgerbeweglichkeit darin zu erhöhen. In ähnlicher Weise ist eine zweite Ätzstoppschicht 309b über dem zweiten Schaltungselement 350 mit einer hohen inneren Verspannung der entgegengesetzten Art im Vergleich zu der Schicht 309a ausgebildet, um damit die gewünschte Art an Verformung zur Verbesserung des Transistorverhaltens des Schaltungselements 350 hervorzurufen.
  • Des weiteren umfasst das Bauelement 300 eine Pufferschicht 360 die über, und in einigen anschaulichen Ausführungsformen, auf der ersten und der zweiten Ätzstoppschicht 309a, 309b ausgebildet ist, wobei die Materialeigenschaften der Pufferschicht 360 und deren Dicke so gewählt sind, dass die Wirkung der inneren Verspannungspegel der darunter liegenden Schichten 309a, 309b im Hinblick auf ein nachfolgend abgeschiedenes Material deutlich verringert wird. Beispielsweise kann die Pufferschicht 360 mit einer deutlich geringeren inneren Verspannung im Vergleich zu den Schichten 309a, 309b abgeschieden werden, wodurch eine geeignete Abscheideoberfläche für einen nachfolgenden Abscheidprozess mit hohem Spaltfüllvermögen und sehr gleichmäßigen Abscheideraten über dem ersten und dem zweiten Schaltungselement 320, 350 geschaffen wird. In einer anschaulichen Ausführungsform wird die Pufferschicht 360 als eine Siliziumdioxidschicht mit verbesserter mechanischer Festigkeit vorgesehen, beispielsweise in Form eines plasmaunterstützten CVD-Siliziumdioxids, wobei die Dicke der Schicht 360 so gewählt ist, dass ein konformes Abscheideverhalten ohne eine erhöhte Wahrscheinlichkeit zum Erzeugen von Abscheideunregelmäßigkeiten, etwa Hohlräumen zwischen dem ersten und dem zweiten Schaltungselement 320, 350 erreicht wird. In anderen anschaulichen Ausführungsformen wird die Pufferschicht 360 in Form eines stickstoffenthaltenden Materials oder eines Siliziumkarbidmaterials mit einem geringeren inneren Verspannungspegel vorgesehen, um damit die Differenz der Verspannungspegel zu kompensieren, ohne nicht in unerwünschter Weise den Verspannungsübertragungsmechanismus, der durch die stark verspannten Schichten 309a, 309b hervorgerufen wird, zu beeinflussen. In anderen Fällen wird die Pufferschicht 360 mit einer hohen inneren Verspannung vorgesehen, wenn eine Auswirkung auf eine der Schichten 309a, 309b, die die entgegensetzte innere Verspannung besitzt, tolerierbar ist, wodurch im Wesentlichen gleichmäßige Prozessbedingungen für den nachfolgenden Abscheideprozess geschaffen werden, etwa einen SACVD-Prozess.
  • 3b zeigt schematisch das Halbleiterbauelement 300 in einem weiter fortgeschrittenen Stadium, in welchem zumindest ein Teil eines dielektrischen Zwischenschichtmaterials 307 auf der Pufferschicht 360 ausgebildet ist, um damit in zuverlässiger Weise entsprechende Zwischenräume auf der Grundlage einer geeigneten Abscheidetechnik, etwa SACVD, zu füllen, wie dies zuvor erläutert ist. Abhängig von den Bauteilerfordernissen kann das dielektrische Zwischenschichtmaterial 307 mit einer geeigneten Dicke abgeschieden werden, da die Pufferschicht 360 für eine sehr gleichmäßige Abscheiderate über den Schaltungselementen 320, 350 sorgt, während in anderen Fällen die Pufferschicht 360 auch für eine effiziente „Passivierung" der darunter liegenden Schaltungselemente im Hinblick auf beispielsweise den Einbau von Feuchtigkeit, und dergleichen sorgt. In anderen anschaulichen Ausführungsformen wird das dielektrische Zwischenschichtmaterial 307 mit einer Dicke abgeschieden, die so gestaltet ist, dass Zwischenräume zuverlässig gefüllt werden und dass eine Oberfläche mit geringerer Topographie für eine nachfolgende Abscheidung eines weiteren dielektrischen Zwischenschichtmaterials, etwa ein PECVD-Siliziumdioxid, zu schaffen, wie dies zuvor erläutert ist.
  • 3c zeigt schematisch das Halbleiterbauelement 300 gemäß einer weiteren anschaulichen Ausführungsform, in der das dielektrische Zwischenschichtmaterial 307 teilweise durch einen Ätzprozesse 240 entfernt ist, um die Menge des Materials der Schicht 307 zu verringern, wobei dennoch für verbesserte Prozessgleichmäßigkeit während der nachfolgenden Abscheidung eines dielektrischen Zwischenschichtmaterials mit den gewünschten Materialeigenschaften gesorgt wird. Somit kann das Aspektverhältnis entsprechender Zwischenräume deutlich verringert werden, wie dies zuvor erläutert ist, während die Pufferschicht 360 für eine verbesserte substratüberspannende Gleichmäßigkeit während des Ätzprozesses 340 sorgt, da die jeweiligen Wachstumsraten während des Abscheidens des Materials 207 im Wesentlichen identisch oder zumindest sehr ähnlich sind, unabhängig von dem Verspannungspegel, der darunter liegenden Ätzstoppschichten. Wie ferner zuvor er läutert ist, kann ein geeignetes Indikatormaterial in einigen Fällen in die Pufferschicht 360 eingebaut werden, um damit ein gut erkennbares Endpunkterkennungssignal zu erzeugen, wodurch eine effiziente Steuerung des Ätzprozesses 340 möglich ist. Auf diese Weise kann das Freilegen der Ätzstoppschichten 309a, 309b im Wesentlichen vermieden werden, wodurch die verformungsinduzierende Wirkung dieser Schichten nicht negativ beeinflusst wird.
  • 3d zeigt schematisch das Halbleiterbauelement 300 gemäß einer weiteren anschaulichen Ausführungsform, in der ein Materialabtrag eines Teils der Schicht 307 auf der Grundlage eines chemisch-mechanischen Polierprozesses 342 erreicht wird, wobei die Pufferschicht 360 die Materialreste 307r der Schicht 307 einschließt und auch als eine CMP-Stoppschicht dient, um damit eine unerwünschte Freilegung der jeweiligen Ätzstoppschichten 309a, 309b im Wesentlichen zu vermeiden. In einigen anschaulichen Ausführungsformen werden der Ätzprozess 340 und der Polierprozess 342 kombiniert, wobei z. B. in einem ersten Schritt der Polierprozess 342 ausgeführt wird, um damit eine sehr ebene Oberfläche zu erreichen, auf der der Ätzprozess 340 so dann mit hoher Gleichmäßigkeit ausgeführt wird, um den gewünschten Höhenpegel der Reste 307r einzustellen. In anderen Fällen wird der Ätzprozess 340 zuerst ausgeführt und danach wird der Polierprozess 342 zum Bereitstellen einer sehr ebenen Oberflächentopographie eingesetzt, wodurch die Prozessgleichmäßigkeit des nachfolgenden Abscheidens eines weiteren dielektrischen Zwischenschichtmaterials verbessert wird, etwa eines Siliziumdioxids, das durch einen PECVD-Prozess gebildet wird.
  • Es gilt also: Der hierin offenbart Gegenstand stellt Verfahren und Halbleiterbauelemente mit einem dielektrischen Zwischenschichtmaterial mit erhöhter Zuverlässigkeit bereit, da negative Auswirkungen nicht erwünschte Materialeigenschaften oder Prozesseigenschaften während des Abscheidens eines dielektrischen Zwischenschichtmaterials verringert werden können, indem die Menge des überschüssigen Materials auf der Grundlage eines Ätzprozesses verringert wird und/oder indem eine geeignete Pufferschicht so vorgesehen wird, dass die Abscheidegleichmäßigkeit über dielektrische Materialien mit unterschiedlichen inneren Verspannungspegeln verbessert wird, wodurch auch die Prozessgleichmäßigkeit für weitere Prozesse erhöht wird. Folglich kann die Spaltfüllfähigkeit anspruchsvoller SACVD-Prozesse bei der Herstellung von dielektrischen Zwischenschichtmaterialien mit hoher Gleichmäßigkeit eingesetzt werden, während die Auswirkungen entsprechender Materialeigenschaften, etwa ein erhöhte Wasserabsorptionsfähigkeit, wie sie typischerweise als Materialeigenschaft von TEOS-Siliziumdioxid, das durch SACVD abgeschieden wird, auftritt, ein erhöhtes Maß an Ausgasen, eine geringere mechanische Stabilität und dergleichen, effizient im Vergleich zu konventionellen Strategien verringert werden können. Somit kann ein dielektrisches Zwischenschichtmaterial mit verbesserten Eigenschaften, etwa einer geringeren Feuchtigkeitsabsorption, wie sie typischerweise für plasmaunterstütztes CVD-TEOS-Siliziumdioxid erreicht wird, über einen SACVD-Material mit reduzierter Menge gebildet werden.
  • Weitere Modifizierungen und Variationen der vorliegenden Offenbarung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher ist diese Beschreibung als lediglich anschaulich und für die Zwecke gedacht, dem Fachmann die allgemeine Art und Weise des Ausführens der vorliegenden Offenbarung zu vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.

Claims (16)

  1. Verfahren mit: Bilden eines Ätzstoppmaterials (209) über mehreren Schaltungselementen eines Halbleiterbauelements (200), wobei die Schaltungselemente dichtliegende Leitungsstrukturelemente (204) aufweisen; Bilden eines ersten dielektrischen Zwischenschichtmaterials (207, 307) über den Schaltungselementen und dem Ätzstoppmaterial (209) durch Ausführen eines sub-atmosphärischen chemischen Dampfabscheideprozesses unter Anwendung eines siliziumenthaltenden Vorstufenmaterials, der gestaltet ist, Zwischenräume (211), die zwischen dichtliegenden Leitungsstrukturelementen (204) ausgebildet sind, im Wesentlichen zu füllen; Entfernen eines Teils des ersten dielektrischen Zwischenschichtmaterials (207, 307) so, dass die Zwischenräume (211) zumindest teilweise mit dem ersten dielektrischen Zwischenschichtmaterial (207, 307) mit einem Höhenpegel, der kleiner ist als ein Höhenpegel, der durch die mehreren Gateelektrodenstrukturen und das Ätzstoppmaterial (209) definiert ist, gefüllt bleiben; und Bilden eines zweiten dielektrischen Zwischenschichtmaterials (207a) über dem ersten dielektrischen Zwischenschichtmaterial (207, 307).
  2. Verfahren nach Anspruch 1, wobei Entfernen eines Teils des ersten dielektrischen Zwischenschichtmaterials (207, 307) umfasst: Ausführen eines Ätzprozesses, um den Teil des ersten dielektrischen Zwischenschichtmaterials (207, 307) selektiv zu dem Ätzstoppmaterial (209) zu entfernen.
  3. Verfahren nach Anspruch 2, wobei der Ätzprozess unter Anwendung einer Ätzmaske ausgeführt wird.
  4. Verfahren nach Anspruch 2, das ferner umfasst: Vorsehen eines Indikatormaterials über den Schaltungselementen und Steuern des Ätzprozesses unter Anwendung eines Signals, das durch das Ätzen des Indikatormaterials hervorgerufen wird.
  5. Verfahren nach Anspruch 1, wobei das zweite dielektrische Zwischenschichtmaterial (207a) durch Ausführen eines plasmaunterstützten chemischen Dampfabscheideprozesses unter Anwendung eines siliziumenthaltenden Vorstufenmaterials gebildet wird.
  6. Verfahren nach Anspruch 1, wobei eine Breite des Zwischenraums ungefähr 100 nm oder weniger beträgt.
  7. Verfahren nach Anspruch 1, wobei ein erster Bereich der Ätzstoppschicht (209) über einem ersten Element der Schaltungselemente mit kompressiver Verspannung und ein zweiter Bereich der Ätzstoppschicht (209) über einem zweiten Element der Schaltungselemente mit Zugverspannung gebildet wird.
  8. Verfahren nach Anspruch 7, das ferner umfasst: Bilden einer Pufferschicht (360) über dem ersten und dem zweiten Bereich der Ätzstoppschicht (209) vor dem Bilden des ersten dielektrischen Zwischenschichtmaterials (207, 307).
  9. Das Verfahren nach Anspruch 8, wobei Entfernen eines Teils des ersten dielektrischen Zwischenschichtmaterials (207, 307) Ausführen eines chemisch-mechanischen Polierprozesses umfasst.
  10. Das Verfahren nach Anspruch 1, wobei: ein erster Bereich der Ätzstoppschicht (209) über mehreren ersten Transistoren (320) mit innerer kompressiver Verspannung und ein zweiter Bereich der Ätzstoppschicht (209) über mehreren zweiten Transistoren (350) mit innerer Zugverspannung ausgebildet ist, und weiterhin umfassend vor dem Bilden des zweiten dielektrischen Zwischenschichtmaterials (207a) Bilden einer Pufferschicht (360) über dem ersten und dem zweiten Bereich der Ätzstoppschicht (209) durch eine erste Abscheidetechnik, die ein im Wesentlichen konformes Abscheideverhalten in Zwischenräumen (211) zwischen benachbarten ersten und/oder zweiten Transistoren aufweist.
  11. Verfahren nach Anspruch 10, wobei die Pufferschicht (360) durch plasmaunterstützte chemische Dampfabscheidung abgeschieden wird.
  12. Verfahren nach Anspruch 10, wobei das Puffermaterial aus Siliziumdioxid aufgebaut ist und der mindestens eine Bereich des dielektrischen Zwischenschichtmaterials aus Siliziumdioxid aufgebaut ist.
  13. Verfahren nach Anspruch 10, das ferner Abscheiden einer zweiten Schicht aus Siliziumdioxid auf der ersten Schicht durch einen plasmaunterstützten CVD-Prozess auf der Grundlage von TEOS umfasst.
  14. Verfahren nach Anspruch 10, wobei die Pufferschicht (360) aus einem stickstoffenthaltendem Material mit einem kleineren inneren Verspannungspegel im Vergleich zu dem ersten und dem zweiten Bereich der Ätzstoppschicht (209) aufgebaut ist.
  15. Halbleiterbauelement mit: einem ersten Bauteilgebiet (220) mit mehreren dicht gepackten Gateelektrodenstrukturen mit einem Zwischenraum, der zwischen zwei benachbarten Gateelektrodenstrukturen gebildet ist, wobei die mehreren Gateelektrodenstrukturen über einem Halbleitergebiet ausgebildet sind; einem Ätzstoppmaterial (209), das über den mehreren Gateelektrodenstrukturen gebildet ist; einem ersten dielektrischen Zwischenschichtmaterial (207, 307) mit Siliziumdioxid, wobei das erste dielektrische Zwischenschichtmaterial (207, 307) in den Zwischenräumen (211) mit einem Höhenpegel vorgesehen ist, der kleiner ist als ein Höhenpegel, der durch die mehreren Gateelektrodenstrukturen und das Ätzstoppmaterial (209) definiert ist; und einem zweiten dielektrische Zwischenschichtmaterial (207a) mit Siliziumdioxid, wobei das zweite dielektrische Zwischenschichtmaterial (207a) über dem ersten dielektrischen Zwischenschichtmaterial (207, 307) gebildet ist und eine kleinere feuchtigkeitsabsorbierende Fähigkeit im Vergleich zu dem ersten dielektrischen Zwischenschichtmaterial (207, 307) aufweist.
  16. Halbleiterbauelement nach Anspruch 15, das ferner ein zweites Bauteilgebiet (230) aufweist, das über einer Isolationsstruktur (231) angeordnet ist, wobei das zweite Bauteilgebiet (230) die Ätzstoppschicht (209) und das darauf ausgebildete zweite dielektrische Zwischenschichtmaterial (207a) aufweist.
DE102007030058A 2007-06-29 2007-06-29 Technik zur Herstellung eines dielektrischen Zwischenschichtmaterials mit erhöhter Zuverlässigkeit über einer Struktur, die dichtliegende Leitungen aufweist Active DE102007030058B3 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE102007030058A DE102007030058B3 (de) 2007-06-29 2007-06-29 Technik zur Herstellung eines dielektrischen Zwischenschichtmaterials mit erhöhter Zuverlässigkeit über einer Struktur, die dichtliegende Leitungen aufweist
US12/020,234 US7910496B2 (en) 2007-06-29 2008-01-25 Technique for forming an interlayer dielectric material of increased reliability above a structure including closely spaced lines
TW097123848A TWI443739B (zh) 2007-06-29 2008-06-26 用於在包含密間隔線的基板上形成具增加可靠度的層間介電材料之技術
EP08794401A EP2168153A2 (de) 2007-06-29 2008-06-30 Verfahren zur formung eines geschichteten dielektrischen materials mit erhöhter zuverlässigkeit über eine struktur mit nah beieinander liegenden leitungen
KR1020107002263A KR101203178B1 (ko) 2007-06-29 2008-06-30 조밀 간격의 라인들을 포함하는 구조체 위에 향상된 신뢰성을 갖는 인터레이어 절연 물질을 형성하는 방법
JP2010514851A JP5266319B2 (ja) 2007-06-29 2008-06-30 狭間隔のラインを含む構造の上に信頼性の高い層間絶縁材料を形成するための技術
PCT/US2008/008153 WO2009005788A2 (en) 2007-06-29 2008-06-30 A technique for forminig an interlayer dielectric material of increased reliability above a structure including closely spaced lines
CN2008800226513A CN101755333B (zh) 2007-06-29 2008-06-30 用于在包含密间隔线的结构上形成具增加可靠度的层间介电材料的技术

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007030058A DE102007030058B3 (de) 2007-06-29 2007-06-29 Technik zur Herstellung eines dielektrischen Zwischenschichtmaterials mit erhöhter Zuverlässigkeit über einer Struktur, die dichtliegende Leitungen aufweist

Publications (1)

Publication Number Publication Date
DE102007030058B3 true DE102007030058B3 (de) 2008-12-24

Family

ID=40031057

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007030058A Active DE102007030058B3 (de) 2007-06-29 2007-06-29 Technik zur Herstellung eines dielektrischen Zwischenschichtmaterials mit erhöhter Zuverlässigkeit über einer Struktur, die dichtliegende Leitungen aufweist

Country Status (8)

Country Link
US (1) US7910496B2 (de)
EP (1) EP2168153A2 (de)
JP (1) JP5266319B2 (de)
KR (1) KR101203178B1 (de)
CN (1) CN101755333B (de)
DE (1) DE102007030058B3 (de)
TW (1) TWI443739B (de)
WO (1) WO2009005788A2 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100948294B1 (ko) * 2007-10-12 2010-03-17 주식회사 동부하이텍 반도체 소자의 제조방법
US8283708B2 (en) * 2009-09-18 2012-10-09 Micron Technology, Inc. Semiconductor devices and methods of forming semiconductor devices having diffusion regions of reduced width
US8159009B2 (en) * 2009-11-19 2012-04-17 Qualcomm Incorporated Semiconductor device having strain material
CN102569158A (zh) * 2010-12-16 2012-07-11 中芯国际集成电路制造(北京)有限公司 半导体结构间隔离结构及其形成方法
US20150206803A1 (en) * 2014-01-19 2015-07-23 United Microelectronics Corp. Method of forming inter-level dielectric layer
US10607990B2 (en) * 2017-05-09 2020-03-31 International Business Machines Corporation Fabrication of field effect transistors with different threshold voltages through modified channel interfaces
US10714536B2 (en) 2018-10-23 2020-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method to form memory cells separated by a void-free dielectric structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6291331B1 (en) * 1999-10-04 2001-09-18 Taiwan Semiconductor Manufacturing Company Re-deposition high compressive stress PECVD oxide film after IMD CMP process to solve more than 5 metal stack via process IMD crack issue
US20070145592A1 (en) * 2005-12-28 2007-06-28 Kwon Young M Semiconductor Device and Method of Manufacturing the Same

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200358A (en) * 1991-11-15 1993-04-06 At&T Bell Laboratories Integrated circuit with planar dielectric layer
JPH05144810A (ja) * 1991-11-19 1993-06-11 Sanyo Electric Co Ltd 半導体装置
US5340774A (en) * 1993-02-04 1994-08-23 Paradigm Technology, Inc. Semiconductor fabrication technique using local planarization with self-aligned transistors
US5872401A (en) * 1996-02-29 1999-02-16 Intel Corporation Deposition of an inter layer dielectric formed on semiconductor wafer by sub atmospheric CVD
JP3555319B2 (ja) * 1996-04-17 2004-08-18 ソニー株式会社 半導体装置の製造方法
JP3015763B2 (ja) * 1996-08-30 2000-03-06 三洋電機株式会社 半導体装置の製造方法
US6054333A (en) * 1997-10-14 2000-04-25 University Of Houston Real time etch measurements and control using isotopes
JP2003086708A (ja) * 2000-12-08 2003-03-20 Hitachi Ltd 半導体装置及びその製造方法
JP4154471B2 (ja) * 2002-11-15 2008-09-24 富士通株式会社 半導体装置の製造方法
JP2005056989A (ja) * 2003-08-01 2005-03-03 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
KR100611777B1 (ko) 2003-12-22 2006-08-11 주식회사 하이닉스반도체 반도체소자 제조 방법
US20050136684A1 (en) * 2003-12-23 2005-06-23 Applied Materials, Inc. Gap-fill techniques
JP2005191280A (ja) * 2003-12-25 2005-07-14 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
DE102004026149B4 (de) 2004-05-28 2008-06-26 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Erzeugen eines Halbleiterbauelements mit Transistorelementen mit spannungsinduzierenden Ätzstoppschichten
DE102004031744A1 (de) 2004-06-30 2006-07-27 Advanced Micro Devices, Inc., Sunnyvale Eine Technik zur Herstellung einer dielektrischen Zwischenschicht über einer Struktur mit eng beabstandeten Leitungen
US7009226B1 (en) 2004-07-12 2006-03-07 Advanced Micro Devices, Inc. In-situ nitride/oxynitride processing with reduced deposition surface pattern sensitivity
KR100607363B1 (ko) 2004-12-29 2006-08-01 동부일렉트로닉스 주식회사 저유전율 절연막을 이용한 금속간 절연막 및 그 형성방법
US7442597B2 (en) 2005-02-02 2008-10-28 Texas Instruments Incorporated Systems and methods that selectively modify liner induced stress
JP5134193B2 (ja) 2005-07-15 2013-01-30 株式会社東芝 半導体装置及びその製造方法
US7365357B2 (en) 2005-07-22 2008-04-29 Translucent Inc. Strain inducing multi-layer cap
US7700491B2 (en) 2005-08-10 2010-04-20 Agere Systems Inc. Stringer elimination in a BiCMOS process
DE102005046978B4 (de) * 2005-09-30 2007-10-04 Advanced Micro Devices, Inc., Sunnyvale Technik zum Erzeugen einer unterschiedlichen mechanischen Verformung durch Bilden eines Kontaktätzstoppschichtstapels mit unterschiedlich modifizierter innerer Verspannung
US7709317B2 (en) 2005-11-14 2010-05-04 International Business Machines Corporation Method to increase strain enhancement with spacerless FET and dual liner process
KR100681677B1 (ko) 2005-12-29 2007-02-09 동부일렉트로닉스 주식회사 반도체 소자의 이중 층간 절연막 형성 방법
KR100780643B1 (ko) * 2006-06-29 2007-11-29 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성방법
KR100825778B1 (ko) * 2006-09-28 2008-04-29 삼성전자주식회사 듀얼 스트레스 라이너를 구비하는 반도체 소자의 제조방법
DE102007025342B4 (de) 2007-05-31 2011-07-28 Globalfoundries Inc. Höheres Transistorleistungsvermögen von N-Kanaltransistoren und P-Kanaltransistoren durch Verwenden einer zusätzlichen Schicht über einer Doppelverspannungsschicht

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6291331B1 (en) * 1999-10-04 2001-09-18 Taiwan Semiconductor Manufacturing Company Re-deposition high compressive stress PECVD oxide film after IMD CMP process to solve more than 5 metal stack via process IMD crack issue
US20070145592A1 (en) * 2005-12-28 2007-06-28 Kwon Young M Semiconductor Device and Method of Manufacturing the Same

Also Published As

Publication number Publication date
TW200913052A (en) 2009-03-16
TWI443739B (zh) 2014-07-01
JP5266319B2 (ja) 2013-08-21
WO2009005788A3 (en) 2009-06-04
EP2168153A2 (de) 2010-03-31
JP2011517841A (ja) 2011-06-16
CN101755333B (zh) 2012-04-04
KR101203178B1 (ko) 2012-11-20
KR20100029261A (ko) 2010-03-16
WO2009005788A2 (en) 2009-01-08
US7910496B2 (en) 2011-03-22
CN101755333A (zh) 2010-06-23
US20090001526A1 (en) 2009-01-01

Similar Documents

Publication Publication Date Title
DE102018202897B4 (de) Austauschmetallgatestrukturierung für Nanosheet-Vorrichtungen
DE102007009914B4 (de) Halbleiterbauelement in Form eines Feldeffekttransistors mit einem Zwischenschichtdielektrikumsmaterial mit erhöhter innerer Verspannung und Verfahren zur Herstellung desselben
DE102007041210B4 (de) Verfahren zur Verspannungsübertragung in einem Zwischenschichtdielektrikum durch Vorsehen einer verspannten dielektrischen Schicht über einem verspannungsneutralen dielektrischen Material in einem Halbleiterbauelement und entsprechendes Halbleiterbauelement
DE102007020258B4 (de) Technik zur Verbesserung des Transistorleitungsverhaltens durch eine transistorspezifische Kontaktgestaltung
DE102008046400B4 (de) Verfahren zur Herstellung eines CMOS-Bauelements mit MOS-Transistoren mit abgesenkten Drain- und Sourcebereichen und einem Si/Ge-Material in den Drain- und Sourcebereichen des PMOS-Transistors
DE102007025342B4 (de) Höheres Transistorleistungsvermögen von N-Kanaltransistoren und P-Kanaltransistoren durch Verwenden einer zusätzlichen Schicht über einer Doppelverspannungsschicht
DE102019201354A1 (de) Gate-Schnitt-Struktur mit Liner-Abstandshalter und zugehöriges Verfahren
DE102007020268B3 (de) Halbleiterbauelement und Verfahren zum Verhindern der Ausbildung von elektrischen Kurzschlüssen aufgrund von Hohlräumen in der Kontaktzwischenschicht
DE102007030058B3 (de) Technik zur Herstellung eines dielektrischen Zwischenschichtmaterials mit erhöhter Zuverlässigkeit über einer Struktur, die dichtliegende Leitungen aufweist
DE102007052051B4 (de) Herstellung verspannungsinduzierender Schichten über einem Bauteilgebiet mit dichtliegenden Transistorelementen
EP1859480A1 (de) Herstellung eines traegerscheiben-kontakts in grabenisolierten integrierten soi schaltungen mit hochspannungs-bauelementen
DE102012205298B4 (de) Austauschgateverfahren für Metallgatestapel mit großem ε unter Anwendung einer Mehrschichtkontaktebene und Halbleiterbauelement
DE102007063272B4 (de) Dielektrisches Zwischenschichtmaterial in einem Halbleiterbauelement mit verspannten Schichten mit einem Zwischenpuffermaterial
DE102009046260B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102004052577B4 (de) Verfahren zur Herstellung einer dielektrischen Ätzstoppschicht über einer Struktur, die Leitungen mit kleinem Abstand enthält
DE102006041006B4 (de) Verfahren zur Strukturierung von Kontaktätzstoppschichten unter Anwendung eines Planarisierungsprozesses
DE102007046847B4 (de) Verfahren zur Herstellung eines Zwischenschichtdielektrikums mit verspannten Materialien
DE102009006881B4 (de) Verfahren zur Hohlraumversiegelung in einem dielektrischen Material einer Kontaktebene eines Halbleiterbauelements, das dicht liegende Transistoren aufweist und Halbleiterbauelement mit derselben
DE10324433A1 (de) Verfahren zur Herstellung eines Substratkontakts für ein SOI-Halbleiterbauteil
DE102007057688B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit verspanntem Zwischenschichtdielektrikum unter Anwendung einer Ätzsteuerzwischenschicht mit erhöhter Dicke
DE102005063129B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Isolationsgraben mit reduzierter Seitenwandverspannung
DE102007057686B4 (de) Verfahren und Halbleiterbauelement mit einer Schutzschicht zum Reduzieren der Verspannungsrelaxation in einer Doppelverspannungsbeschichtungstechnik
DE102007041220B3 (de) Verfahren zum Herstellen von Halbleiterbauelementen mit Feldeffekttransistoren, die seitlich von einem dielektrischen Zwischenschichtmaterial mit einer erhöhten kompressiven Verspannung umschlossen sind
DE102007063271B4 (de) Verfahren zur Herstellung eines dielektrischen Zwischenschichtmaterials mit unterschiedlichen Abtragsraten während eines CMP-Prozesses
DE102008011928B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements unter Verwendung einer Ätzstoppschicht mit geringerer Dicke zum Strukturieren eines dielektrischen Materials

Legal Events

Date Code Title Description
8364 No opposition during term of opposition