DE102007020258B4 - Technik zur Verbesserung des Transistorleitungsverhaltens durch eine transistorspezifische Kontaktgestaltung - Google Patents

Technik zur Verbesserung des Transistorleitungsverhaltens durch eine transistorspezifische Kontaktgestaltung Download PDF

Info

Publication number
DE102007020258B4
DE102007020258B4 DE102007020258.1A DE102007020258A DE102007020258B4 DE 102007020258 B4 DE102007020258 B4 DE 102007020258B4 DE 102007020258 A DE102007020258 A DE 102007020258A DE 102007020258 B4 DE102007020258 B4 DE 102007020258B4
Authority
DE
Germany
Prior art keywords
transistor
contacts
drain
source
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102007020258.1A
Other languages
English (en)
Other versions
DE102007020258A1 (de
Inventor
Martin Gerhardt
Ralf Richter
Thomas Feudel
Uwe Griebenow
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Priority to DE102007020258.1A priority Critical patent/DE102007020258B4/de
Priority to US11/964,494 priority patent/US7964970B2/en
Priority to JP2010506216A priority patent/JP2010526437A/ja
Priority to CN200880013012.0A priority patent/CN101730939B/zh
Priority to PCT/US2008/004958 priority patent/WO2008133832A1/en
Priority to KR1020097023007A priority patent/KR101380880B1/ko
Priority to TW097114769A priority patent/TWI443828B/zh
Publication of DE102007020258A1 publication Critical patent/DE102007020258A1/de
Priority to GB0918041A priority patent/GB2461209A/en
Priority to US13/107,515 priority patent/US8541885B2/en
Application granted granted Critical
Publication of DE102007020258B4 publication Critical patent/DE102007020258B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41758Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66469Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with one- or zero-dimensional channel, e.g. quantum wire field-effect transistors, in-plane gate transistors [IPG], single electron transistors [SET], Coulomb blockade transistors, striped channel transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • H01L29/66575Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Halbleiterbauelement (200) mit:einem ersten Transistor (210, 210A) mit einem Draingebiet und einem Sourcegebiet;mehreren Drainkontakten (232), die mit dem Draingebiet in Verbindung stehen, wobei jeder der mehreren Drainkontakte (232) eine erste laterale Sollabmessung (l) aufweist; undmehreren Sourcekontakten (231), die mit dem Sourcegebiet in Verbindung stehen, wobei jeder der mehreren Sourcekontakte (231) eine zweite laterale Sollabmessung (L) aufweist und wobei sich die erste laterale Sollabmessung (l) von der zweiten lateralen Sollabmessung (L) unterscheidet und wobei die Anzahl an Drainkontakten (232) kleiner als die Anzahl an Sourcekontakten (231) ist; undeinem Zwischenschichtdielektrikumsmaterial (220), das den ersten Transistor (210, 210A) und die mehreren Drainkontakte (232) und die mehreren Sourcekontakte (231) umgibt, wobei das Zwischenschichtdielektrikumsmaterial (220) eine innere Verspannung aufweist, um eine spezielle Verformung in einem Kanalgebiet des ersten Transistors (210, 210A) hervorzurufen.

Description

  • Gebiet der vorliegenden Erfindung
  • Die vorliegende Erfindung betrifft im Allgemeinen die Herstellung integrierter Schaltungen und betrifft insbesondere die Herstellung modernster Feldeffekttransistoren, etwa MOS-Transistorstrukturen, die mit einer Kontaktstruktur verbunden sind, die mehrere Kontaktpfropfen aufweist.
  • Beschreibung des Stands der Technik
  • Der Herstellungsprozess für integrierte Schaltungen verbessert sich auf diverse Arten, wobei ein ständiges Bestreben besteht, die Strukturgrößen der einzelnen Schaltungselemente zu verringern. Gegenwärtig und in der absehbaren Zukunft wird die Mehrzahl der integrierten Schaltungen auf Grundlage von Siliziumbauelementen auf Grund der guten Verfügbarkeit von Siliziumsubstraten und auf Grund der gut etablierten Prozesstechnologie, die sich über die vergangenen Jahrzehnte entwickelt hat, aufgebaut. Eine Schlüsselrolle bei der Entwicklung integrierter Schaltungen mit erhöhter Packungsdichte und verbessertem Leistungsverhalten besteht darin, die Transistorelemente, etwa MOS-Transistorelemente, in der Größe zu reduzieren, um damit die hohe Anzahl an Transistorelementen bereitzustellen, die zum Herstellen moderner CPU's mit Speicherbauelemente erforderlich sind. Ein wichtiger Aspekt bei der Herstellung von Feldeffekttransistoren mit geringeren Abmessungen ist die Verringerung der Länge der Gateelektrode, die den Aufbau eines leitenden Kanals steuert, der das Sourcegebiet und das Draingebiet des Transistors trennt. Die Source- und Drain-Gebiete des Transistorelements sind leitende Halbleitergebiete mit Dotierstoffen, die eine umgekehrte Leitfähigkeitsart im Vergleich zu den Dotierstoffen in dem umgebenden kristallinen aktiven Gebiet, beispielsweise einem Substratgebiet, einem Wannen- bzw. Potentialtopfgebiet, aufweisen.
  • Obwohl die Verringerung der Gatelänge als notwendig erachtet wurde, um kleinere und schnellere Transistorelemente zu erhalten, zeigt es sich jedoch, dass eine Reihe von Problemen zusätzlich auftreten, um das gewünschte Transistorieistungsverhalten bei einer geringeren Gatelänge beizubehalten. Beispielswiese muss für eine geringere Gatelänge typischerweise auch die entsprechende Dicke der Gateisolierschicht verringert werden, um die Steuerbarkeit des leitenden Kanals aufrecht zu erhalten. Da die Dicke der Gateisolationsschichten, die aus Siliziumdioxid aufgebaut sind, aktuell die machbaren Grenzen im Hinblick auf die Durchbruchsspannung und Leckströme erreichen, während andere Strategien, etwa dielektrische Materialien mit größerer Permittivität und dergleichen, eine geringere Zuverlässigkeit aufweisen, wurde vorgeschlagen, den Durchlassstrom moderner Feldeffekttransistoren für eine gegebene Entwurfsabmessung auch zu erhöhen, indem eine entsprechende Verformung in dem Kanalgebiet erzeugt wird, um damit in geeigneter Weise die Ladungsträgerbeweglichkeit darin zu modifizieren. Beispielsweise kann das Erzeugen einer im Wesentlichen uniaxialen kompressiven Verformung oder einer Zugverformung in dem Kanalgebiet zu einer erhöhten Beweglichkeit für Löcher bzw. Elektronen führen. Ein effizienter Mechanismus zum Erzeugen einer entsprechenden Verformung in dem Kanalgebieten von Feldeffekttransistoren besteht in dem Bereitstellen eines stark verspannten dielektrischen Materials, das den Transistor abdeckt, wobei die innere Verspannung in das darunter liegende Halbleitermaterial übertragen wird, um damit eine entsprechende Verformung in dem Kanalgebiet zu erhalten. Beispielsweise können gut bewährte Materialien, etwa Siliziumdioxid, Siliziumnitrid, kohlenstoffangereichertes Siliziumnitrid, und dergleichen durch plasmaunterstützte CVD- (chemische Dampfabscheide-) Techniken hergestellt werden, wobei entsprechende Prozessparameter in effizienter Weise gesteuert werden können, um eine gewünschte Größe und Art innerer Verspannung zu erreichen. Zum Beispiel kann Siliziumnitrid mit einer hohen kompressiven Verspannung bis zu 3 Gigapascal oder mehr abgeschieden werden, das daher vorteilhafter Weise eingesetzt werden kann, um das Leistungsvertialten von p-Transistoren zu verbessern. In ähnlicher Weise kann Siliziumnitrid auch mit einer moderat hohen Zugverspannung im Bereich von 1 Gigapascal oder mehr abgeschieden werden, wodurch die Möglichkeit geschaffen wird, das Durchlassstromverhaften von n-Kanaltransistoren zu verbessern. Diese stark verspannten Materialien können in das Zwischenschichtdielektrikumsmatrial eingebaut werden, das die Transistorelemente abdeckt und passiviert, wobei entsprechende Verdrahtungsebenen, sogenannte Metallisierungsschichten, auf und über den Zwischenschichtdielektrikumsmaterial vorgesehen sind. Folglich können in Verbindung mit reduzierten Transistorabmessungen die entsprechenden verformungsinduzierenden Mechanismen die Herstellung von Transistorelementen mit hohem Leistungsvermögen ermöglichen. Jedoch hängt die schließlich erreichte Leistung integrierter Schaltungen und einzelner Transistorelemente nicht nur von den speziellen Transistoreigenschaften ab, sondern ist auch durch das entsprechende Verdrahtungsschema bestimmt, das für die gegenseitige elektrische Verbindung einzelner Schaltungselemente entsprechend dem spezifizierten Schaltungsaufbau sorgt. Auf Grund der zunehmenden Anzahl an Schaltungselementen pro Einheitsfläche werden typischerweise eine noch höhere Anzahl an Verbindungen zwischen diesen Schaltungselementen benötigt, wodurch anspruchsvolle Verbindungsstrukturen erforderlich sind, wobei die ständige Verringerung der Querschnittsfläche gut leitende Materialien und eine geringe parasitäre Kapazität zwischen benachbarten Leitern erforderlich macht. Folglich werden in den jeweiligen Metallisierungsebenen gut leitende Materialien, etwa Kupfer in Verbindung mit dielektrischen Materialien mit kleinem ε verwendet.
  • In der DE 40 37 876 C2 wird ein laterales DMOS-FET-Bauteil mit einem Elementaufbau beschrieben, der durch eine Mehrzahl von Elementeinheiten gebildet wird, wobei jede Elementeinheit umfaßt: einen Sourcebereich eines ersten Leitungstyps, der auf einer Seite eines Substrats des ersten Leitungstypsausgebildet ist,einen Kanalbereich eines zweiten Leitungstyps, der umden Sourcebereich herum ausgebildete ist, sowie eine Mehrzahl von Drainkontaktbereichen desersten Leitungstyps, die um den Kanalbereich herumgelegen sind und wobei eine Sourcelektrode auf der einen Seite des Substrats ausgebildet ist, um den Sourcebereich der Elementeinheiten zu verbinden, und eine Gateelektrode auf der einen Seite des Substrats über den Kanalbereichender Elementeinheiten ausgebildet ist und eine Drainelektrode auf der einen Seite des Substrats ausgebildet ist, um die Drainkontaktbereicheder Elementeinheiten zu verbinden. In der DE 103 50 137 A1 wird eine Halbleitereinrichtung mit Transistoreinheiten mit abwechselnd auf dem Substrat angeordneten Source- und Drainzellen beschrieben. In der US 2005/0285187 A1 wird ein Halbleiterbauteil mit uniaxialer Verspannung in einem Transistorkanal beschrieben. In der DE 10 2004 020 593 A1 wird eine Fin-Feldeffekttransistor-Anordnung mit einem Substrat mit einem ersten Fin-Feldeffekttransistor auf und/oder in dem Substrat, der eine Finne aufweist, in welcher der Kanal-Bereich zwischen dem ersten und dem zweiten Source-/Drain-Bereich gebildet ist, und über welcher der Gate-Bereich gebildet ist und mit einem zweiten Fin-Feldeffekttransistor auf und/oder in dem Substrat, der eine Finne aufweist, in welcher der Kanal-Bereich zwischen dem ersten und dem zweiten Source-/Drain-Bereich gebildet ist, beschrieben. In der US 2004/0075113 A1 wird eine
    Halbleiteinrichtung mit verschiedenen Kontaktbereichen zum Kontaktieren unterschiedlicher Regionen beschrieben. In der JP H09-172 169 A wird ein Halbleiterbauelement mit mehreren Kontakten zu Source- und Drainbereichen beschrieben, wobei die Sourcekontakte größer als die Drainkontakte ausgebildet sind. In der US 2003/0127697 A1 und US 2006/0131662 A1 werden verspannungsinduzierende Kontaktschichten von Transistrobauteilen beschrieben.
  • Von großer Bedeutung für das Gesamtleistungsverhalten einzelner Transistorelemente ist jedoch auch eine entsprechende Kontaktstruktur, die die elektrische Verbindung zwischen den Drain- und Sourcegebieten und der Metallisierungsebene herstellt. Somit müssen die entsprechenden Kontaktpfropfen oder Kontaktelemente einen geringen Kontaktwiderstand bieten, während gleichzeitig andere Transistoreigenschaften, etwa die Schaltgeschwindigkeit und der gleichen nicht in unerwünschter Weise beeinflusst werden. Es zeigt sich jedoch, dass es schwierig ist, in konventionellen Strategien gleichzeitig beide Erfordernisse zu erfüllen, wie dies mit Bezug zu den 1a und 1b erläutert ist.
  • 1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100 mit einem Substrat 101, beispielsweise einem siliziumbasierten Substrat oder einem anderen geeigneten Trägermaterial, auf welchem eine siliziumbasierte Halbleiterschicht 102 ausgebildet ist. Ferner ist ein Feldeffekttransistor 110 in und über der Halbleiterschicht 102 ausgebildet. Der Transistor 110 umfasst eine Gateelektrode 114, die auf einer Gateisolationsschicht 115 ausgebildet ist, die wiederum die Gateelektrode 114 von einem Kanalgebiet 116, das in der Halbleiterschicht 102 angeordnet ist, trennt. Des weiteren ist eine entsprechende Abstandshalterstruktur 113 an Seitenwänden der Gateelektrode 114 vorgesehen. Der Transistor 110 umfasst ferner stark dotiere Halbleitergebiete 111, 112, die als ein Drain bzw. ein Source dienen. Somit repräsentiert das Gebiet 111 ein Sourcegebiet, während das Gebiet 112 ein Draingebiet repräsentieren kann. Es sollte beachtet werden, dass die Konfiguration der Source- und Draingebiete 111, 112 im Wesentlichen identisch sein können in gut etablierten Transistorarchitekturen, wobei die unterschiedliche Funktion des Sourcegebiets 111 in Bezug auf das Draingebiet 112 durch die Schaltungsanordnung definiert ist, d. h., das Sourcegebiete 111 wird typischerweise mit einem anderen Spannungsknoten als das Draingebiet 112 für eine spezifizierte Art an Transistoren verbunden. Beispielsweise kann bei einem n-Kanaltransistor das Sourcegebiet 111 tatsächlich als eine Quelle von Elektronen dienen, wobei ein entsprechender leitender Kanal in dem Kanalgebiet 116 beim Anlegen einer geeigneten Steuerspannung an die Gateelektrode 114 sich von der Sourceseite zu der Drainseite aufbaut, wobei die entsprechenden Elektronen eine maximale kinetische Energie auf der Drainseite nach der Beschleunigung durch die Spannungsdifferenz zwischen dem Sourcegebiet 111 und dem Draingebiet 112 zu Beginn eines entsprechenden Schaltvorgangs besitzen. Ferner können Metallsilizidgebiete 117 in den Drain- und Sourcegebieten 112, 111 und auf der Gateelektrode 114 vorgesehen sein, um die Signalsausbreitungsverzögerung in der Gateelektrode 114 zu verringern und um den Kontaktwiderstand in den Drain- und Sourcegebieten 112, 111 zu reduzieren.
  • Das Halbleiterbauelement 100 umfasst ferner ein Zwischenschichtdieleaktrikumsmaterial 120, das den Transistor 110 umgibt und passiviert und das aus zwei oder mehr Materialien aufgebaut sein kann. Häufig wird ein siliziumdioxidbasiertes Material in Form einer Schicht 122 vorgesehen, die die gewünschten passivierenden Eigenschaften bietet. Ferner ist typischerweise eine Ätzstoppschicht 121 über dem Transistor 110 vorgesehen, die eine hohe Ätzselektivität in Bezug auf das Material der Schicht 122 aufweist, um damit eine effiziente Steuerung eines entsprechenden Ätzprozesses zum Strukturieren der Schicht 122 zur Herstellung entsprechender Kontaktpfropfen 131, 132 zu ermöglichen, die eine Verbindung zu dem Sourcegebiet 111 bzw. dem Draingebiet 113 herstellen. Beispielsweise kann die Ätzstoppschicht 121 aus Siliziumnitrid aufgebaut sein, das eine hohe Ätzwiderstandsfähigkeit in Bezug auf eine Vielzahl anisotroper Ätzrezepte zum Ätzen von siliziumdioxidbasierten Materialien aufweist. Die Kontakte oder Kontaktpfropfen 131, 132 können auf der Grundlage eines geeigneten leitenden Materials hergestellt sein, wobei, wie zuvor erläutert ist, Metalle typischerweise eingesetzt werden, um einen geringen Kontaktwiderstand zu erreichen, um damit nicht in unerwünschter negativer Weise das Gesamtverhalten des Transistors 110 zu beeinflussen. Beispielsweise werden Wolfram, Kupfer, Aluminium oder andere Metalle typischerweise eingesetzt, wobei geeignete leitende Barrierenschichten (nicht gezeigt) in Verbindung mit den jeweiligen leitenden Materialien verwendet werden.
  • Das in 1a gezeigte Halbleiterbauelement 100 kann auf der Grundlage der folgenden Prozesse hergestellt werden. Die Halbleiterschicht 102 kann auf der Grundlage gut etablierter Prozessverfahren strukturiert werden, um damit geeignete aktive Bereiche zur Herstellung eines oder mehrerer Transistorelemente, etwa des Transistors 110, oder anderer Schaltungselemente zu definieren. Zu diesem Zweck können flache Grabenisolationsstrukturen durch Lithographie, Ätzen, Abscheiden und Einebnungsverfahren hergestellt werden. Danach wird eine Basisdotierungskonzentration in den jeweiligen aktiven Gebieten entsprechend den jeweiligen Transistoreigenschaften erzeugt. Danach werden die Gateelektrode 114 und die Gateisolationsschicht 115 auf der Grundlage gut etablierter Strategien gebildet, wozu das Abscheiden und/oder die Oxidation oder eine andere Modifizierung eines Basismaterials gehört, um die Gateisolationsschicht 115 in einer gewünschten Dicke zu erhalten, die ungefähr 1 bis 2 nm für siliziumdioxidbasierte Schichten äußerst moderner Feldeffekttransistoren betragt. Die Gateelektroden 114 können durch Abscheide- und nachfolgende anspruchsvolle Strukturierungsverfahren hergestellt werden. Danach werden die Drain- und Sourcegebiete 112, 111 auf Grundlage geeignet gestalteter Implantationszyklen unter Anwendung der Abstandshalterstruktur 113 hergestellt, die eine unterschiedliche laterale Abmessung während der jeweiligen Implantationsprozesse aufweisen können. Zwischendurch und nach den Implantationsprozessen können geeignete Ausheizprozesse ausgeführt werden, um damit die Dotierstoffe zu aktivieren und die Drain- und Sourcegebiete 112, 111 zu rekristallisieren. Bei Bedarf werden dann die Metallsilizidgebiete 117 in der Gateelektrode 114 und in den Drain- und Sourcegebieten 112, 111 gebildet. Als nächstes wird die Ätzstoppschicht 112 hergestellt, wobei typischerweise in anspruchsvollen Anwendungen eine hohe innere Verspannung in der Schicht 121 erzeugt wird, um damit die erforderliche Art und Höhe einer Verformung in dem Kanalgebiet 116 hervorzurufen, wodurch die Ladungsträgerbeweglichkeit darin erhöht und damit das Durchlassstromverhalten verbessert wird. Wie zuvor erläutert ist, werden Siliziumnitrid und andere Materialien vorteilhafterweise so abgeschieden, dass diese eine hohe innere Verspannung aufweisen. Danach wird die dielektrische Schicht 122 durch eine geeignete Abscheidetechnik hergestellt, woran sich möglicherweise ein Einebnungsschritt anschließt, um verbesserte Oberflächeneigenschaften für einen nachfolgenden Lithographie- und Strukturierungssequenz zu bieten, um damit entsprechende Öffnungen in dem Zwischenschichtdielektrikumsmaterial 120 zu bilden. Anschließend werden die jeweiligen Öffnungen mit einem geeigneten Material, etwa Wolfram, gefüllt, wobei ein geeignetes Barrierenmaterial vorgesehen werden kann, wie dies zuvor erläutert ist.
  • Während des Betriebs des Transistors 110 ist dessen Leistungsverhalten durch die Eigenschaften des leitenden Wegs bestimmt, der durch den Kontakt 121 über das Silizidgebiet 117 in das Sourcegebiet 111, das Kanalgebiet 116, das Draingebiet 112 und das Metallsilizidgebiet 117 und das zweite Kontaktelement 122 zur Verbindung zu einer entsprechenden Metallleitung in einer Metallisierungsschicht definiert ist, die über dem Zwischenschichtdielektrikumsmaterial 120 ausgebildet ist. Beispielsweise können durch Erzeugen einer entsprechenden Verformung in dem Kanalgebiet 116 und eine Verbesserung der Dotierstoffprofile in den Drain- und Sourcegebieten 112, 111 verbesserte Schalteigenschaften und ein höheres Durchlassstromvermögen erreicht werden. Um einen gewünschten geringen Kontaktwiderstand beizubehalten, werden typischerweise mehrere entsprechende Kontaktelemente 131, die mit dem Sourcegebiet 111 verbunden sind, und mehrere Kontaktelemente 132, die mit dem Draingebiet 112 verbunden sind, vorgesehen. Andererseits haben die Kontaktelemente 131, 132 einen deutlichen Einfluss auf den gesamten Verspannungsübertragungsmechanismus in das Kanalgebiet 116, da das stark verspannte Material der Ätzstoppschicht 121 in diesen Bereichen entfernt ist, die damit nicht zu der gewünschten Verbesserung des Durchlassstromverhaltens beitragen. Des weiteren ist die Abschirmkapazität in Bezug auf die Gateelektrode 114, die durch die Kontakte 131 und 132 hervorgerufen wird, ggf. auch nachteilig für das Gesamttransistorleistungsverhalten. Somit ist aus Sicht eines geringeren Kontaktwiderstands eine große Anzahl entsprechender Kontaktelemente 131, 132 mit moderat großen lateralen Sollabmessungen wünschenswert, während im Hinblick auf die Verformungseigenschaften und in Bezug auf die Abschirmkapazität gegenüber der Gateelektrode 114 eine geringere Anzahl und/oder Größe der Kontaktelemente 131, 132 wünschenswert ist. Folglich stellt der Entwurf der Kontaktelemente 121, 122 einen Kompromiss zwischen diesen Erfordernissen dar.
  • 1b zeigt schematisch eine Draufsicht des Halbleiterbauelements 100, wobei die jeweiligen Kontaktelemente 131 an der Sourceseite und die entsprechenden Kontaktelemente 132 an der Drainseite mit einer speziellen Gestaltungsweise vorgesehen sind, die durch die laterale Abmessung der Kontaktelemente, die als L angegeben ist, und auch durch einen jeweiligen Abstand, der als D angegeben ist, definiert ist, wobei diese Abmessungen L, D als Entwurfsabmessungen zu verstehen sind, d. h. als Sollwerte, die entsprechend den Prozessschwankungen in tatsächlichen Bauelementen leicht variieren können. Die jeweilige laterale Abmessung L und der laterale Abstand D sind typischerweise gleich für alle Schaltungselemente in dem Halbleiterbauelement 100. Somit kann ein entsprechender Zugewinn im Transistorleistungsverhalten, der durch die Skalierung des Bauelements und durch moderne verformungsinduzierende Mechanismen erhalten wird, deutlich von der Kontaktstruktur abhängen und kann zu einem Leistungszugewinn führen, der kleiner als erwartet ist, auf Grund der zuvor erläuterten nachteiligen Einflüsse auf spezielle Transistoreigenschaften.
  • Daher betrifft die vorliegende Offenbarung Bauelemente, die einige oder alle der zuvor genannten Probleme lösen oder zumindest verringern.
  • Überblick über die Erfindung
  • Im Allgemeinen betrifft der hierin offenbarte Gegenstand Bauelemente, wobei die Gestaltungsweise von Kontaktstrukturen in Halbleiterbauelementen lokal variiert wird, um damit lokal speziell gestaltete Bauteileigenschaften zu erhalten. Auf diese Weise wird die gegenseitige Wechselwirkung zwischen der Kontaktstruktur und dem jeweiligen Schaltungselement in einer sehr lokalen Weise angepasst, beispielweise innerhalb eines einzelnen Transistorelements, um damit in geeigneter Weise den Vorteil eines geringen ohmschen Kontakts im Hinblick auf eine negative Beeinflussung anderer Transistoreigenschaften, etwa den verformungsinduzierenden Mechanismus, die Erzeugung einer hohen Abschirmkapazität, und dergleichen, abzuwägen. Beispielsweise kann in einigen Fällen die Verspannungsrelaxation, die durch die Kontaktelemente in Bezug auf ein verspanntes dielektrisches Material in dem Zwichenschichtdielektrikumsmaterial hervorgerufen wird, für p-Kanaltransistoren schwerwiegender sein, da typischerweise die kompressiven Verspannungswerte, die durch aktuell verfügbare Abscheidetechniken erhalten werden, deutlich höher sind im Vergleich zu entsprechenden Werten der Zugverspannung. Andererseits ist der Gesamtkontaktwiderstand für den p-Kanaltransistor weniger kritisch, da dessen innerer Widerstand, der durch die Ladungsträgerbeweglichkeit definiert ist, höher ist im Vergleich zu einem n-Kanaltransistor. Folglich beeinflusst eine Zunahme des Kontaktwiderstands den Gesamtreihenwiderstand nicht notwendigerweise, da der wesentliche Faktor der Widerstand der stark dotierten Halbleitergebiete des p-Kanaltransistors ist, während gleichzeitig eine größere Verformung in dem entsprechenden Kanalgebiet hervorgerufen werden kann. In anderen Fällen zeigt es sich, dass ein Spannungsabfall auf Grund des erhöhten Kontaktwiderstands das gesamte Transistorverhalten stärker auf der Sourceseite im Vergleich zur Drainseite beeinflussen kann. Andererseits kann eine kapazitive Kopplung und damit die Abschirmkapazität zwischen den Drainkontakten und der Gateelektrode einen stärkeren Einfluss auf das Gesamtschaltverhalten aufweisen, da die Drainseite typischerweise der Schaltknoten des Transistors ist. Somit kann das Vorsehen eines reduzierten Kontaktwiderstands auf der Drainseite, um damit die Abschirmkapazität zu reduzieren, durch einen Zuwachs an Schaltleistungsverhalten kompensiert oder überkompensiert werden, wobei der geringere Kontaktwiderstand auf der Sourceseite zu einem verbesserten Transistorleistungsverhalten führt, ohne dass das Schaltverhalten unerwünschterweise beeinflusst wird. Somit kann für ansonsten identische Entwurfsregeln und Prozessverfahren ein verbessertes Transistorverhalten erreicht werden, indem die Eigenschaften der entsprechenden Kontaktstrukturen lokal variiert werden, wenn lokal variierende Einflüsse auf das Betriebsverhalten des Transistors beim Gestalten der Kontaktstruktur berücksichtigt werden.
  • Es wird ein Halbleiterbauelement bereitgestellt, das umfasst:
    • einen ersten Transistor mit einem Draingebiet und einem Sourcegebiet;
    • mehrere Drainkontakten, die mit dem Draingebiet in Verbindung stehen, wobei jeder der mehreren Drainkontaktee ine erste laterale Sollabmessung aufweist; und
    • mehrere Sourcekontakten, die mit dem Sourcegebiet in Verbindung stehen, wobei jeder der mehreren Sourcekontakte eine zweite laterale Sollabmessung aufweist und wobei sich die erste laterale Sollabmessung von der zweiten lateralen Sollabmessung unterscheidet und wobei die Anzahl an Drainkontakten kleiner als die Anzahl an Sourcekontakten ist; und
    • ein Zwischenschichtdielektrikumsmaterial, das den ersten Transistor und die mehreren Drainkontakte und die mehreren Sourcekontakte umgibt, wobei das Zwischenschichtdielektrikumsmaterial eine innere Verspannung aufweist, um eine spezielle Verformung in einem Kanalgebiet des ersten Transistors hervorzurufen.
  • Figurenliste
  • Weitere Ausführungsformen der vorliegenden Offenbarung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
    • 1a schematisch eine Querschnittsansicht eines Halbleiterbauelements mit einem Transistor und einer Kontaktstruktur zeigt, die gemäß konventionellen Techniken hergestellt sind;
    • 1b schematisch eine Draufsicht des konventionellen Halbleiterbauelements zeigt;
    • 2a schematisch eine Draufsicht eines Transistors mit unterschiedlich dimensionierten Kontaktelementen auf der Drainseite und der Sourceseite gemäß einem Beispiel zeigt, das nicht Bestandteil der Erfindung ist;
    • 2b schematisch eine Querschnittsansicht des Bauelements aus 2a darstellt;
    • 2c und 2d schematisch Draufsichten weiterer Transistorelemente zeigen, die eine asymmetrische Konfiguration in Bezug auf die Kontaktstruktur auf der Drainseite und der Sourceseite besitzen, wobei in der in 2d gezeigten Ausführungsform sowohl die Anzahl als auch die laterale Größe der Kontaktelemente variiert ist;
    • 2e schematisch eine Draufsicht eines Halbleiterbauelements zeigt, das unterschiedliche Bauteilgebiete aufweist, etwa unterschiedliche Transistoren der Kontaktstruktur, die auf Grundlage unterschiedlicher Gestaltungsarten bzw. Layouts hergestellt ist;
    • 2f schematisch eine Querschnittsansicht des Halbleiterbauelements aus 2e zeigt; und
    • 2g und 2h schematisch Draufsichten von Halbleiterbauelementen zeigen, die unterschiedliche Transistoren mit entsprechend unterschiedlich gestalteten Kontaktstrukturen gemäß enthalten. 2 d zeigt eine Ausführungsform der vorliegenden Erfindung.
  • Detaillierte Beschreibung
  • Im Allgemeinen betrifft der hierin offenbarte Gegenstand Bauelemente mit verbessertem Transistorleistungsverhalten, wobei lokal die Eigenschaften einer Kontaktstruktur so variiert werden, dass lokale und bauteilspezifische Wechselwirkungen zwischen der Kontaktstruktur und dem Transistorbauelement berücksichtigt werden. Es wurde erkannt, dass die Wechselwirkung entsprechender Kontakte mit Transistoreigenschaften für unterschiedliche Transistorarten unterschiedlich sein kann und auch innerhalb einzelner Transistoren unterschiedlich sein kann, wodurch die Möglichkeit geschaffen wird, die Eigenschaften der jeweiligen Kontaktstruktur in lokaler Weise anzupassen, d. h. die laterale Größe und den Abstand zwischen den Kontakten in geeigneter Weise einzustellen, um damit einen negativen Einfluss der Kontaktstruktur zu reduzieren. Eine entsprechende lokale Anpassung der Eigenschaften der Kontaktstruktur kann auf der Grundlage lokal unterschiedlicher Prozessbedingungen erreicht werden, die beispielsweise durch das entsprechende Manipulieren von Lithographiemasken, Ätzprozessen und dergleichen hervorgerufen werden. In anderen Fällen wird die Gestaltung der entsprechenden Kontaktstruktur lokal variiert, indem beispielsweise die „Kontaktdichte“ in geeigneter Weise angepasst wird, d. h. es werden die Anzahl der Kontaktelemente entlang der Transistorbreitenrichtung verringert, wodurch auch die effektive Menge des Kontaktmaterials, das in der entsprechenden Transistorseite vorhanden ist, verringert wird.
  • Es sollte beachtet werden, dass die hierin offenbarten Prinzipien sehr vorteilhaft in Verbindung mit modernen Halbleiterbauelementen sind, die stark größenreduzierte Transistorelemente aufweisen, da hier der Leistungszugewinn, der durch andere äußerst komplexe Mechanismen erreicht wird, etwa Verspannungsübertragungsmechanismen, weniger groß ist als erwartet, wenn konventionelle Kontaktschemata eingesetzt werden. Ferner kann das entsprechende asymmetrische Verhalten der Transistoreigenschaften für stark größenreduzierte Bauelemente stärker ausgeprägt sein, so dass eine entsprechende Anpassung eine deutlich verbessernde Wirkung im Vergleich zu weniger kritischen Halbleiterbauelementen ausüben kann. Da entsprechende Modifizierungen des Kontaktschemas in effizienter Weise in viele konventionelle Prozessstrategien ohne wesentliche Anpassungen eingerichtet werden können, kann jedoch eine entsprechende Zunahme des Leistungsverhaltens auch für Halbleiterbauelemente und Transistoren mit weniger kritischen Abmessungen von ungefähr 100 nm und mehr erreicht werden. Sofern somit diese in den angefügten Patentansprüchen oder der Beschreibung nicht explizit dargestellt ist, sollte der hierin offenbarte Gegenstand nicht auf spezielle Bauteilabmessungen und einem entsprechenden Technologiestand eingeschränkt erachtet werden.
  • Mit Bezug zu den 2a bis 2h werden nunmehr weitere anschauliche Ausführungsformen der vorliegenden Erfindung und vergleichende Beispiele detaillierter beschrieben.
  • 2a zeigt schematisch eine Draufsicht eines Halbleiterbauelements 200 mit einem Transistor 210, der eine Kontaktstruktur 230 aufweist, in der mehrere Sourcekontaktelemente 231 und Drainkontaktelemente 232 enthalten sind. Die jeweiligen Kontaktelemente 231, 232 können in einer im Wesentlichen geraden Linie entlang der Transistorbreitenrichtung, die als W angegeben ist, angeordnet sein, wobei die jeweiligen Kontakte 231 und 232 durch eine Gateelektrode 214 des Transistors 210 getrennt sind. Es sollte beachtet werden, dass die Gateelektrode 214 sowie der gesamte Transistor 210 von einem entsprechenden Zwischenschichtdielektrikumsmaterial eingeschlossen sein können, wie dies nachfolgend beschrieben wird, wenn auf die Querschnittsansicht in 2b verwiesen wird. In dem gezeigten Beispiel, das nicht Bestandteil der Erfindung ist, besitzt die Kontaktstruktur 230 eine Asymmetrie in ihrer Gestaltungsweise, um damit das Leistungsverhalten des Transistors 210 zu verbessern. Wie zuvor erläutert ist, kann ein Spannungsabfall außerhalb des eigentlichen Transistors 210 auf der Sourceseite des Transistors 210 zu einer Verringerung des Durchlassstromvermögens des Bauelements 210 in einem höheren Maße führen im Vergleich zu einem ähnlichen Spannungsabfall auf der Drainseite, so dass die Menge an leitendem Material der Kontakte 231 moderat hoch gewählt wird, wie dies mit entsprechenden Entwurfsregeln und Prozesserfordernissen kompatibel ist. D. h., eine entsprechende laterale Abmessung, beispielsweise der Durchmesser der jeweiligen Kontaktöffnungen 231 an einer spezifizierten Höhenposition, wenn im Wesentlichen ringförmige Kontakte betrachtet werden, wird so festgelegt, dass ein gewünschter geringer Kontaktwiderstand erhalten wird. In anderen Fällen kann eine andere repräsentative laterale Abmessung verwendet werden, abhängig von der tatsächlichen Querschnittsform der Kontaktelemente 231, 232. Ferner kann der laterale Abstand zwischen zwei benachbarten Kontakten der Struktur 230 auch gewählt werden, um damit die gewünschten Gesamtwiderstandseigenschaften zu erreichen. D. h., der laterale Abstand D repräsentiert im Wesentlichen die Anzahl der Kontaktelemente pro Einheitslänge in der Transistorbreitenrichtung. In der gezeigten Ausführungsform ist der entsprechende laterale Abstand D und damit die entsprechende Anzahl der Kontakte pro Einheitslänge oder die „Kontaktdichte“ auf der Drainseite und er Sourceseite identisch, d. h. die Anzahl der Sourcekontakte 231 ist gleich zu der Anzahl der Drainkontakte 232, wohingegen die laterale Abmessung verringert ist, wie dies durch l angegeben ist, um damit die Abschirmkapazität in Bezug auf die Gateelektrode 214 auf der Drainseite zu verringern, die einen Einfluss auf das sich ergebende Schaltverhalten ausüben kann, wie dies zuvor erläutert ist. Folglich wird für ansonsten identische Transistoreigenschaften des Transistors 210 im Vergleich zu einem konventionellen Transistor mit dem gleichen Kontaktlayout auf der Drainseite und der Sourceseite, wie dies in den 1a und 1b gezeigt ist, ein verbessertes Transistorleistungsverhalten erreicht. Z. B. kann die laterale Abmessung L der Kontaktelemente 231 im Vergleich zu einer konventionellen Gestaltungsweise für den gleichen Technologiestandard größer sein, wenn dies mit dem Technologiestandards, die angewendet werden, kompatibel ist, während die laterale Größe I der Kontakte 232 innerhalb der Grenze verringert sein kann, die durch die bei der Herstellung der Kontaktstruktur 230 beteiligten Prozesstechniken vorgegeben sind.
  • 2b zeigt schematisch eine Querschnittsansicht des Bauelements 200 entlang der Linie llb-llb aus 2a. Wie gezeigt, umfasst das Bauelement 200 ein Substrat 201, über dem eine Halbleiterschicht 202 ausgebildet ist. Das Substrat 201 repräsentiert ein beliebiges geeignetes Trägermaterial, um darauf die Halbleiterschicht 202 zu bilden, die eine siliziumbasierte Halbleiterschicht oder ein anderes geeignetes Material sein kann, das zur Herstellung des Transistors 310 darauf und darin geeignet ist. In einigen Beispielen bilden das Substrat 201 und die Halbleiterschicht 202 eine SOI- (Silizium-auf-Isolator-) Konfiguration, wobei die Halbleiterschicht 202 auf einem entsprechenden vergrabenen dielektrischen Material (nicht gezeigt), etwa einer Siliziumdioxidschicht, und dergleichen gebildet ist. Des weiteren umfasst der Transistor 210 eine Gateelektrode 214, die auf einer Gateisolationsschicht 215 gebildet ist, die die Gatelektrode 214 von einem Kanalgebiet 216 trennt. Ferner sind ein Sourcegebiet 211 und ein Draingebiet 212 vorgesehen und sind mit dem entsprechenden Kontaktelementen 231, 232 entsprechend mit Metallsilizidgebieten 217 in Kontakt. Des weiteren ist eine Abstandshalterstruktur 213 vorgesehen. Ein Zwischenschichtdielektrikumsmaterial 220, das zwei oder mehr unterschiedliche Materialien oder Teilschichten, etwa eine Ätzstoppschicht 221 und eine dielektrische Schicht 222, aufweisen kann, ist so gebildet, dass der Transistor 210 umschlossen und passiviert wird. In Bezug auf die bislang beschriebenen Komponenten gelten die gleichen Kriterien, wie sie zuvor mit Bezug zu dem Bauelement 100 beschrieben sind, mit Ausnahme der Asymmetrie in Bezug auf die Kontakte 231, 232 im Vergleich zu einem konventionellen Bauelement, das Kontaktelemente aufweist, die im Wesentlichen identisch dimensioniert und in gleicher Weise beabstandet sind.
  • Des weiteren kann das Bauelement 200 auf der Grundlage von im Wesentlichen den gleichen Prozesstechniken hergestellt werden, wobei im Gegensatz zur konventionellen Prozessstrategie nach dem Bilden des Zwischenschichtdielektrikumsmaterials 220 die nachfolgende Strukturierungssequenz modifiziert wird, um die gewünschte asymmetrische Konfiguration der Kontaktstruktur 230 zu erhalten. Beispielsweise wird eine entsprechende Lithographiemaske vorgesehen, um damit die unterschiedlichen Sollwerte für die laterale Abmessung und/oder den Abstand zwischen den Kontakten 231 und 232 zu erhalten. Es sollte beachtet werden, dass eine entsprechende laterale Sollabmessung für die Kontakte 231, 232 als mindestens eine repräsentative laterale Abmessung an einer spezifizierten Position, beispielsweise an der Unterseite der Kontakte 231, 232 oder an deren Oberseite zu verstehen ist, wobei eine gewisse Abweichung unbeabsichtigter Weise auf Grund von entsprechenden Prozessschwankungen und dergleichen auftreten kann. Es sollte beachtet werden, dass während des Strukturierens der entsprechenden Öffnungen für die Kontakte 231, 232 die Ätzstoppschicht 221 ausreichende Prozesssicherheitsgrenzen bietet, um damit eine zuverlässige Steuerung der entsprechenden Strukturierungssequenz zu ermögliche. Beispielsweise können auf Grund des unterschiedlichen Aspektverhältnisses der jeweiligen Öffnungen für die Elemente 231, 232 lokal unterschiedliche Ätzraten auftreten, was jedoch durch die Ätzstoppschicht 221 kompensiert wird. Somit wird ein hohes Maß an Prozesskompatibilität in Bezug auf die konventionelle Strategie erreicht, wie sie zuvor mit Bezug zu dem Bauelement 100 beschrieben ist, wobei dennoch ein verbessertes Leistungsverhalten durch Reduzieren der Abschirmkapazität an der Drainseite und nach der Verringerung des Kontaktwiderstands auf der Sourceseite erreicht wird. Es sollte beachtet werden, dass die Asymmetrie der Kontaktstruktur in Bezug auf die Kontakte 231 und 232 auch erreicht werden kann, indem lediglich eine der lateralen Sollabmessungen in Bezug auf die konventionelle Gestaltung eines Transistors der gleichen Technologie modifiziert wird. Wenn z. B. eine weitere Verringerung der lateralen Abmessungen L nicht mit der Gesamtprozessstrategie kompatibel ist, kann die Abmessung auf der Sourceseite erhöht werden, wobei in diesem Falle eine Zunahme dieser Abmessung weniger kritisch ist.
  • 2c zeigt schematisch das Halbleiterbauelement 200 gemäß einem weiteren Beispiel, das nicht Bestandteil der Erfindung ist. In diesem Falle ist die entsprechende Menge von Kontaktmaterial auf der Drainseite verringert, um damit die Abschirmkapazität zu reduzieren, indem die entsprechende Kontaktdichte für eine vorgegebene laterale Sollabmessung der Kontakte 231, 232 modifiziert wird. D. h., die laterale Abmessung L kann im Wesentlichen identisch sein für jeden der Kontakte 231, 232, wohingegen der Abstand zwischen benachbarten Kontakten 232 erhöht ist, um damit die Anzahl an Kontaktelementen zu verringern, die auf der Drainseite des Transistors 210 vorgesehen sind. In diesem Falle können die entsprechenden Prozessbedingungen während des Strukturierens der Kontaktstruktur 230 im Wesentlichen identisch für die Kontakte 231 und 232 sein, wodurch ein hohes Maß an Prozessgleichmäßigkeit geschaffen wird, wobei dennoch die Abschirmkapazität deutlich reduziert wird und wobei ein gewünschter geringer Widerstand auf der Sourceseite beibehalten wird, wie dies zuvor erläutert ist. Es sollte beachtet werden, dass die laterale Sollabmessung L entsprechend der jeweiligen Technologie gewählt werden kann, die beim Strukturieren beteiligt ist, um damit in einigen Beispielen die maximale Leitfähigkeit auf der Sourceseite bereitzustellen, die mit den Bauteilerfordernissen und den technologischen Möglichkeiten kompatibel ist.
  • 2d zeigt schematisch das Bauelemente 200 gemäß einer weiteren anschaulichen Ausführungsform. Wie gezeigt, umfasst die Kontaktstruktur 230 die Kontaktelemente 231 auf der Sourceseite mit einer geeigneten lateralen Sollabmessung L und einen entsprechenden lateralen Sollabstand D, um damit einen gewünschten geringen Kontaktwiderstand in Verbindung mit geeigneten Strukturierungsbedingungen zu erreichen. Die Kontaktelemente 232 unterscheiden sich in diesem Falle in ihrer lateralen Sollabmessung l und in ihren lateralen Sollabstand d. Wenn beispielsweise eine deutliche Verringerung der lateralen Abmessungen L auf der Sourceseite nicht kompatibel mit entsprechenden Entwurfs- und Prozesstechniken ist, um damit die jeweiligen modifizierte laterale Abmessung l der Kontakte 232 auf der Drainseite zu erhalten, kann eine entsprechende moderate Verringerung ausgeführt werden und zusätzlich kann der entsprechende laterale Abstand in Bezug auf den Abstand D in dem jeweiligen Layout der Kontaktstruktur 230 vergrößert werden, um damit den gewünschten größeren Abstand d zu erhalten. Somit können entsprechende „sanfte“ Anpassungen in Bezug auf den lateralen Abstand und die laterale Abmessung durchgeführt werden, wobei dennoch für eine gewünschte deutliche Verringerung der entsprechenden Abstandskapazität und/oder des Spannungsabfalls auf der Sourceseite gesorgt wird.
  • 2e zeigt schematisch eine Draufsicht des Halbleiterbauelements 200 gemäß einem Beispiel, das nicht Bestandteil der Erfindung ist. In diesem Falle wird die lokale Variierung des Layouts entsprechender Kontaktstrukturen alternativ oder zusätzlich zum Modifizieren der Gestaltung der Kontaktstruktur innerhalb eines einzelnen Transistorelements auf größere Bauteilbereiche, etwa unterschiedliche Transistoren 210a, 210b angewendet. Beispielsweise repräsentiert der Transistor 210a, der im Prinzip die gleiche Konfiguration aufweisen kann, wie sie in den 1a, 1b, 2a und 2b gezeigt ist, einen Transistor einer speziellen Leitfähigkeitsart, etwa einen n-Kanaltransistor, oder er repräsentiert einen Transistor mit einer anderen Konfiguration im Vergleich zu dem Transistor 210b, der einen p-Kanaltransistor und dergleichen repräsentieren kann. In dem gezeigten Beispiel unterscheiden sich die jeweiligen Kontaktstrukturen 230a, 230b voneinander hinsichtlich der lateralen Abmessung der jeweiligen Kontaktelemente, um damit die Menge des Kontaktmaterials in dem zweiten Transistor 210b zu verringern, wodurch auch ein nachteiliger Einfluss im Hinblick auf die Abschirmkapazität, den Verspannungsübertragungsmechanismus, und dergleichen verringert wird.
  • 2f zeigt schematisch eine Querschnittsansicht des Bauelements 200, wie der durch die Linie llf in 2e angegeben ist. Das Bauelement umfasst ein dielektrisches Material mit einer hohen inneren Zugverspannung, das über dem ersten Transistor 210a angeordnet ist, der einen n-Kanaltransistor repräsentieren soll, wodurch dem Kanalgebiet 216 dieses Transistors eine entsprechende Zugverformung verliehen wird. Wie zuvor erläutert ist, kann das stark verspannte Material in Form einer entsprechenden Ätzstoppschicht 221a vorgesehen werden, möglicherweise in Verbindung mit zusätzlichem Material mit einer Zugverspannung, das in der dielektrischen Schicht 222 vorgesehen ist. In ähnlicher Weise kann der zweite Transistor 210b, der einen p-Kanaltransistor repräsentiert, darüber ein dielektrisches Material mit hoher kompressiver Verspannung aufweisen, das beispielsweise in Form einer entsprechenden Ätzstoppschicht 221b bereitgestellt ist, wodurch eine entsprechende kompressive Verformung in dem Kanalgebiet 216 des zweiten Transistors 210b erzeugt wird. Wie zuvor erläutert ist, ist das intrinsische Durchlassstromverhalten eines p-Kanaltransistors im Vergleich zu einem n-Kanaltransistor auf Grund der geringeren Ladungsträgerbeweglichkeit von p-Kanaltransistoren geringer. Folglich ist der Gesamtreihenwiderstand, der durch die Kontaktstruktur 230b und den internen Komponenten des Transistors 210b bestimmt ist, d. h. den Drain- und Sourcegebieten 212, 211 und dem Kanalgebiet 216, weniger stark von dem Widerstand der Kontaktstruktur 230b abhängig, wodurch ein größerer Widerstand für die Kontaktstruktur 230b möglich ist, ohne den Gesamtreihenwiderstand wesentlich zu beeinflussen. Somit kann in diesem Falle die Abschirmkapazität effizient verringert werden, wie dies zuvor erläutert ist. Ferner kann der verformungsinduzierende Mechanismus, der z. B. durch die Ätzstoppschicht 221b vorgesehen ist, deutlich effizienter sein und kann daher einen höheren relativen Leistungszugewinn in dem Transistor 210b im Vergleich zu dem Transistor 210a auf Grund der deutlich höheren kompressiven Verspannungswerte, die durch die jeweiligen CVD-Verfahren im Vergleich zu entsprechenden Zugverspannungswerten erreicht werden, bieten, so dass eine entsprechende Verringerung der Größe und/oder der Dichte der jeweiligen Kontaktelemente 231b und/oder 232b daher eine geringere Verspannungsrelaxation in dem zweiten Transistor 210b hervorrufen. Somit kann das Gesamtleistungsverhalten des Bauelements 200 verbessert werden.
  • 2g zeigt schematisch das Bauelement 200 gemäß einem weiteren Beispiel, das nicht Bestandteil der Erfindung ist, in der eine entsprechende Asymmetrie zwischen den Kontaktstrukturen 230a, 230b erhalten wird, indem die Anzahl der Kontakte in der Struktur 230b verringert ist, d. h. der entsprechende Abstand D zwischen benachbarten Kontaktelementen in der Struktur 230b ist im Vergleich zu dem entsprechenden Abstand D in der Kontaktstruktur 230a kleiner. Somit ist die entsprechende „Kontaktdichte“ in der Struktur 230b im Vergleich zu der Struktur 230a reduziert, unabhängig von der tatsächlichen Breite der Transistoren 230a, 230b. D. h., wenn beispielsweise eine Breite des Transistors 210b größer ist auf Grund einer allgemein geringeren Durchlassstromkapazität, kann die Kontaktdichte relativ zu dem Transistor 210a reduziert werden, indem der entsprechende laterale Abstand der Kontakte darin erhöht wird, selbst wenn die Gesamtzahl der entsprechenden Kontakte gleich oder höher ist als die entsprechende Anzahl der Kontakte in der Struktur 230a.
  • 2h zeigt schematisch das Bauelement 200 gemäß eines weiteren anschaulichen Beispiels in der die Kontaktstruktur 230b sich in der lateralen Größe und dem lateralen Abstand im Vergleich zu den jeweiligen Abmessungen in der Kontaktstruktur 230a unterscheidet. Es sollte beachtet werden, dass jeder Transistor 210a, 210b auch eine entsprechende „Feinstruktur“ im Hinblick auf die Symmetrie der Kontaktelemente aufweisen kann. D. h. der Transistor 210a kann selbst eine Kontaktstruktur 230a in einer Form aufweisen, wie dies zuvor mit Bezug zu der Kontaktstruktur 230 erläutert ist, die in den 2a bis 2d gezeigt ist. In ähnlicher Weise kann die Kontaktstruktur 230b entsprechend den Prinzipien variiert sein, wie sie in Bezug auf die Kontaktstruktur 230 dargelegt sind. Somit wird ein hohes Maß an Entwurfsflexibilität durch die hierin offenbarten Prinzipien bereitgestellt, um in lokaler Weise die wechselseitige Einflussnahme zwischen jeweiligen Transistorelementen und den zugehörigen Kontaktstrukturen einzustellen. In anderen anschaulichen Ausführungsformen wird eine entsprechende Variation an der Gestaltung oder dem Layout von Kontaktstrukturen in einer globaleren Weise durchgeführt, d. h. ausgedehnte Bereiche des Halbleiterbauelements 200 erhalten eine gewisse Art an Kontaktstruktur, die beispielsweise so gestaltet ist, dass eine maximale Arbeitsgeschwindigkeit erreicht wird, während in anderen Bereichen eine erhöhte Zuverlässigkeit während der Herstellung der Kontakte erreicht wird. Beispielsweise werden in Bereichen mit einer erhöhten Packungsdichte, etwa in RAM-(Speicher mit wahlfreiem Zugriff) Bereichen die jeweiligen Kontakte mit einer reduzierten Größe vorgesehen, um damit unerwünschte Kurzschlüsse zwischen benachbarten Transistorelementen zu vermeiden, wohingegen in anderen Bereichen, etwa in Logikblöcken, entsprechende Anpassungen so ausgeführt werden, um eine erhöhte Arbeitsgeschwindigkeit zu erhalten.
  • Es gilt also: Die vorliegende Offenbarung ermöglicht ein verbessertes Bauteilverhalten durch lokales Anpassen der Eigenschaften einer Kontaktstruktur in Bezug auf die jeweiligen Transistoreigenschaften, wobei das jeweilige Layout, d. h. die entsprechenden lateralen Sollabmessungen und Sollabstände so angepasst werden, dass ein negativer Einfluss, der durch jeweilige Kontaktelemente hervorgerufen wird, reduziert wird, wobei der Gesamtwiderstand in dem leitenden Weg, der durch den Transistor und die Kontaktstruktur definiert ist, nicht unnötig erhöht wird. Somit können selbst innerhalb einzelner Transistorelemente unterschiedlich dimensionierte Kontaktelemente und/oder Kontaktelemente mit einer unterschiedlichen Dichte vorgesehen werden, um damit einen Gesamtleistungszuwachs zu erhalten. Das Prinzip der lokalen Anpassung des Layouts der Kontaktstruktur kann auch auf unterschiedliche Transistoren angewendet werden, die zusätzlich individuell mit entsprechend angepassten Kontaktstrukturen versehen sein können, wodurch die Entwurfsflexibilität verbessert und auch ein deutlicher Leistungszuwachs erreicht wird.

Claims (5)

  1. Halbleiterbauelement (200) mit: einem ersten Transistor (210, 210A) mit einem Draingebiet und einem Sourcegebiet; mehreren Drainkontakten (232), die mit dem Draingebiet in Verbindung stehen, wobei jeder der mehreren Drainkontakte (232) eine erste laterale Sollabmessung (l) aufweist; und mehreren Sourcekontakten (231), die mit dem Sourcegebiet in Verbindung stehen, wobei jeder der mehreren Sourcekontakte (231) eine zweite laterale Sollabmessung (L) aufweist und wobei sich die erste laterale Sollabmessung (l) von der zweiten lateralen Sollabmessung (L) unterscheidet und wobei die Anzahl an Drainkontakten (232) kleiner als die Anzahl an Sourcekontakten (231) ist; und einem Zwischenschichtdielektrikumsmaterial (220), das den ersten Transistor (210, 210A) und die mehreren Drainkontakte (232) und die mehreren Sourcekontakte (231) umgibt, wobei das Zwischenschichtdielektrikumsmaterial (220) eine innere Verspannung aufweist, um eine spezielle Verformung in einem Kanalgebiet des ersten Transistors (210, 210A) hervorzurufen.
  2. Halbleiterbauelement (200) nach Anspruch 1, wobei die erste laterale Sollabmessung (l) kleiner ist als die zweite laterale Sollabmessung (L).
  3. Halbleiterbauelement (200) nach einem der Ansprüche 1 und 2, wobei die spezielle Verformung eine Zugverformung oder eine kompressive Verformung ist, die entlang einer Kanallängsrichtung orientiert ist.
  4. Halbleiterbauelement (200) nach einem der Ansprüche 1 und 2, das ferner umfasst: einen zweiten Transistor (210B) mit einem Draingebiet und einem Sourcegebiet; mehreren Drainkontakten, die mit dem Draingebiet verbunden sind; mehreren Sourcekontakten, die mit dem Sourcegebiet in Verbindung stehen, wobei die Drain- und Sourcekontakte des zweiten Transistors (210B) eine laterale Sollabmessung aufweisen, die kleiner ist als die größere der ersten und der zweiten lateralen Sollabmessung (l, L).
  5. Halbleiterbauelement (200) nach Anspruch 4, wobei der zweite Transistor (210B) ein p-Kanaltransistor ist.
DE102007020258.1A 2007-04-30 2007-04-30 Technik zur Verbesserung des Transistorleitungsverhaltens durch eine transistorspezifische Kontaktgestaltung Active DE102007020258B4 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
DE102007020258.1A DE102007020258B4 (de) 2007-04-30 2007-04-30 Technik zur Verbesserung des Transistorleitungsverhaltens durch eine transistorspezifische Kontaktgestaltung
US11/964,494 US7964970B2 (en) 2007-04-30 2007-12-26 Technique for enhancing transistor performance by transistor specific contact design
CN200880013012.0A CN101730939B (zh) 2007-04-30 2008-04-17 以晶体管特定的接触设计来增强晶体管性能的技术
PCT/US2008/004958 WO2008133832A1 (en) 2007-04-30 2008-04-17 A technique for enhancing transistor performance by transistor specific contact design
JP2010506216A JP2010526437A (ja) 2007-04-30 2008-04-17 トランジスタ固有のコンタクト設計によってトランジスタの性能を向上させるための手法
KR1020097023007A KR101380880B1 (ko) 2007-04-30 2008-04-17 트랜지스터별 특정 컨택 설계에 의해 트랜지스터 성능을 강화하는 반도체 디바이스
TW097114769A TWI443828B (zh) 2007-04-30 2008-04-23 以電晶體比接觸設計來增強電晶體效能之技術
GB0918041A GB2461209A (en) 2007-04-30 2009-10-15 A technique for enhancing transistor performance by transistor specific contact design
US13/107,515 US8541885B2 (en) 2007-04-30 2011-05-13 Technique for enhancing transistor performance by transistor specific contact design

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007020258.1A DE102007020258B4 (de) 2007-04-30 2007-04-30 Technik zur Verbesserung des Transistorleitungsverhaltens durch eine transistorspezifische Kontaktgestaltung

Publications (2)

Publication Number Publication Date
DE102007020258A1 DE102007020258A1 (de) 2008-11-06
DE102007020258B4 true DE102007020258B4 (de) 2018-06-28

Family

ID=39809495

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007020258.1A Active DE102007020258B4 (de) 2007-04-30 2007-04-30 Technik zur Verbesserung des Transistorleitungsverhaltens durch eine transistorspezifische Kontaktgestaltung

Country Status (8)

Country Link
US (2) US7964970B2 (de)
JP (1) JP2010526437A (de)
KR (1) KR101380880B1 (de)
CN (1) CN101730939B (de)
DE (1) DE102007020258B4 (de)
GB (1) GB2461209A (de)
TW (1) TWI443828B (de)
WO (1) WO2008133832A1 (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5148932B2 (ja) * 2006-06-30 2013-02-20 株式会社半導体エネルギー研究所 半導体装置
US7968952B2 (en) * 2006-12-29 2011-06-28 Intel Corporation Stressed barrier plug slot contact structure for transistor performance enhancement
JP2008218564A (ja) * 2007-03-01 2008-09-18 Matsushita Electric Ind Co Ltd 半導体装置
DE102009031111B4 (de) * 2009-06-30 2011-04-28 Globalfoundries Dresden Module One Llc & Co. Kg Kontaktoptimierung zur Verbesserung der Verspannungsübertragung in dicht liegenden Transistoren
CN102299096B (zh) * 2010-06-22 2017-08-01 中国科学院微电子研究所 半导体器件的接触的制造方法及具有该接触的半导体器件
US8487376B2 (en) * 2010-08-18 2013-07-16 Intel Corporation High-voltage transistor architectures, processes of forming same, and systems containing same
JP2012059945A (ja) * 2010-09-09 2012-03-22 Toshiba Corp 半導体装置およびその製造方法
US8518811B2 (en) 2011-04-08 2013-08-27 Infineon Technologies Ag Schottky diodes having metal gate electrodes and methods of formation thereof
US20130240997A1 (en) * 2012-03-19 2013-09-19 International Business Machines Corporation Contact bars for modifying stress in semiconductor device and related method
US8981481B2 (en) 2012-06-28 2015-03-17 Intel Corporation High voltage three-dimensional devices having dielectric liners
JP5923046B2 (ja) * 2013-01-11 2016-05-24 株式会社東芝 半導体装置の製造方法
EP3340284A4 (de) * 2015-08-21 2019-03-20 Hitachi Automotive Systems, Ltd. Halbleiterbauelement, integrierte halbleiterschaltung und laststeuerungsvorrichtung
US9449986B1 (en) 2015-10-13 2016-09-20 Samsung Electronics Co., Ltd. 3-dimensional memory device having peripheral circuit devices having source/drain contacts with different spacings
KR102450572B1 (ko) * 2015-10-13 2022-10-11 삼성전자주식회사 메모리 장치
KR102620597B1 (ko) 2016-09-23 2024-01-03 삼성전자주식회사 반도체 장치
US10522423B2 (en) 2017-08-30 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for fin-like field effect transistor
US10347720B2 (en) 2017-10-30 2019-07-09 Taiwan Semiconductor Manufacturing Co., Ltd. Doping for semiconductor device with conductive feature
GB2570318B (en) 2018-01-19 2022-03-09 X Fab Semiconductor Foundries Gmbh Ohmic contacts in semiconductor devices
US10854518B2 (en) 2018-10-30 2020-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Configuring different via sizes for bridging risk reduction and performance improvement
TWI716865B (zh) * 2019-05-06 2021-01-21 世界先進積體電路股份有限公司 半導體裝置結構
US11264274B2 (en) * 2019-09-27 2022-03-01 Tokyo Electron Limited Reverse contact and silicide process for three-dimensional logic devices
US11476207B2 (en) 2019-10-23 2022-10-18 Vanguard International Semiconductor Corporation Semiconductor device structure comprising source and drain protective circuits against electrostatic discharge (ESD)
US11328957B2 (en) * 2020-02-25 2022-05-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11489053B2 (en) 2020-04-09 2022-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
KR20210129795A (ko) 2020-04-20 2021-10-29 삼성전자주식회사 반도체 소자
KR20210130566A (ko) 2020-04-22 2021-11-01 에스케이하이닉스 주식회사 페이지 버퍼를 구비하는 반도체 메모리 장치
US20220310445A1 (en) * 2021-03-26 2022-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor Gate Contacts and Methods of Forming the Same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172169A (ja) 1995-12-19 1997-06-30 Nec Corp 半導体装置
DE4037876C2 (de) 1989-11-28 1998-12-17 Nissan Motor Laterale DMOS-FET-Vorrichtung mit reduziertem Betriebswiderstand
US20030127697A1 (en) 2002-01-10 2003-07-10 Hiroyuki Ohta Semiconductor device
US20040075113A1 (en) 2002-10-15 2004-04-22 Yoshiaki Nakayama Semiconductor equipment
DE10350137A1 (de) 2002-10-30 2004-05-19 Denso Corp., Kariya Halbleitereinrichtung
DE102004020593A1 (de) 2004-04-27 2005-11-24 Infineon Technologies Ag Fin-Feldeffekttransistor-Anordnung und Verfahren zum Herstellen einer Fin-Feldeffektransistor-Anordnung
US20050285187A1 (en) 2004-06-24 2005-12-29 International Business Machines Corporation Strained-silicon CMOS device and method
US20060131662A1 (en) 2004-12-17 2006-06-22 Matsushita Electric Industrial Co., Ltd. Semiconductor device

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07131003A (ja) 1993-11-04 1995-05-19 Ricoh Co Ltd 半導体装置
TW320773B (en) * 1996-11-25 1997-11-21 Winbond Electronics Corp Multi-finger MOS component
JP3047850B2 (ja) * 1997-03-31 2000-06-05 日本電気株式会社 半導体装置
JP4033957B2 (ja) 1997-12-04 2008-01-16 株式会社ルネサステクノロジ 半導体装置の製造方法
US5965917A (en) * 1999-01-04 1999-10-12 Advanced Micro Devices, Inc. Structure and method of formation of body contacts in SOI MOSFETS to elimate floating body effects
JP2002050767A (ja) * 2000-08-04 2002-02-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
GB2374200A (en) 2000-12-21 2002-10-09 Europ Org For Nuclear Research Radiation tolerant MOS layout
JP2003007844A (ja) * 2001-04-09 2003-01-10 Seiko Instruments Inc 半導体装置
US6573172B1 (en) * 2002-09-16 2003-06-03 Advanced Micro Devices, Inc. Methods for improving carrier mobility of PMOS and NMOS devices
CN1230891C (zh) * 2003-03-04 2005-12-07 统宝光电股份有限公司 互补式金属氧化物半导体薄膜晶体管组件的制造方法
US7037764B2 (en) * 2004-02-26 2006-05-02 Micron Technology, Inc. Method of forming a contact in a pixel cell
US7161199B2 (en) * 2004-08-24 2007-01-09 Freescale Semiconductor, Inc. Transistor structure with stress modification and capacitive reduction feature in a width direction and method thereof
US7265399B2 (en) * 2004-10-29 2007-09-04 Cree, Inc. Asymetric layout structures for transistors and methods of fabricating the same
US7088000B2 (en) * 2004-11-10 2006-08-08 International Business Machines Corporation Method and structure to wire electronic devices
US7768014B2 (en) * 2005-01-31 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Memory device and manufacturing method thereof
US8203185B2 (en) * 2005-06-21 2012-06-19 Cree, Inc. Semiconductor devices having varying electrode widths to provide non-uniform gate pitches and related methods
KR100982712B1 (ko) * 2005-10-03 2010-09-17 후지쯔 세미컨덕터 가부시키가이샤 강유전체 메모리 장치 및 그 제조 방법, 반도체 장치의제조 방법
US7888214B2 (en) * 2005-12-13 2011-02-15 Globalfoundries Singapore Pte. Ltd. Selective stress relaxation of contact etch stop layer through layout design
US7750403B2 (en) * 2006-06-30 2010-07-06 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
JP4534164B2 (ja) * 2006-07-25 2010-09-01 エルピーダメモリ株式会社 半導体装置の製造方法
JP2008218564A (ja) * 2007-03-01 2008-09-18 Matsushita Electric Ind Co Ltd 半導体装置
US7935588B2 (en) * 2007-03-06 2011-05-03 International Business Machines Corporation Enhanced transistor performance by non-conformal stressed layers

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4037876C2 (de) 1989-11-28 1998-12-17 Nissan Motor Laterale DMOS-FET-Vorrichtung mit reduziertem Betriebswiderstand
JPH09172169A (ja) 1995-12-19 1997-06-30 Nec Corp 半導体装置
US20030127697A1 (en) 2002-01-10 2003-07-10 Hiroyuki Ohta Semiconductor device
US20040075113A1 (en) 2002-10-15 2004-04-22 Yoshiaki Nakayama Semiconductor equipment
DE10350137A1 (de) 2002-10-30 2004-05-19 Denso Corp., Kariya Halbleitereinrichtung
DE102004020593A1 (de) 2004-04-27 2005-11-24 Infineon Technologies Ag Fin-Feldeffekttransistor-Anordnung und Verfahren zum Herstellen einer Fin-Feldeffektransistor-Anordnung
US20050285187A1 (en) 2004-06-24 2005-12-29 International Business Machines Corporation Strained-silicon CMOS device and method
US20060131662A1 (en) 2004-12-17 2006-06-22 Matsushita Electric Industrial Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
KR20100051588A (ko) 2010-05-17
GB0918041D0 (en) 2009-12-02
CN101730939B (zh) 2012-09-26
US8541885B2 (en) 2013-09-24
JP2010526437A (ja) 2010-07-29
US20110215415A1 (en) 2011-09-08
US20080265330A1 (en) 2008-10-30
CN101730939A (zh) 2010-06-09
GB2461209A (en) 2009-12-30
DE102007020258A1 (de) 2008-11-06
TW200849596A (en) 2008-12-16
US7964970B2 (en) 2011-06-21
WO2008133832A1 (en) 2008-11-06
TWI443828B (zh) 2014-07-01
KR101380880B1 (ko) 2014-04-02

Similar Documents

Publication Publication Date Title
DE102007020258B4 (de) Technik zur Verbesserung des Transistorleitungsverhaltens durch eine transistorspezifische Kontaktgestaltung
DE102017119616B4 (de) Abstandshalter für Nanodraht-basierte integrierte Schaltungsvorrichtung und Herstellungsverfahren
DE112006001169B4 (de) Verfahren zur Herstellung eines SOI-Bauelements
DE102007046849B4 (de) Verfahren zur Herstellung von Gateelektrodenstrukturen mit großem ε nach der Transistorherstellung
DE102008011814B4 (de) CMOS-Bauelement mit vergrabener isolierender Schicht und verformten Kanalgebieten sowie Verfahren zum Herstellen derselben
DE102011088638B3 (de) Herstellverfahren für ein Hochvoltbauelement und Hochvoltbauelement
DE102007041207B4 (de) CMOS-Bauelement mit Gateisolationsschichten mit unterschiedlicher Art und Dicke und Verfahren zur Herstellung
DE102007009914B4 (de) Halbleiterbauelement in Form eines Feldeffekttransistors mit einem Zwischenschichtdielektrikumsmaterial mit erhöhter innerer Verspannung und Verfahren zur Herstellung desselben
DE102014019360B4 (de) Halbleiterstruktur und ihr herstellungsverfahren
DE102005052054B4 (de) Halbleiterbauteil mit Transistoren mit verformten Kanalgebieten und Verfahren zu seiner Herstellung
DE102005057073B4 (de) Herstellungsverfahren zur Verbesserung der mechanischen Spannungsübertragung in Kanalgebieten von NMOS- und PMOS-Transistoren und entsprechendes Halbleiterbauelement
DE102007025342B4 (de) Höheres Transistorleistungsvermögen von N-Kanaltransistoren und P-Kanaltransistoren durch Verwenden einer zusätzlichen Schicht über einer Doppelverspannungsschicht
DE102008054075B4 (de) Halbleiterbauelement mit Abgesenktem Drain- und Sourcebereich in Verbindung mit einem Verfahren zur komplexen Silizidherstellung in Transistoren
DE102013108147B4 (de) Verfahren und Struktur für vertikalen Tunnel-Feldeffekttransistor und planare Vorrichtungen
DE102008049725B4 (de) CMOS-Bauelement mit NMOS-Transistoren und PMOS-Transistoren mit stärkeren verformungsinduzierenden Quellen und Metallsilizidgebieten mit geringem Abstand und Verfahren zur Herstellung des Bauelements
DE102007052051A1 (de) Verspannungsübertragung durch sequenzielles Vorsehen eines stark verspannten Ätzstoppmaterials und eines Zwischenschichtdielektrikums in einem Kontaktschichtstapel eines Halbleiterbauelements
DE102009031111B4 (de) Kontaktoptimierung zur Verbesserung der Verspannungsübertragung in dicht liegenden Transistoren
DE102007063272B4 (de) Dielektrisches Zwischenschichtmaterial in einem Halbleiterbauelement mit verspannten Schichten mit einem Zwischenpuffermaterial
DE102019103422A1 (de) Verwenden von Maskenschichten zum Erleichtern der Herstellung von selbstjustierten Kontakten und Durchkontaktierungen
DE102009046260B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102010038746B4 (de) Verfahren zum Reduzieren der Topographie in Isolationsgebieten eines Halbleiterbauelements durch Anwenden einer Abscheide/Ätzsequenz vor der Herstellung des Zwischenschichtdielektrikums
DE102008045034B4 (de) Durchlassstromeinstellung für Transistoren, die im gleichen aktiven Gebiet hergestellt sind, durch lokales Vorsehen eines eingebetteten verformungsinduzierenden Halbleitermaterials in dem aktiven Gebiet
DE102008011813B4 (de) Halbleiterbauelement mit einem Metallgatestapel mit reduzierter Höhe und Verfahren zur Herstellung des Bauelements
DE102018211600A1 (de) Hochspannungstransistor unter verwendung einer vergrabenen isolierenden schicht als gatedielektrikum
DE102005046978A1 (de) Technik zum Erzeugen einer unterschiedlichen mechanischen Verformung durch Bilden eines Kontaktätzstoppschichtstapels mit unterschiedlich modifizierter innerer Verspannung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

8128 New person/name/address of the agent

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative

Representative=s name: BOEHMERT & BOEHMERT ANWALTSPARTNERSCHAFT MBB -, DE

R081 Change of applicant/patentee

Owner name: TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY, LT, TW

Free format text: FORMER OWNER: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: BOEHMERT & BOEHMERT ANWALTSPARTNERSCHAFT MBB -, DE