-
Die vorliegende Erfindung betrifft
eine Halbleitereinrichtung, die mehrere Halbleitervorrichtungen
und obere und untere Schichtverdrahtungen aufweist.
-
Eine bekannte Halbleitereinrichtung 100,
die mehrere Halbleitervorrichtungen 101 und obere und untere
Schichtverdrahtungen aufweist, ist in der japanischen ungeprüften Patentoffenlegungsschrift
Nr. H07-263665 beschrieben. Wie in 13 gezeigt, enthält die Halbleitereinrichtung 100 mehrere
seitlich diffundierte Metalloxidhalbleitertransistoren 101 (d.h. L-DMOS)
mit einer Sourcezelle S und einer Drainzelle D. Die L-DMOS-Transistoren 101 sind
so angeordnet, daß sie
ein Maschenmuster bilden. Die erste Verdrahtungsschicht als die
untere Verdrahtungsschicht ist durch den ersten Zwischenschichtisolierfilm
auf den Source- und Drainzellen S, D ausgebildet. Außerdem ist
die zweite Verdrahtungsschicht als die obere Verdrahtungsschicht
durch den zweiten Zwischenschichtisolierfilm auf der ersten Verdrahtungsschicht
ausgebildet.
-
Die untere Verdrahtungsschicht besteht
aus mehreren ersten Sourceverdrahtungen 1 und mehreren
ersten Drainverdrahtungen 2. Jede erste Sourceverdrahtung 1 verbindet
mehrere Sourcezellen S, die in diagonaler Richtung des Maschenmusters
ausgerichtet sind. Die ersten Sourceverdrahtungen 1 und die
ersten Drainverdrahtungen 2 sind abwechselnd ausgerichtet.
Die obere Verdrahtungsschicht besteht aus der zweiten Sourceverdrahtung 3 und
der zweiten Drainverdrahtung 4. Die zweite Sourceverdrahtung 3 verbindet
mehrere erste Sourceverdrahtungen 1 durch Kontaktabschnitte
(nicht gezeigt), die unter der zweiten Sourceverdrahtung 3 angeordnet
sind, und die zweite Drainverdrahtung 4 verbindet mehrere erste
Drainverdrahtungen 2 durch Kontaktabschnitte (nicht gezeigt),
die unter der zweiten Drainverdrahtung 4 angeordnet sind.
Die zweite Sourceverdrahtung 3 und die zweite Drainverdrahtung 4 unterteilen die
Halbleitereinrichtung 100 in nahezu gleiche Teile, die
jeweils eine dreieckige Gestalt besitzen.
-
Da die Verdrahtungen zur Verbindung
jeder Zelle im L-DMOS-Transistor 101 in
einer Doppelschichtstruktur ausgebildet sind, d.h. als obere und untere
Verdrahtungsschichten ausgebildet sind, wird der Belegungsbereich
der oberen und unteren Verdrahtungsschicht verringert. Außerdem kann
jede Zelle minimiert werden, so daß die Chipgröße der Halbleitereinrichtung 100 verringert
wird.
-
Jede der zweiten Source- und Drainverdrahtung 3, 4 als
obere Verdrahtungsschicht weist einen breiten Bereich auf, so daß der elektrische
Widerstand der oberen Verdrahtungsschicht als Verdrahtungswiderstand
unterdrückt
wird. Weiterhin kann jeder breite Bereich der oberen Verdrahtungsschicht als
ein Kontaktflächenbereich
zur Ausbildung einer Lötperle
verwendet werden. Daher kann die Halbleitereinrichtung 100 auf
einer Keramikschaltungskarte oder einer gedruckten Schaltungskarte
angebracht werden, so daß die
Halbleitereinrichtung 100 in eine Packung von Chipgröße (d.h.
CSP) gepackt wird. Daher wird der Anbringungsbereich der Halbleitereinrichtung 100 verringert.
-
Jede Source- und Drainzelle S, D,
die mit den unteren Verdrahtungsschichten verbunden sind, wird jedoch
unterschiedlich durch den Verdrahtungswiderstand beeinflußt. Eine
in 13 gezeigte Sourcezelle
B, die unter der zweiten Sourceverdrahtung 3 angeordnet
ist, ist z.B. mit der zweiten Sourceverdrahtung 3 an einem
rechten oberen Kontaktabschnitt verbunden. Daher wird die Sourcezelle
B durch den Verdrahtungswiderstand der ersten Sourceverdrahtung 1 im
wesentlichen nicht beeinflußt. Eine
in 13 gezeigte Sourcezelle
C ist unter der zweiten Drainverdrahtung 4 angeordnet,
d.h. die Sourcezelle C ist nicht unter der zweiten Sourceverdrahtung 3 angeordnet.
Daher ist die Sourcezelle C weit von einem Kontaktabschnitt zwischen
der ersten Sourceverdrahtung 1 und der zweiten Sourceverdrahtung 3 entfernt,
so daß die
Sourcezelle C stark von dem Verdrahtungswiderstand der ersten Sourceverdrahtung 1 beeinflußt wird.
Mit anderen Worten fließt
der von der Sourcezelle C fließende
Strom durch die erste Sourceverdrahtung 1, die schmal ist und
einen langen Pfad aufweist.
-
Die obige unterschiedliche Beeinflussung durch
den Verdrahtungswiderstand zerstört
das Gleichgewicht des durch jede Zelle fließenden Stroms. Der Strom konzentriert
sich z.B. auf die Sourcezelle B und fließt im wesentlichen nicht durch die
Sourcezelle C, so daß die
Gesamtstehspannung der Halbleitereinrichtung 100 verringert
wird.
-
Daher ist es eine Aufgabe der vorliegenden Erfindung,
eine Halbleitereinrichtung anzugeben, die mehrere Halbleitervorrichtungen
und obere und untere Schichtverdrahtungen aufweist. Die Halbleitereinrichtung
weist insbesondere mehrere Halbleitervorrichtungen auf, in denen
Strom homogen fließt,
so daß die
Halbleitereinrichtung eine hohe Stehspannung aufweist.
-
Es ist eine andere Aufgabe der vorliegenden Erfindung,
eine Halbleitereinrichtung anzugeben, die eine homogene Stromverteilung
aufweist und die in eine Packung von Chipgröße gepackt werden kann.
-
Die Aufgabe wird mit den Merkmalen
der unabhängigen
Ansprüche
gelöst.
Abhängige
Ansprüche
sind auf bevorzugte Ausführungsformen
gerichtet.
-
Eine Halbleitereinrichtung enthält ein Halbleitersubstrat,
mehrere Transistoren mit einer Sourcezelle und einer Drainzelle,
die abwechselnd auf dem Substrat angeordnet sind, um ein Maschenmuster
zu bilden, und obere und untere Schichtverdrahtungen zur elektrischen
Verbindung der Sourcezellen und der Drainzellen. Die untere Schichtverdrahtung enthält eine
erste Sourceverdrahtung mit streifenförmiger Gestalt zur Verbindung
der benachbarten Sourcezellen und eine erste Drainverdrahtung mit
einer streifenförmigen
Gestalt zur Verbindung der benachbarten Drainzellen. Die obere Schichtverdrahtung
enthält
eine zweite Sourceverdrahtung mit einer streifenförmigen Gestalt
zur Verbindung mit der ersten Sourceverdrahtung und eine zweite
Drainverdrahtung mit einer streifenförmigen Gestalt zur Verbindung
mit der ersten Drainverdrahtung. Die zweite Sourceverdrahtung besitzt
eine Streifenbreite, die größer als
die der ersten Sourceverdrahtung ist, und die zweite Drainverdrahtung
besitzt eine Streifenbreite, der größer als die der ersten Drainverdrahtung
ist. Die zweite Sourceverdrahtung und die zweite Drainverdrahtung
sind abwechselnd angeordnet.
-
In der obigen Einrichtung ist ein
Kontaktabschnitt zwischen der unteren Schichtverdrahtung und der
oberen Schichtverdrahtung abwechselnd und homogen auf dem Substrat
angeordnet. Dementsprechend wird der Strompfad der unteren Schichtverdrahtung
mit schmalen Streifen kurz. Daher beeinflußt der Verdrahtungswiderstand
der unteren Schichtverdrahtung den Transistor im wesentlichen nicht.
Somit fließt
der Strom in jeder Zelle homogen, so daß die Halbleitereinrichtung
eine hohe Stehspannung aufweist.
-
Außerdem besitzt die Halbleitereinrichtung eine
homogene Stromverteilung, so daß die
Einrichtung in eine Packung von Chipgröße gepackt werden kann.
-
Vorzugsweise besitzt die erste Drainverdrahtung
eine minimale Streifenbreite, die kleiner als die der ersten Sourceverdrahtung
ist. In diesem Fall kann der Kontaktabschnitt zwischen der Drainzelle und
der ersten Drainverdrahtung kleiner als der Kontaktabschnitt zwischen
der Sourcezelle und der ersten Sourceverdrahtung werden. Daher wird
die minimale Breite der ersten Drainverdrahtung kleiner als die
minimale Breite der ersten Sourceverdrahtung, so daß der Strompfad
entsprechend der Größe des Kontaktabschnitts
optimiert wird. Somit wird der Verdrahtungswiderstand der unteren
Schichtverdrahtung verringert.
-
Weiterhin enthält eine Halbleitereinrichtung ein
Halbleitersubstrat, mehrere Metalloxidhalbleitertransistoren des
seitlichen Typs mit einer Sourcezelle und einer Drainzelle, die
abwechselnd auf einer Hauptebene des Substrats angeordnet sind,
um ein Maschenmuster zu bilden, und obere und untere Schichtverdrahtungen,
die auf dem Substrat zur elektrischen Verbindung der Sourcezellen
und der Drainzellen angeordnet sind. Die untere Schichtverdrahtung
enthält
eine erste Drainverdrahtung zur Verbindung von zwei benachbarten
Drainzellen, die in diagonaler Richtung des Maschenmusters angeordnet sind,
und eine erste Sourceverdrahtung zur Verbindung der Sourcezellen
und Umgebung der ersten Drainverdrahtung. Die obere Schichtverdrahtung
enthält
eine zweite Sourceverdrahtung, die senkrecht zur ersten Sourceverdrahtung
angeordnet ist und eine streifenförmige Gestalt aufweist, zur
Verbindung mit der ersten Sourceverdrahtung durch ein Sourcedurchgangsloch,
und eine zweite Drainverdrahtung, die senkrecht zur ersten Drainverdrahtung
angeordnet ist und eine streifenförmige Gestalt aufweist, zur Verbindung
mit der ersten Drainverdrahtung durch ein Draindurchgangsloch. Die
zweite Sourceverdrahtung besitzt eine Streifenbreite, die größer als
eine minimale Streifenbreite der ersten Sourceverdrahtung ist, die
zwischen den benachbarten ersten Drainverdrahtungen angeordnet ist,
und die zweite Drainverdrahtung besitzt eine Streifenbreite, die
breiter als eine minimale Streifenbreite der ersten Drainverdrahtung
ist. Die zweite Sourceverdrahtung und die zweite Drainverdrahtung
sind abwechselnd angeordnet.
-
In der obigen Einrichtung beeinflußt der Verdrahtungswiderstand
der unteren Schichtverdrahtung den Transistor im wesentlichen nicht.
Somit fließt
der Strom in jeder Zelle homogen, so daß die Halbleitereinrichtung
eine hohe Stehspannung besitzt. Außerdem besitzt die Halbleitereinrichtung
eine homogene Stromverteilung, so daß die Einrichtung in eine Packung
von Chipgröße gepackt
werden kann. Weiterhin ist der Bereich der ersten Sourceverdrahtung
größer als
der Bereich der ersten Drainverdrahtung, so daß der Sourcestrom, der durch
die Sourcezelle fließt,
hauptsächlich
in der unteren Schichtverdrahtung fließt. Andererseits fließt der durch
die Drainzelle fließende
Drainstrom hauptsächlich
in der oberen Schichtverdrahtung. Somit sind die Source- und Drainströme jeweils
durch die unteren und oberen Schichtverdrahtungen verteilt, so daß der Freiheitsgrad
des Verdrahtungsmusters groß wird.
Somit wird der Gesamtverdrahtungswiderstand stark verringert.
-
Weiterhin enthält eine Halbleitereinrichtung ein
Halbleitersubstrat, mehrere seitliche Metalloxidhalbleitertransistoren
des seitlichen Typs mit einer Sourcezelle und einer Drainzelle,
die abwechselnd auf einer Hauptebene des Substrats angeordnet sind,
um ein Maschenmuster zu bilden, und obere und untere Schichtverdrahtungen,
die auf dem Substrat zur elektrischen Verbindung der Sourcezellen und
der Drainzellen angeordnet sind. Die untere Schichtverdrahtung enthält eine
erste Sourceverdrahtung zur Verbindung von zwei benachbarten Sourcezellen,
die in einer diagonalen Richtung des Maschenmusters angeordnet sind,
und eine erste Drainverdrahtung zur Verbindung der Drainzellen und
Umgebung der ersten Sourceverdrahtung. Die obere Schichtverdrahtung
enthält
eine zweite Sourceverdrahtung, die senkrecht zur ersten Sourceverdrahtung
angeordnet ist und eine streifenförmige Gestalt aufweist, zur
Verbindung mit der ersten Sourceverdrahtung durch ein Sourcedurchgangsloch,
und eine zweite Drainverdrahtung, die senkrecht zur ersten Drainverdrahtung
angeordnet ist und eine streifenförmige Gestalt aufweist, zur
Verbindung mit der ersten Drainverdrahtung durch ein Draindurchgangsloch.
Die zweite Sourceverdrahtung besitzt eine Streifenbreite, die größer als
eine minimale Streifenbreite der ersten Sourceverdrahtung ist, die
zwischen den benachbarten ersten Drainverdrahtungen angeordnet ist,
und die zweite Drainverdrahtung besitzt eine Streifenbreite, die
breiter als eine minimale Streifenbreite der ersten Drainverdrahtung
ist. Die zweite Sourceverdrahtung und die zweite Drainverdrahtung
sind abwechselnd angeordnet.
-
In der obigen Einrichtung fließt der Strom
in jeder Zelle homogen, so daß die
Halbleitereinrichtung eine hohe Stehspannung besitzt. Weiterhin
besitzt die Halbleitereinrichtung eine homogene Stromverteilung,
so daß die
Einrichtung in eine Packung von Chipgröße gepackt werden kann. Weiterhin
sind die Source- und Drainströme
jeweils durch die unteren und oberen Schichtverdrahtungen verteilt,
so daß der
Freiheitsgrad des Verdrahtungsmusters groß wird. Somit wird der Gesamtverdrahtungswiderstand stark
verringert.
-
Außerdem enthält eine Halbleitereinrichtung ein
Halbleitersubstrat, mehrere Transistoren mit einer Sourcezelle und
einer Drainzelle, die abwechselnd auf einer Hauptebene des Substrats
angeordnet sind, um ein Maschenmuster zu bilden, eine untere Schichtverdrahtung,
die auf den Source- und Drainzellen angeordnet ist und eine erste
Sourceverdrahtung zur Verbindung der Sourcezellen und eine erste Drainverdrahtung
zur Verbindung der Drainzellen enthält, und eine obere Schichtverdrahtung,
die auf der unteren Schichtverdrahtung angeordnet ist und eine zweite
Sourceverdrahtung zur Verbindung mit der ersten Sourceverdrahtung
durch ein Sourcedurchgangsloch und eine zweite Drainverdrahtung zur
Verbindung mit der ersten Drainverdrahtung durch ein Draindurchgangsloch
enthält.
Zumindest eines der Source- und Draindurchgangslöcher besitzt ein vorbestimmtes
Muster, so daß die
Umfangslänge
des Durchgangslochs maximal wird.
-
In der obigen Einrichtung wird der
Verdrahtungswiderstand zwischen der ersten Source- oder Drainverdrahtung
und der zweiten Source- oder Drainverdrahtung durch das Durchgangsloch
klein, so daß die
Halbleitereinrichtung eine hohe Stehspannung besitzt.
-
Vorzugsweise besitzt zumindest eines
der Source- und Draindurchgangslöcher
mehrere kleine Durchgangslöcher.
In diesem Fall- wird die Gesamtumfangslänge des Durchgangslochs größer als
die eines Durchgangslochs mit nur einem Durchgangsloch. Daher wird
der Verdrahtungswiderstand am Durchgangsloch verringert.
-
Vorzugsweise besitzt zumindest eines
der Source- und Draindurchgangslöcher
eine ringförmige Gestalt.
In diesem Fall wird der innere Umfang zum äußeren Umfang des Durchgangslochs
addiert, so daß die
Gesamtumfangslänge
des Durchgangslochs groß wird.
Somit wird der Verdrahtungswiderstand am Durchgangsloch verringert.
-
Obige und weitere Aufgaben, Merkmale
und Vorteile der vorliegenden Erfindung werden anhand der folgenden
genaueren Beschreibung mit Bezug auf die zugehörigen Zeichnungen erläutert. Es
zeigen:
-
1 eine
schematische Draufsicht auf eine Halbleitereinrichtung gemäß einer
ersten Ausführungsform
der vorliegenden Erfindung,
-
2 eine
Draufsicht auf einen Aufbaus einer unteren Schichtverdrahtung der
Halbleitereinrichtung gemäß der ersten
Ausführungsform,
-
3 eine
Draufsicht auf einen Kontaktabschnitt zwischen oberen und unteren
Schichtverdrahtungen der Halbleitereinrichtung gemäß der ersten Ausführungsform,
-
4 ein
vergrößerter Teilquerschnitt
eines L-DMOS-Transistors
einer Halbleitereinrichtung gemäß der ersten
Ausführungsform,
-
5 eine
schematische Draufsicht auf einen CSP-Aufbaus gemäß der ersten Ausführungsform,
-
6 eine
schematische Draufsicht eines anderen CSP-Aufbaus gemäß der ersten
Ausführungsform,
-
7A eine
vergrößerte Teildraufsicht
eines Bereichs A in 3,
und 7B einen Querschnitt längs der
Linie VIIB-VIIB der 7A,
-
8 eine
vergrößerte Teildraufsicht
des Bereichs A in 3 mit
mehreren Durchgangslöchern
gemäß der ersten
Ausführungsform,
-
9A–9D Draufsichten
verschiedener Durchgangslöcher
gemäß einer
Modifikation der ersten Ausführungsform,
-
10 eine
Draufsicht auf einen Aufbaus einer unteren Schichtverdrahtung einer
Halbleitereinrichtung gemäß einer
zweiten Ausführungsform
der vorliegenden Erfindung,
-
11 eine
Draufsicht auf einen Kontaktabschnitt zwischen oberen und unteren
Schichtverdrahtungen der Halbleitereinrichtung gemäß der zweiten Ausführungsform,
-
12 eine
Draufsicht auf einen anderen Aufbau der unteren Schichtverdrahtung
der Halbleitereinrichtung gemäß der zweiten
Ausführungsform, und
-
13 eine
schematische Draufsicht auf eine Halbleitereinrichtung gemäß dem Stand
der Technik.
-
Erste Ausführungsform
-
Die Halbleitereinrichtung 200 gemäß einer ersten
Ausführungsform
der vorliegenden Erfindung ist in den 1-4 gezeigt. Die Halbleitereinrichtung 200 enthält einen
seitlichen Metalloxidhalbleitertransistor des seitlichen Typs (d.h.
MOS des seitlichen Typs) wie z.B. einen L-DMOS-Transistor.
-
Wie in 4 gezeigt,
ist der L-DMOS-Transistor auf einem Halbleitersubstrat mit einer
Halbleiterschicht 10 vom N-Typ ausgebildet. Auf einem Oberflächenabschnitt
der Halbleiterschicht 10 ist ein Kanaldiffusionsbereich 11 vom
P-Typ ausgebildet. Der Kanaldiffusionsbereich 11 en det
fast an einem Ende eines lokalen Siliziumoxidationsbereichs 5 (local
oxidation of silicon, d.h. LOCOS). Ruf einem Oberflächenabschnitt
des Kanaldiffusionsbereichs 11 ist getrennt vom LOCOS-Bereich 5 ein
Source-Diffusionsbereich 12 vom
N+-Typ ausgebildet. Außerdem ist auf dem Oberflächenabschnitt
des Kanaldiffusionsbereichs 11 in Kontakt mit dem Source-Diffusionsbereich 12 ein
Diffusionsbereich 15 vom P+-Typ ausgebildet.
-
Auf dem Oberflächenabschnitt der Halbleiterschicht 10 ist
ein Draindiffusionsbereich 13 vom N+-Typ
in Kontakt mit dem LOCOS-Bereich 5 ausgebildet. Der Draindiffusionsbereich 13 ist
ein stark dotierter Bereich, d.h. ein Bereich hoher Konzentration. Ein
Wannenbereich 16 vom N-Typ ist so ausgebildet, daß er den
Draindiffusionsbereich 13 und den LOCOS-Bereich 5 umgibt.
Eine Gateelektrode 14 ist auf der Oberfläche des
Kanaldiffusionsbereichs 11 durch einen Gateisolierfilm
(nicht gezeigt) ausgebildet, der zwischen dem Sourcediffusionsbereich 12 und
dem LOCOS-Bereich 5 angeordnet
ist.
-
Die Gateelektrode 14 ist
von dem ersten Zwischenisolierfilm 6 bedeckt. Auf dem ersten
Zwischenisolierfilm 6 sind die erste Sourceverdrahtung 1 als untere
Schichtverdrahtung und die erste Drainverdrahtung 2 als
eine untere Schichtverdrahtung ausgebildet. Die erste Sourceverdrahtung 1 verbindet den
Source-Diffusionsbereich 12 und den Diffusionsbereich 15 durch
ein Kontaktloch des ersten Zwischenisolierfilms 6, d.h.
die erste Sourceverdrahtung 1 ist durch das Kontaktloch
mit einer Source des L-DMOS-Transistors
verbunden. Die erste Drainverdrahtung 2 ist mit dem Draindiffusionsbereich 13 durch
das andere Kontaktloch des zweiten Zwischenisolierfilms 7 verbunden,
d.h. die erste Drainverdrahtung 2 ist durch das andere
Kontaktloch mit einem Drain des L-DMOS-Transistors verbunden. Die zweite
Drainverdrahtung 4 ist durch das drit te Kontaktloch ausgebildet,
das in dem zweiten Zwischenisolierfilm 7 angeordnet ist.
-
Somit enthält der MOS-Transistor des seitlichen
Typs eine an der linken Seite in 4 angeordnete
Sourcezelle S und eine an der rechten Seite in 1 angeordnete Drainzelle D. 2 zeigt einen Zellenaufbau
der Halbleitereinrichtung 200 und einen Kontaktabschnitt
zwischen. der Zelle und der unteren Schichtverdrahtung. 3 zeigt die untere Schichtverdrahtung
der Halbleitereinrichtung 200. 4 zeigt die obere Schichtverdrahtung
und deren Kontaktabschnitt zwischen den oberen und unteren Schichtverdrahtungen.
-
Wie in 1 gezeigt,
ist eine Hauptebene des Halbleitersubstrats der Halbleitereinrichtung 200 als
rechteckiges Maschenmuster gemustert. Die Sourcezelle S oder die
Drainzelle D des MOS-Transistors des seitlichen Typs ist in einer
Einheitszelle des rechteckigen Maschenmusters ausgebildet. In 1 besitzt jede Sourcezelle 205, 20SE einen
großen
Kontaktabschnitt 21S zur Verbindung zwischen der Source
des lateralen MOS-Transistors und der unteren Schichtverdrahtung.
Die Drainzelle 20D besitzt einen kleinen Kontaktabschnitt 21D zur
Verbindung zwischen der Drain des Transistors und der unteren Schichtverdrahtung.
-
In der Halbleitereinrichtung 200 ist
die Sourcezelle 20SE am Umfang des Maschenmusters angebracht,
so daß die
Sourcezelle 20SE das innere Maschenmuster umgibt. Die Sourcezelle 20S und
die Drainzelle 20D sind abwechselnd am inneren Maschenmuster
angeordnet, da die Sourcezelle 20SE, die mit einem niedrigen
elektrischen Potential stabil betrieben wird, die Drainzelle 20D umgibt,
so daß die Halbleitereinrichtung 200 stabil
betrieben wird. Sogar wenn die Halbleitereinrichtung 200 einen
Graben zur Iso lierung und Umgebung des Maschenmusters mit den Sourceund
Drainzellen 205, 20SE, 20D des Transistors
enthält,
wird eine hohe Spannung zwischen den Source- und Drainzellen 20SE, 20D nicht auf
die Kante des Grabens ausgeübt.
Daher kann das elektrische Potential der Kante des Grabens stabilisiert
werden, so daß ein
Lecken des Stromes oder ein dielektrischer Zusammenbruch am Graben
unterdrückt
wird. Hier wird das Lecken oder das Zusammenbrechen zum Beispiel
durch einen Kristalldefekt an der Kante des Grabens verursacht.
Die Drainzelle 20D kann jedoch am Umfang des Maschenmusters angeordnet
sein.
-
2 zeigt
die auf dem Maschenmuster angeordnete untere Schichtverdrahtung.
Die untere Schichtverdrahtung besteht aus der ersten Sourceverdrahtung 1 und
der ersten Drainverdrahtung 2, die abwechselnd angeordnet
sind, wobei jede von ihnen ein Streifenmuster besitzt. Die erste
Sourceverdrahtung 1 ist mit den in einer diagonalen Richtung
des Maschenmusters angeordneten Sourcezellen 205, 20SE verbunden.
Die erste Drainverdrahtung 2 ist mit den in der diagonalen
Richtung des Maschenmusters angeordneten Drainzellen verbunden.
-
3 zeigt
die obere Schichtverdrahtung und ihren Kontaktabschnitt zwischen
den auf der unteren Schichtverdrahtung angeordneten oberen und unteren
Schichtverdrahtungen. Die obere Schichtverdrahtung besteht aus den
zweiten Source- und Drainverdrahtungen 3, 4, die
senkrecht zu den ersten Source- und Drainverdrahtungen 1, 2 angeordnet sind.
Die zweite Sourceverdrahtung 3 ist mit der ersten Sourceverdrahtung 1 durch
ein Durchgangsloch 30 verbunden. Die zweite Drainverdrahtung 4 ist
mit der ersten Drainverdrahtung 2 durch ein Durchgangsloch 40 verbunden.
Jede der zweiten Source- und Drainverdrahtungen 3, 4 besitzt
ein jeweiliges Streifenmuster. Jede Streifenbreite der zweiten Source-
und Drainverdrahtungen
3, 4 ist größer als
die der ersten Source- und Drainverdrahtungen 1, 2.
Die zweiten Source- und Drainverdrahtungen 3, 4 sind abwechselnd
angeordnet. Jede der zweiten Source- und Drainverdrahtungen 3, 4 enthält einen
Verbindungsabschnitt 3R, 4R zur Verbindung mehrerer Streifen,
so daß sie
eine kammförmige
Verdrahtung bildet. Daher liegen sich die Streifen als Zähne des Kammes
der zweiten Source- und Drainverdrahtungen 3, 4 jeweils
einander gegenüber.
Somit ist jede der Source- und Drainzellen 20S, 20D jeweils
parallel elektrisch verbunden.
-
Wie oben beschrieben sind die gestreiften ersten
Source- und Drainverdrahtungen 1, 2 abwechselnd
auf den Source- und Drainzellen S, D, die das Maschenmuster bilden,
angeordnet, so daß derselbe Typ
von Zellen, die in diagonaler Richtung des Maschenmusters angeordnet
sind, miteinander verbunden ist. Die gestreiften zweiten Source-
und Drainverdrahtungen 3, 4 sind senkrecht zu
den ersten Source- und Drainverdrahtungen 1, 2 und
abwechselnd darauf angeordnet, so daß die zweiten Source- und Drainverdrahtungen 3, 4 mit
den ersten Source- und Drainverdrahtungen 1, 2 durch
die jeweiligen Durchgangslöcher 30, 40 verbunden
sind. Daher ist jeder Querschnitt, d.h. jeder Kontaktabschnitt,
zwischen den ersten und zweiten Sourceverdrahtungen 1, 3 und
zwischen den ersten und, zweiten Drainverdrahtungen 2, 4 abwechselnd
angeordnet, so daß jedes der
Durchgangslöcher 30, 40 am
jeweiligen Kontaktabschnitt angeordnet ist.
-
Daher kann der Strompfad in der ersten Source-
und Drainverdrahtung 1, 2 kurz werden, so daß der Einfluß des Verdrahtungswiderstandes
der unteren Schichtverdrahtung auf jede der Source- und Drainzellen
S, D klein wird. Der Strom fließt
in jeder Zelle homogen, so daß die
Halbleitereinrichtung 200 eine hohe Stehspannung besitzt.
Außerdem
sind die ersten und zweiten Sourceverdrahtungen 1, 3 oder die
ersten und zweiten Drainverdrahtungen 2, 4 elektrisch
mit den jeweiligen Source- oder Drainzellen 20S, 20D verbunden.
Daher kann jeder Verbindungsabschnitt 3R, 4R der
zweiten Source- und Drainverdrahtungen 3, 4 einen
vorbestimmten Bereich aufweisen, so daß der Verbindungsabschnitt 3R, 4R als ein
Kontaktflächenbereich
zur Ausbildung einer Lötperle
verwendet wird. Somit kann die Halbleitereinrichtung 200 auf
einer keramischen Karte oder einer gedruckten Schaltungskarte angebracht
werden, so daß die
Halbleitereinrichtung 200 in eine Packung von Chipgröße (d.h.
CSP) gepackt werden kann. Somit wird ein Anbringungsbereich der
Halbleitereinrichtung 200 verringert.
-
In diesem Fall kann eine dritte Schichtverdrahtung
für die
CSP auf der oberen Schichtverdrahtung ausgebildet sein, wie es in
den 5 und 6 gezeigt ist. Die Halbleitereinrichtungen 201, 202 besitzen
dritte Schichtverdrahtungen, die jeweils aus der dritten Sourceverdrahtung 8S, 9S und
der dritten Drainverdrahtung 8D, 9D bestehen.
Die dritte Sourceverdrahtung 8S, 9S ist mit der
zweiten Sourceverdrahtung 3 verbunden, und die dritte Drainverdrahtung 8D, 9D ist
mit der zweiten Drainverdrahtung 4 verbunden. In der Halbleitereinrichtung 201 unterteilen
die dritten Source- und Drainverdrahtungen 8S, 8D die
Halbleitereinrichtung 201 in Viertel, die jeweils eine
rechtwinklige Gestalt besitzen. In der Halbleitereinrichtung 202 unterteilen
die Source- und Drainverdrahtungen 9S, 9D die
Halbleitereinrichtung 202 in zwei Teile, die jeweils eine
dreieckige Gestalt besitzen. Hier verbindet ein Durchgangsloch (nicht
gezeigt) die dritte Sourceverdrahtung 8S, 9S und
die zweite Sourceverdrahtung 3, und ein anderes Durchgangsloch
(nicht gezeigt) verbindet die dritte Drainverdrahtung 8D, 9D und
die zweite Drainverdrahtung 4. Diese Durchgangslöcher können an
einer vorbestimmten Position ausgebildet sein. Da die zwei ten Source-
und Drainverdrahtungen 3, 4 mehrere Streifen großer Breite
besitzen, wird der Einfluß des
Verdrahtungswiderstands verringert.
-
Die dritte Sourceverdrahtung 8S, 9S und
die dritte Drainverdrahtung 8D, 9D besitzen breite
Bereiche, wie es in den 4 und 5 gezeigt ist. Daher kann
ein Kontaktflächenbereich
an einer vorbestimmten Position des obigen weiten Bereichs ausgebildet
werden, so daß die
Halbleitereinrichtung 201, 202 in eine CSP gepackt
wird.
-
Außerdem besitzt die Halbleitereinrichtung 201, 202 keinen
Verbindungsabschnitt 3R, 4R wie er in 3 gezeigt ist. Mit anderen
Worten verbinden die dritten Source- und Drainverdrahtungen 8S, 9S, 8D, 9D anstelle
des Verbindungsabschnitts 3R, 4R die zweite Source-
oder Drainverdrahtung 3, 4 miteinander. Somit
sind die Sourcezellen 20S oder die Drainzellen 20D unter
Verwendung der zweiten Source- oder Drainverdrahtung 3, 4 zusammen
elektrisch parallel mit den dritten Source- und Drainverdrahtungen 8S, 9S, 8D, 9D verbunden.
-
7A ist
eine vergrößerte Teildraufsicht, die
einen Bereich A der 3 zeigt. 7B ist ein Querschnitt längs der
Linie VIIB-VIIB der 7A. Jede
der Durchgangslöcher 30, 40 verbindet
die dünne
erste Sourceoder Drainverdrahtung 1, 2 und die jeweilige
dicke zweite Source- oder Drainverdrahtung 3, 4.
Ein Metallfilm im Durchgangsloch 30, 40 ist gleichzeitig
zusammen mit den zweiten Source- und Drainverdrahtungen 3, 4 ausgebildet.
Eine Filmdicke TV des Metallfilms, der an einer Seitenwand des Durchgangslochs 30, 40 angeordnet
ist, ist dünner als
eine Filmdicke TA der zweiten Source- und Drainverdrahtungen 3, 4.
In diesem Fall ist der durch den Metallfilm im Durchgangsloch 30, 40 fließende Strom durch
die Filmdicke TV, die an der Seitenwand des Durchgangs lochs 30, 40 angeordnet
ist, begrenzt. Daher wird ein Querschnitt des durch den Metallfilm im
Durchgangsloch 30, 40 fließenden Stroms größer, da
die Umfangslänge
des Durchgangsloches 30, 40 groß wird.
Daher ist es vorzuziehen, daß die
Umfangslänge
des Durchgangslochs 30, 40 größer wird.
-
In 8 ist
zum Beispiel ein bevorzugtes Durchgangsloch 30W, 40W gezeigt.
Jedes Durchgangsloch 30W, 40W besitzt sechs kleine
Durchgangslöcher,
die in einem Kontaktabschnitt 215, 21D zwischen
der ersten Source- oder Drainverdrahtung 1, 2 und
der zweiten Source- oder Drainverdrahtung 3, 4 angeordnet
sind. Daher wird die Gesamtumfangslänge des Durchgangslochs 30W, 40W größer als
die des Durchgangslochs 30, 40, so daß der Verdrahtungswiderstand
am Durchgangsloch 30W, 40W verringert wird. Obwohl
das Durchgangsloch 30W, 40W sechs kleine Durchgangslöcher besitzt,
kann die Anzahl der kleinen Durchgangslöcher des Durchgangslochs 30W, 40W eine
andere sein, die entsprechend einem Bereich des Kontaktabschnitts 21S, 21D zwischen
der ersten Source- oder Drainverdrahtung 1, 2 und
der zweiten Source- oder Drainverdrahtung 3, 4 bestimmt
wird.
-
Die 9A bis 9D zeigen verschiedene Durchgangslöcher mit
verschiedenen Mustern. Diese Durchgangslöcher nehmen denselben Gesamtbereich
ein. Wie in 9A gezeigt,
weist ein Durchgangsloch HA ein großes rechtwinkliges Durchgangsloch
auf. Ein Durchgangsloch HB der 9B besitzt
sechs rechteckige Durchgangslöcher,
wobei die Gesamtumfangslänge
des Durchgangslochs HB etwa um die Hälfte größer ist als die des Durchgangslochs
HA. In diesem Fall beträgt
der Verdrahtungswiderstand des Durchgangslochs HB zwei Drittel von dem
des Durchgangslochs HA. Ein in 9C gezeigtes
Durchgangsloch HC weist ein ringförmiges Durchgangsloch auf,
wobei die Gesamtumfangs länge
des Durchgangslochs HC um die Hälfte
größer ist als
die des Durchgangslochs HA. In diesem Fall beträgt der Verdrahtungswiderstand
des Durchgangslochs HC zwei Drittel von dem des Durchgangslochs HA.
Ein in 9D gezeigtes
Durchgangsloch HD weist acht rechteckige Durchgangslöcher auf,
wobei die Gesamtumfangslänge
des Durchgangslochs HD etwa zweimal so groß ist wie die des Durchgangslochs
HA. In diesem Fall beträgt
der Verdrahtungswiderstand des Durchgangslochs HD etwa die Hälfte des
Verdrahturtgswiderstands des Durchgangslochs HA.
-
Außerdem kann die Seitenwand
des Durchgangslochs 30, 40 kegelförmig ausgebildet
sein, so daß der
an der Seitenwand des Durchgangslochs 30, 40 angeordnete
Metallfilm dicker wird. Der Metallfilm kann leicht an der Seitenwand
des Durchgangslochs 30, 40 mit der kegelförmigen Gestalt
abgeschieden werden, so daß der
Metallfilm im Durchgangsloch 30, 40 mit der kegelförmigen Gestalt
dicker abgeschieden wird als der im Durchgangsloch 30, 40 ohne
kegelförmige
Gestalt. Somit wird der Verdrahtungswiderstand bei dem Durchgangsloch 30, 40 mit
kegelförmiger
Gestalt verringert.
-
Zweite Ausführungsform
-
Die Halbleitereinrichtung 300 gemäß einer zweiten
Ausführungsform
der vorliegenden Erfindung ist in den 10 und 11 gezeigt. 10 zeigt die untere Schichtverdrahtung
der Halbleitereinrichtung 300. 11 zeigt die obere Schichtverdrahtung und
deren Kontaktabschnitt zwischen den oberen und unteren Schichtverdrahtungen.
Wie in 10 gezeigt, besteht
die untere Schichtverdrahtung aus den ersten Drainverdrahtungen 2A, 2B und
der ersten Sourceverdrahtung 1A. Jede erste Drainverdrahtung 2A, 2B verbindet
benachbarte zwei, drei oder vier Drainzellen 20D, die in
diagonaler Richtung des Ma schenmusters angeordnet sind. Die erste
Sourceverdrahtung 1A umgibt die ersten Drainverdrahtungen 2A, 2B und
verbindet alle Sourcezellen 20S, 20SE. Hier sind
die ersten Drainverdrahtungen 2A, 2B entsprechend
dem Maschenmuster in zwei Gruppen eingeteilt. Eine ist die erste
Drainverdrahtung 2A, die nicht zur Sourcezelle 20SE,
die am Umfang des Maschenmusters angeordnet ist, benachbart ist.
Die erste Drainverdrahtung 2A verbindet zwei Drainzellen.
20D, die am inneren Maschenmuster angeordnet sind. Die andere ist
die erste Drainverdrahtung 2B, die benachbart zur Sourcezelle 20SE,
die am Umfang des Maschenmusters angeordnet ist, ist. Die erste
Drainverdrahtung 2B verbindet zwei, drei oder vier Drainzellen 20D.
-
Wie in 11 gezeigt,
besitzen die zweiten Sourceund Drainverdrahtungen 3A, 4A mehrere
gewellte Streifen, deren Funktion fast dieselbe wie die der Streifen
der zweiten Source- und Drainverdrahtungen 3, 4 der 3 sind. Die zweite Drainverdrahtung 4A ist
mit den ersten Drainverdrahtungen 2A, 2B durch
ein Durchgangsloch 40A verbunden. Die zweite Sourceverdrahtung 3A ist
mit den ersten Sourceverdrahtungen 1A durch ein Durchgangsloch 30A verbunden.
Jede Streifenbreite der zweiten Sourceund Drainverdrahtungen 3A, 4A ist
größer als die
minimale Streifenbreite der jeweiligen ersten Source- und Drainverdrahtungen 1A, 2A.
Hier ist die minimale Streifenbreite der ersten Sourceverdrahtung 1A gleich
der Breite der ersten Sourceverdrahtung 1A, die zwischen
den Streifen der ersten Drainverdrahtungen 2A angeordnet
ist. Jeder Streifen der ersten Source- und Drainverdrahtungen 1A, 2A ist durch
einen Verbindungsabschnitt 3RA, 4RA verbunden,
so daß die
ersten Source- oder Drainverdrahtungen 1A, 2A eine
kammförmige
Gestalt besitzen. Somit ist die Sourcezelle 205, 20SE oder
die Drainzelle 20D parallel mit der jeweilige erste Source-
oder Drainverdrahtung 1A, 2A, 2B und
die zweite Source- oder Drainverdrahtung 3A, 4A verbunden.
-
In der Halbleitereinrichtung 300 wird
der Strompfad der ersten Source- und Drainverdrahtungen 1A, 2A, 2B mit
schmaler Breite kurz, so daß der Einfluß des Verdrahtungswiderstands
der ersten Source- und Drainverdrahtungen 1A, 2A, 2B verringert
wird. Daher fließt
der Strom in. jeder Zelle 205, 20SE, 20D homogen,
so daß die
Halbleitereinrichtung 300 eine hohe Stehspannung besitzt.
-
Obwohl der Gesamtbereich der ersten
Sourceverdrahtung 1 der 2 fast
gleich dem der ersten Drainverdrahtung 2 ist, ist der Gesamtbereich
der ersten Sourceverdrahtung 1A der 10 größer als der
der ersten Drainverdrahtung 2A, 2B. Daher wird der
Verdrahtungswiderstand der ersten Sourceverdrahtung 1A verringert,
so daß der
Sourcestrom hauptsächlich
in der ersten Sourceverdrahtung 1A fließt. Andererseits fließt der Drainstrom
hauptsächlich
in der zweiten Drainverdrahtung 4A, da der Gesamtbereich
der ersten Drainverdrahtungen 2A, 2B klein ist.
Somit fließt
der durch die Drainzelle 20D fließende Strom hauptsächlich in
der oberen Schichtverdrahtung, und der durch die Sourcezelle 205, 20SE des
L-DMOS-Transistors fließende
Strom fließt hauptsächlich in
der unteren Schichtverdrahtung, so daß der Freiheitsgrad bei der
Musterung der oberen und unteren Verdrahtungen erhöht wird.
Außerdem wird
der Gesamtverdrahtungswiderstand verringert. Insbesondere, wenn
die Halbleitereinrichtung 300 außerdem einen anderen CMOS-Transistor
oder einen Bipolartransistor enthält, muß die Größe der unteren Schichtverdrahtung
aus Aluminium zum Beispiel verringert werden, wobei die Dicke der
unteren Schichtverdrahtung auf gleich oder kleiner als 0,7 μm begrenzt
ist. Andererseits kann die Breite der oberen Schichtverdrahtung
groß sein,
so daß die
Dicke der oberen Schichtverdrahtung z.B. 1,3 μm beträgt. Entspre chend kann die Halbleitereinrichtung 300 mit
den unteren Schichtverdrahtungen 1A, 2A, 2B verkleinert werden
und eine Verringerung des Verdrahtungswiderstands ermöglichen.
-
Außerdem kann jeder Verbindungsabschnitt 3RA, 4RA der
zweiten Source- und Drainverdrahtungen 3A, 4A einen
vorbestimmten Bereich aufweisen, so daß der Verbindungsab- schnitt 3RA, 4RA als
ein Flächenkontaktbereich
zur Ausbildung einer Lötperle verwendet
wird. Somit kann die Halbleitereinrichtung 300 an einer
keramischen Karte oder einer gedruckten Schaltungskarte angebracht
werden, so daß die Halbleitereinrichtung 300 in
eine CSP gepackt wird. Somit wird ein Anbringungsbereich der Halbleitereinrichtung 300 verringert.
-
Weiterhin kann die dritte Schichtverdrahtung auf
der oberen Schichtverdrahtung, d.h. der zweiten Source- und Drainverdrahtung 3A, 4A ausgebildet sein,
so daß die
Halbleitereinrichtung 300 in die CSP gepackt wird. Außerdem kann
jedes Durchgangsloch 30A, 40A zwischen der unteren
Schichtverdrahtung und der oberen Schichtverdrahtung in einem vorbestimmten
Muster wie zum Beispiel die Durchgangslöcher 30W, 40W,
HA, HB, HC, HD der 7 und 8A-8D ausgebildet sein.
-
Eine andere Halbleitereinrichtung 301 gemäß einer
Modifikation der zweiten Ausführungsform ist
in 12 gezeigt. Die Halbleitereinrichtung 300 der 10 weist die untere Schichtverdrahtung,
d.h. die ersten Source- und
Drainverdrahtungen 1A, 2A, 2B mit wellenförmigen Gestalten,
d.h. mit konkaven und konvexen Abschnitten auf, damit sie breiter
wird. Somit ist ein Abschnitt der unteren Schichtverdrahtung um
den Kontaktabschnitt breiter als die minimale Breite der unteren
Schichtverdrahtung. Die Halbleitereinrichtung 301 weist
jedoch die ersten Source- und Drainverdrahtungen 1B, 2C, 2D mit
einer geraden gestreiften Gestalt auf. Im speziellen ist die minimale
Breite der ersten Drainverdrahtung 2C, 2D kleiner
als die der ersten Sourceverdrahtung 1B, die zwischen den
benachbarten ersten Drainverdrahtungen 2C, 2D angeordnet
ist.
-
In der Halbleitereinrichtung 301 kann
der durch die. Drainzelle 20D fließende Strom zum Beispiel hauptsächlich in
der oberen Schichtverdrahtung fließen, und der durch die Sourcezelle 205, 20SE des L-DMOS-Transistors
fließende
Strom kann hauptsächlich
in der unteren Schichtverdrahtung fließen, so daß der Freiheitsgrad bei der
Musterung der oberen und unteren Verdrahtungen erhöht wird.
Daher wird der Gesamtverdrahtungswiderstand stark verringert. Außerdem weist
der Strompfad der oberen und unteren Schichtverdrahtungen entsprechend
der Größe des Kontaktabschnitts
keinen konkaven und konvexen Abschnitt auf, so daß der Gesamtverdrahtungswiderstand
weiter verringert wird.
-
Modifikation
-
Obwohl die Sourcezelle 20SE am Umfang des
Maschenmusters angeordnet ist, kann die Drainzelle am Umfang des
Maschenmusters angeordnet sein. Außerdem kann die Drainzelle
das innere Maschenmuster umgeben, das aus den abwechselnd angeordneten
Source- und Drainzellen besteht. In diesem Fall schneidet, wie es
in 1 gezeigt ist, sogar
dann, wenn ein Graben um das Maschenmuster zur Isolierung der Halbleitereinrichtung
ausgebildet ist, der Graben einen PN-Übergang nicht. Daher wird das
Auftreten des Leckens des Stromes begrenzt. Im speziellen berührt ein
PN-Übergang
zwischen der Halbleiterschicht 10 vom N-Typ und dem Kanaldiffusionsbereich 11 vom
P-Typ den an der linken Seite der Sourcezelle angeordneten Graben
un ter der Annahme, daß der
Graben an der linken Seite der Sourcezelle und der rechten Seite
der Drainzelle angeordnet ist. Andererseits bildet bei dem an der
rechten Seite der Drainzelle angeordnete Graben eine Grenzfläche zwischen
der Halbleiterschicht 10 vom N-Typ und dem Quellenbereich 16 vom
N+-Typ nicht den PN-Übergang. Wenn die Drainzelle
am Umfang des Maschenmusters angeordnet ist, ist daher der PN-Übergang
nicht am Umfang des Maschenmus-. ters angeordnet, so daß ein Lecken
des Stroms oder ein Isolationsdurchbruch, die durch Schneiden des PN-Übergangs durch den Graben verursacht
werden, nicht auftritt. Wenn die Drainzelle am Umfang des Maschenmusters
und die Source- und Drainzellen abwechselnd im inneren Maschenmuster
angeordnet sind, wird die Beziehung zwischen den oberen und unteren
Schichtverdrahtungen entsprechend den Source- und Drainzellen umgekehrt.
-
Derartige Änderungen und Modifikationen sollen
als innerhalb des Bereichs der vorliegenden Erfindung, die durch
die zugehörigen
Ansprüche
definiert ist, verstanden werden.