DE19541497B4 - Lateraler Feldeffekttransistor - Google Patents
Lateraler Feldeffekttransistor Download PDFInfo
- Publication number
- DE19541497B4 DE19541497B4 DE19541497A DE19541497A DE19541497B4 DE 19541497 B4 DE19541497 B4 DE 19541497B4 DE 19541497 A DE19541497 A DE 19541497A DE 19541497 A DE19541497 A DE 19541497A DE 19541497 B4 DE19541497 B4 DE 19541497B4
- Authority
- DE
- Germany
- Prior art keywords
- source
- drain
- zone
- electrode layer
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 11
- 239000010410 layer Substances 0.000 claims abstract description 133
- 239000011229 interlayer Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 238000002161 passivation Methods 0.000 description 8
- 239000002344 surface layer Substances 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
- H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Wire Bonding (AREA)
Abstract
Lateraler
Feldeffekttransistor, umfassend:
ein Halbleitersubstrat,
eine auf dem Halbleitersubstrat ausgebildete Sourcezone, die eine Mehrzahl von sich in einer ersten Richtung erstreckenden Sourcezonen-Streifen umfaßt,
eine auf dem Halbleitersubstrat ausgebildete Drainzone, die eine Mehrzahl von sich in der ersten Richtung erstreckenden Drainzonen-Streifen umfaßt, welche mit den Sourcezonen-Streifen abwechselnd in einer zur ersten Richtung senkrechten zweiten Richtung angeordnet sind,
eine Sourceelektrode (510) mit einer ersten Sourceelektroden-Schicht (510), die auf einem ersten Zwischenschichtisolierfilm einen jeweiligen Sourceelektroden-Streifen über jedem Sourcezonen-Streifen aufweist, der über wenigstens einen Sourcekontakt (514) mit dem Sourcezonen-Streifen verbunden ist,
eine Drainelektrode mit einer ersten Drainelektroden-Schicht (511), die auf dem ersten Zwischenschichtisolierfilm einen jeweiligen Drainelektroden-Streifen über jedem Drainzonen-Streifen aufweist, der über wenigstens einen Drainkontakt (515) mit dem Drainzonen-Streifen verbunden ist,
eine Sourceanschlußfläche, die mit der Sourceelektrode verbunden ist, und
eine Drainanschlußfläche, die mit der Drainelektrode verbunden ist,
dadurch gekennzeichnet, daß
die Sourceelektrode eine zweite...
ein Halbleitersubstrat,
eine auf dem Halbleitersubstrat ausgebildete Sourcezone, die eine Mehrzahl von sich in einer ersten Richtung erstreckenden Sourcezonen-Streifen umfaßt,
eine auf dem Halbleitersubstrat ausgebildete Drainzone, die eine Mehrzahl von sich in der ersten Richtung erstreckenden Drainzonen-Streifen umfaßt, welche mit den Sourcezonen-Streifen abwechselnd in einer zur ersten Richtung senkrechten zweiten Richtung angeordnet sind,
eine Sourceelektrode (510) mit einer ersten Sourceelektroden-Schicht (510), die auf einem ersten Zwischenschichtisolierfilm einen jeweiligen Sourceelektroden-Streifen über jedem Sourcezonen-Streifen aufweist, der über wenigstens einen Sourcekontakt (514) mit dem Sourcezonen-Streifen verbunden ist,
eine Drainelektrode mit einer ersten Drainelektroden-Schicht (511), die auf dem ersten Zwischenschichtisolierfilm einen jeweiligen Drainelektroden-Streifen über jedem Drainzonen-Streifen aufweist, der über wenigstens einen Drainkontakt (515) mit dem Drainzonen-Streifen verbunden ist,
eine Sourceanschlußfläche, die mit der Sourceelektrode verbunden ist, und
eine Drainanschlußfläche, die mit der Drainelektrode verbunden ist,
dadurch gekennzeichnet, daß
die Sourceelektrode eine zweite...
Description
- Die vorliegende Erfindung betrifft einen lateralen Feldeffekttransistor (nachfolgend einfach als "MOSFET" bezeichnet gemäß dem Oberbegriff des Patentanspruchs 1.
- Ein solcher lateraler MOSFET ist aus
JP 63-292647 A - In letzter Zeit ist man eifrig bemüht, den Durchlaßwiderstand von Halbleitervorrichtungen in elektronischen Geräten zu verringern, um den Leistungsverbrauch und die Versorgungsspannung solcher elektronischer Geräte zu senken, damit sie als tragbare Geräte eingesetzt werden können. Dafür werden Schaltelemente mit sehr niedrigem Durchlaßwiderstand von weniger als einigen 10 mΩ gesucht. Laterale Feldeffekttransistoren, die Sourceelektrode, Drainelektrode und Gateelektrode auf derselben Hauptfläche eines Substrats aufweisen, eignen sich zur Integration vieler Elemente. Die Durchlaßspannung der lateralen Feldeffekttransistoren ist insbesondere im Bereich niedriger Ströme gering, da bei diesen Transistoren der Strom nicht durch pn-Übergänge fließen muß.
-
10 ist eine Draufsicht auf eine laterale Feldeffekttransistoranordnung, das heißt ein MOSFET-Chip100 .11 ist eine Teilquerschnittsansicht längs der Linie XI in10 . Gemäß Darstellung in11 ist auf einem p-leitenden Substrat101 eine p-leitende Wannenzone103 ausgebildet. In der Oberflächenschicht der Wannenzone103 ist eine p-leitende Basiszone104 ausgebildet. Eine n-leitende Sourcezone105 ist in der Oberflächenschicht der Basiszone104 ausgebildet. Eine n-leitende Offsetzone106 ist in der Oberflächenschicht der Wannenzone103 in geringem Abstand von der Basiszone104 ausgebildet. Ein dicker Oxidfilm (LOCOS)112 ist auf einem Teil der Offsetzone106 ausgebildet. Eine n-leitende Drainzone107 ist in einem Teil der Offsetzone106 ausgebildet. Die Drainzone107 befindet sich auf der der Basiszone104 abgewandten Seite des Oxidfilms112 . Eine polykristalline Siliziumgateelektrode109 ist auf einem Gateoxidfilm108 über Teilen der Basiszone104 und der Wannenzone103 angeordnet, die sich zwischen der Sourcezone105 und der Offsetzone106 erstrecken. Eine Sourceelektrode110 steht über einen Sourcekontakt114 gemeinsam mit der Sourcezone105 und der Basiszone104 im Kontakt. Eine Drainelektrode111 steht über einen Drainkontakt115 mit der Drainzone107 im Kontakt. - Wenn der Gateelektrode
109 des lateralen MOSFETs ein positives Signal zugeführt wird, während zwischen der Drainelektrode111 und der Sourceelektrode110 eine Spannung anliegt, wird in den Oberflächenschichten der Basiszone104 und der Wannenzone103 eine Inversionsschicht gebildet. Mit der Bildung dieser Inversionsschicht fließt ein Strom zwischen der Drainelektrode111 und der Sourceelektrode110 . Wenn das Signal von der Gateelektrode109 entfernt wird, verschwindet die Inversionsschicht und der Stromfluß zwischen der Drainelektrode111 und der Sourceelektrode110 wird unterbrochen. - Bei tatsächlichen MOSFETs werden die Sourcezone
105 und die Drainzone107 oft in Form von Streifen ausgebildet, um die Länge der gegenüberliegenden Flächen von Sourcezone105 und Drainzone107 zu verlängern. Außerdem werden, wie in dem hier beschriebenen Fall, viele der in dem Teilschnitt von11 gezeigten Einheiten auf einem Chip100 angeordnet. Wie aus den10 und11 ersichtlich, ist dabei der in11 zwischen den gestrichelten Linie G-G' und F-F' dargestellte Aufbau mehrfach abwechselnd an den Linien G-G' und F-F' nach rechts gespiegelt. Entsprechend sind die Source- und Drainelektroden in Streifen ausgebildet, die gemäß Darstellung in10 jeweils an einem Ende miteinander verbunden sind, so daß zwei ineinander verschachtelte kammartige Elektrodenstrukturen entstehen. Manchmal werden auch die Sourcezone105 und die Drainzone107 in ähnlicher Weise kammartig ausgeführt. Der linke Teil der Basiszone104 , das heißt die äußerste Basiszone in11 ist mit dem dicken Oxidfilm112 bedeckt. Obwohl eine die Durchbruchsspannung der Vorrichtung bewahrende Stehspannungsstruktur auf der weiter links liegenden Seite in11 angeordnet ist, ist diese nicht dargestellt und wird nicht beschrieben, da sich die vorliegende Erfindung nicht darauf bezieht. - In
10 sind punktiert die Sourcekontakte114 und die Drainkontakte115 dargestellt. Die mit dicken Linien umrandeten Teile stellen die Sourceelektrode110 bzw. die Drainelektrode111 dar. Am Ende der Sourceelektrode110 , das heißt im Bereich des die einzelnen Streifen verbindenden Stegs befindet sich eine Sourceanschlußfläche116 , die nicht mit einem Passivierungsfilm bedeckt ist, um einen Anschluß mittels Drahtbondens zu ermöglichen. Am entsprechenden Ende der Drainelektrode111 befindet sich eine Drainanschlußfläche117 , die aus gleichem Grund ebenfalls nicht mit einem Passivierungsfilm bedeckt ist. Eine Gateanschlußfläche124 ist mit den Gateelektroden109 verbunden. - Aufgrund der Verringerung des Durchlaßwiderstands, ist der Zuleitungswiderstand zu den Elektroden, das heißt das Verhältnis des Zuleitungswiderstands zum gesamten Durchlaßwiderstand nicht mehr vernachlässigbar.
- Aufgabe der Erfindung ist es, eine laterale Feldeffekttransistoranordnung zu schaffen, die eine Verringerung des Durchlaßwiderstands ohne Vergrößerung der Chipfläche ermöglicht.
- Diese Aufgabe wird erfindungsgemäß durch eine laterale Feldeffekttransistoranordnung gemäß Patentanspruch 1 gelöst.
- Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
- Der laterale Feldeffekttransistor gemäß der Erfindung erlaubt im Vergleich zu dem herkömmlichen von
10 bei im wesentlichen gleichem Durchlaßwiderstand eine deutliche Verringerung der Chipfläche, da die Sourceanschlußfläche und die Drainanschlußfläche über den die Source- und Drainzonen bildenden Streifen ausgebildet sind, bzw. bei gleicher Chipfläche eine Verringerung des Durchlaßwiderstands, da die aktive Fläche für den Stromfluß vergrößert ist. - Ausführungsbeispiele der Erfindung und weitere mit ihnen verbundene Vorteile werden nachfolgend anhand der Zeichnungen näher erläutert. Es zeigen:
-
1 eine Draufsicht auf ein erstes Bezugsbeispiel der Erfindung, -
2 einen Querschnitt längs der Linie A-A' in1 , -
3 eine Draufsicht auf ein zweites Bezugsbeispiel der Erfindung, -
4 einen Querschnitt längs der Linie B-B' in3 , -
5 einen Querschnitt längs der Linie C-C in3 , -
6 eine Draufsicht auf ein drittes Bezugsbeispiel der Erfindung, -
7 einen Querschnitt längs der Linie D-D' in6 , -
8 einen Querschnitt längs der Linie E-E' in6 , -
9 eine Draufsicht auf ein Ausführungsbeispiel der Erfindung, -
10 eine Draufsicht auf eine herkömmliche laterale MOSFET-Anordnung, und -
11 einen Querschnitt längs der Linie XI in10 . - In allen Zeichnungen sind gleiche oder einander entsprechende Teile mit ähnlichen, sich nur in der Hunderterstelle unterscheidenden Bezugszahlen versehen und werden nicht jeweils gesondert erläutert.
-
1 ist eine Draufsicht, die eine Elektrodenanordnung auf einem Chip200 eines ersten Bezugsbeispiels eines lateralen MOSFETs gemäß der vorliegenden Erfindung zeigt. Bei dem MOSFET von2 handelt es sich um einen lateralen n-Kanal-DMOSFET. Ein Querschnitt längs der Linie A-A' in1 ist in2 gezeigt. Gemäß Darstellung in2 ist eine p-leitende Wannenzone203 auf einem p-leitenden Substrat201 ausgebildet. Eine p-leitende Basiszone204 und eine n-leitende Sourcezone205 sind selbst-ausgerichtet in einer Oberflächenschicht der Wannenzone203 unter Verwendung einer Gateelektrode209 als Maske ausgebildet. Eine n-leitende Offsetzone206 ist in der Oberflächenschicht der Wannenzone203 in engem Abstand von der Basiszone204 ausgebildet. Ein dicker Oxidfilm (LOCOS)212 ist auf einem Teil der Offsetzone206 ausgebildet. Eine n-leitende Drainzone207 ist in einem Teil der Offsetzone206 ausgebildet. Die Drainzone207 befindet sich auf der der Basiszone204 abgewandten Seite des Oxidfilms212 . Die polykristalline Siliziumgateelektrode209 befindet sich auf einem Gateoxidfilm208 über Abschnitten der Basiszone204 und der Wannenzone203 , die sich zwischen der Sourcezone205 und der Offsetzone206 erstrecken. Ein Streifen einer ersten Sourceelektrodenschicht210 ist über einen Sourcekontakt214 gemeinsam mit der Sourcezone205 und der Basiszone204 verbunden. Ein Streifen einer ersten Drainelektrodenschicht211 ist über einen Drainkontakt215 mit der Drainzone207 verbunden. Die Streifen der ersten Sourceelektrodenschicht210 erstrecken sich über einem Zwischenschichtisolierfilm213 und sind jeweils breiter als der Sourcekontakt214 . Die Streifen der ersten Drainelektrodenschicht211 erstrecken sich ebenfalls über dem Zwischenschichtisolierfilm213 und sind jeweils breiter als der Drainkontakt215 . Die Streifen der ersten Sourceelektrodenschicht210 und der ersten Drainelektrodenschicht211 sind auf dem Zwischenschichtisolierfilm213 voneinander getrennt angeordnet und nicht miteinander verbunden. Eine zweite Drainelektrodenschicht219 ist über den Elektrodenschichten210 und211 auf einem Zwischenschichtisolierfilm223 angeordnet. Die erste Drainelektrodenschicht211 und die zweite Drainelektrodenschicht219 sind im Bereich des Schnitts A-A in1 nicht miteinander verbunden. Mit Ausnahme der Drainanschlußfläche217 befindet sich ein Passivierungsfilm auf der zweiten Drainelektrodenschicht219 , der in2 nicht erkennbar ist, da sich der in2 dargestellte Schnitt im Bereich der Drainanschlußfläche217 befindet. Die in2 gezeigte Basiszone204 ist die des äußersten Zahns einer kammartigen Basiszone. Deshalb ist auf der linken Seite der in2 gezeigten Basiszone204 keine Sourcezone, dafür aber der Oxidfilm212 ausgebildet. Der weitere Aufbau rechts von der Darstellung in2 ergibt sich durch Spiegeln des in2 durch die beiden gestrichelten Linien abgeteilten Bereichs abwechselnd an der durch den Drainkontakt215 verlaufenden Linie und der durch den Sourcekontakt214 verlaufenden Linie. Die rechte Randseite ist schließlich symmetrisch zur linken Seite in2 ausgebildet. -
1 zeigt die doppelten Elektrodenschichten durch dicke ausgezogene Linien und dicke gestrichelte Linien. Die dicken gestrichelten Linien bezeichnen die unten liegenden ersten Elektrodenschichten. Die kammartige erste Sourceelektrodenschicht210 und die kammartige erste Drainelektrodenschicht211 sind gemäß Darstellung ineinander verzahnt. Die durch dünne gepunktete Linien dargestellten Bereiche in1 , die innerhalb der dicken gestrichelten Linien liegen, bezeichnen die Sourcekontakte214 , die mit den streifenförmigen Sourcezone205 im Kontakt stehen, bzw. die Drainkontakte215 , die mit den streifenförmigen Drainzonen207 im Kontakt stehen. Der im oberen Teil von1 mit der dicken ausgezogenen Linie umrandete Bereich stellt die zweite Drainelektrodenschicht219 dar. Der im unteren Teil von1 durch die dicke ausgezogene Linie umrandete Bereich stellt die zweite Sourceelektrodenschicht218 dar. Die erste Sourceelektrodenschicht und die zweite Sourceelektrodenschicht sind über ein Sourceverbindungsloch220 miteinander verbunden, das in1 als schraffierter Bereich dargestellt und so ausgebildet ist, daß die streifenförmigen Sourcezonen205 verbunden werden (das heißt, das Sourceverbindungsloch220 befindet sich im Bereich des Stegs der kammartigen ersten Sourceelektrodenschicht). Die erste Drainelektrodenschicht und die zweite Drainelektrodenschicht sind über ein Drainverbindungsloch221 miteinander verbunden, das in1 als schraffierter Bereich dargestellt und so ausgebildet ist, daß die streifenförmigen Drainzonen207 verbunden werden (das heißt, das Drainverbindungsloch221 befindet sich im Bereich des Stegs der kammartigen ersten Drainelektrodenschicht). Die anderen Teile sind durch den Zwischenschichtisolierfilm223 isoliert. Der Passivierungsfilm ist vom größten Teil über der zweiten Sourceelektrodenschicht218 und der zweiten Drainelektrodenschicht219 entfernt, so daß darauf die Sourceanschlußfläche216 und die Drainanschlußfläche217 zum Anschluß mittels Drahtbondens ausgebildet werden können. Eine Gateanschlußfläche224 ist mit den Gateelektroden209 verbunden. Da der dargestellte Feldeffekttransistor spannungsgesteuert ist und keinen hohen Steuerstrom erfordert, braucht die Gateanschlußfläche nicht so groß zu sein und kann am Rand des Chips200 angeordnet werden. - Der MOSFET dieses ersten Bezugsbeispiels wird in gleicher Weise wie der herkömmliche von
10 betrieben. Der MOSFET dieses ersten Bezugsbeispiels erlaubt im Vergleich zu dem herkömmlichen von10 bei im wesentlichen gleichem Durchlaßwiderstand eine deutliche Verringerung der Chipfläche, da die Sourceanschlußfläche216 und die Drainanschlußfläche217 über den die Source- und Drainzonen bildenden Streifen ausgebildet sind, bzw. bei gleicher Chipfläche eine Verringerung des Durchlaßwiderstands, da die aktive Fläche für den Stromfluß vergrößert ist. -
3 ist eine Draufsicht auf eine Elektrodenanordnung eines Chips300 eines zweiten Bezugsbeispiels eines lateralen MOSFETs gemäß der vorliegenden Erfindung. Auch hier handelt es sich um einen lateralen n-Kanal-DMOSFET.4 ist eine Schnittansicht längs der Linie B-B in3 , und5 ist eine Schnittansicht längs der Linie C-C' in3 . Gemäß Darstellung in4 ist eine p-leitende Wannenzone303 auf einem p-leitenden Substrat301 ausgebildet. Eine p-leitende Basiszone304 , eine n-leitende Sourcezone305 , eine n-leitende Offsetzone306 , ein (LOCOS) Oxidfilm312 , eine n-leitende Drainzone307 , ein Gateoxidfilm308 und eine Gateelektrode309 sind auf der Wannenzone303 ausgebildet. Ein Streifen einer ersten Sourceelektrodenschicht310 steht über einen Sourcekontakt314 mit einem Streifen der Sourcezone305 und einem Streifen der Basiszone304 im Kontakt. Ein Streifen einer ersten Drainelektrodenschicht311 steht über einen Drainkontakt315 mit einem Streifen der Drainzone307 im Kontakt. Der insoweit beschriebene Aufbau ist der gleiche wie bei dem ersten Bezugsbeispiel. Eine zweite Drainelektrodenschicht319 , die auf einem Zwischenschichtisolierfilm323 über der ersten Sourceelektrodenschicht310 und der ersten Drainelektrodenschicht311 angeordnet ist, ist anders als bei dem ersten Bezugsbeispiel, mit der ersten Drainelektrodenschicht311 über Drainverbindungslöcher321 verbunden, die in3 schraffiert dargestellt sind. - Gemäß Darstellung in
5 ist eine zweite Sourceelektrodenschicht318 auf dem Zwischenschichtisolierfilm323 über der ersten Sourceelektrodenschicht310 und der ersten Drainelektrodenschicht311 angeordnet. Die zweite Sourceelektrodenschicht318 ist mit der ersten Sourceelektrodenschicht310 über Sourceverbindungslöcher320 verbunden, die in3 ebenfalls als schraffierte Bereiche dargestellt sind. - In
3 sind diese doppelten Elektrodenschichten durch dicke ausgezogene Linien und dicke gestrichelte Linien dargestellt. In der Figur kennzeichnen die dicken gestrichelten Linien die unten liegenden ersten Elektrodenschichten. Die Streifen der ersten Sourceelektrodenschicht310 sind beabstandet von und abwechselnd mit den Streifen der ersten Drainelektrodenschicht311 angeordnet. Die durch feine Punkte eingeschlossenen und innerhalb der dicken gestrichelten Linien liegenden Bereiche stellen die Sourcekontakte314 , die mit den Streifen der Sourcezone305 im Kontakt stehen, und die Drainkontakte315 , die mit den Streifen der Drainzone307 im Kontakt stehen, dar. Ein durch dicke ausgezogene Linien umrandeter und im oberen Teil von3 liegender Teil stellt die zweite Drainelektrodenschicht319 dar. Ein durch dicke ausgezogene Linien umrandeter und im unteren Teil von3 liegender Bereich stellt die zweite Sourceelektrodenschicht318 dar. Die erste Sourceelektrodenschicht und die zweite Sourceelektrodenschicht sind miteinander über die Sourceverbindungslöcher320 verbunden, die über den Streifen der Sourcezone305 liegen. Die erste Drainelektrodenschicht und die zweite Drainelektrodenschicht sind miteinander über die Drainverbindungslöcher321 verbunden, die über den Streifen der Drainzone307 liegen. Die anderen Teile sind durch den Zwischenschichtisolierfilm323 isoliert. Der Passivierungsfilm ist von den größten Teilen der zweiten Sourceelektrodenschicht318 und der zweiten Drainelektrodenschicht319 entfernt, so daß darauf eine Sourceanschlußfläche316 und eine Drainanschlußfläche317 für den Anschluß mittels Drahtbondens ausgebildet werden können. Die Gateanschlußfläche ist in gleicher Weise wie bei dem ersten Bezugsbeispiel angeordnet. - Der laterale MOSFET des zweiten Bezugsbeispiel wird in gleicher Weise wie der herkömmliche MOSFET der
10 und11 betrieben und bietet ihm gegenüber die gleichen Vorteile wie das erste Bezugsbeispiel. Da darüberhinaus die Verbindungslöcher320 und321 für die Verbindung der ersten Elektrodenschichten mit den zweiten Elektrodenschichten unter den zweiten Elektrodenschichten (über den Source/Drainzonenstreifen) angeordnet sind, fließt der Sourcestrom nur vertikal von der unterhalb der Sourceanschlußfläche316 liegenden Sourcezone zur zweiten Sourceelektrodenschicht318 . Damit wird der Sourcestrompfad sehr kurz und sein Verdrahtungswiderstand extrem niedrig. Gleiches gilt für den Drainstrom, der nur vertikal von der unterhalb der Drainanschlußfläche317 liegenden Drainzone zur zweiten Drainelektrodenschicht319 über einen sehr kurzen Weg und damit einen extrem niedrigen Verdrahtungswiderstand fließt. -
6 ist eine Draufsicht auf eine Elektrodenanordnung auf einem Chip400 eines dritten Bezugsbeispiels eines lateralen MOSFETs gemäß der vorliegenden Erfindung. Wiederum handelt es sich um einen lateralen n-Kanal-DMOSFET.7 zeigt einen Querschnitt längs der Linie D-D' in6 , und8 zeigt den Querschnitt längs der Linie E-E in6 . Da die Halbleiterzonen in ähnlicher Weise wie bei dem ersten und dem zweiten Bezugsbeispiel auf dem Halbleitersubstrat ausgebildet sind, soll sich die nachfolgende Beschreibung auf die Konfiguration der Elektroden konzentrieren. Gemäß Darstellung in7 steht ein Streifen einer ersten Sourceelektrodenschicht410 über einen Sourcekontakt414 gemeinsam mit einem Streifen einer n-leitenden Sourcezone405 und einem Streifen einer p-leitenden Basiszone404 im Kontakt. Ein Streifen einer ersten Drainelektrodenschicht411 ist oberhalb einer n-leitenden Drainzone407 angeordnet. In dem in7 gezeigten Querschnitt steht die erste Drainelektrodenschicht411 jedoch nicht mit der Drainzone407 im Kontakt. Die Streifen der ersten Sourceelektrodenschicht410 erstrecken sich auf einem Zwischenschichtisolierfilm413 und sind jeweils breiter als der Sourcekontakt414 . Die Streifen der ersten Sourceelektrodenschicht410 sind von denen der ersten Drainelektrodenschicht411 durch den Zwischenschichtisolierfilm413 getrennt und nicht mit letzteren verbunden. Eine zweite Drainelektrodenschicht419 ist über der ersten Sourceelektrodenschicht410 und der ersten Drainelektrodenschicht411 auf einem Zwischenschichtisolierfilm423 angeordnet. Die zweite Drainelektrodenschicht419 ist mit der ersten Drainelektrodenschicht411 über Drainverbindungslöcher421 verbunden. Ein auf der zweiten Drainelektrodenschicht419 ausgebildeter Passivierungsfilm ist in diesem Querschnitt nicht sichtbar. - Gemäß Darstellung in
8 steht ein Streifen der ersten Drainelektrodenschicht411 über einen Drainkontakt415 mit einem Streifen einer n-leitenden Drainzone407 im Kontakt. Die erste Sourceelektrodenschicht410 ist über der Sourcezone405 angeordnet. In dem Querschnitt von8 steht die erste Sourceelektrodenschicht410 nicht mit der Sourcezone405 in Verbindung. Die Streifen der ersten Drainelektrodenschicht411 erstrecken sich auf dem Zwischenschichtisolierfilm413 und sind jeweils breiter als der Drainkontakt415 . Die Streifen der ersten Drainelektrodenschicht411 sind von denen der ersten Sourceelektrodenschicht410 durch den Zwischenschichtisolierfilm413 getrennt und stehen mit letzteren nicht in Verbindung. Die zweite Sourceelektrodenschicht418 ist über der ersten Sourceelektrodenschicht410 und der ersten Drainelektrodenschicht411 auf dem Zwischenschichtisolierfilm423 angeordnet. Die zweite Sourceelektrodenschicht418 ist mit der ersten Sourceelektrodenschicht410 über Sourceverbindungslöcher420 verbunden. Ein auf der zweiten Sourceelektrodenschicht418 ausgebildeter Passivierungsfilm ist in diesem Querschnitt nicht sichtbar. - In
6 sind die doppelten Elektrodenschichten durch dicke ausgezogene Linie und dicke gestrichelte Linien dargestellt. Die dicken gestrichelten Linien bezeichnen die unten liegenden ersten Elektrodenschichten. Die Streifen der ersten Sourceelektrodenschicht410 sind beabstandet von und abwechselnd mit den Streifen der ersten Drainelektrodenschicht411 angeordnet. Durch feine Punktlinien umrandete und innerhalb der dicken gestrichelten Linien liegende Bereiche stellen die Sourcekontakte414 , die die jeweiligen Streifen der Sourcezone405 kontaktieren, bzw. stellen die Drainkontakte415 dar, die einen jeweiligen Streifen der Drainzone407 kontaktieren. Der mit dicken ausgezogenen Linien umrandete, im oberen Teil von6 liegende Bereich stellt die zweite Drainelektrodenschicht419 dar. Der mit dicken ausgezogenen Linien umrandete und im unteren Teil von6 liegende Bereich stellt die zweite Sourceelektrodenschicht418 dar. Die erste Sourceelektrodenschicht und die zweite Sourceelektrodenschicht sind über die Sourceverbindungslöcher420 miteinander verbunden, die als schraffierte Bereiche dargestellt sind. Die erste Drainelektrodenschicht und die zweite Drainelektrodenschicht sind über die Drainverbindungslöcher421 miteinander verbunden, die ebenfalls als schraffierte Bereiche dargestellt sind. Die anderen Teile sind durch den Zwischenschichtisolierfilm423 isoliert. Wie in6 dargestellt, ist jeder unter der zweiten Drainelektrodenschicht419 liegende Sourcekontakt414 in Form eines geraden Streifens ausgebildet. Jeder unter der zweiten Sourceelektrodenschicht418 liegende Drainkontakt415 ist ebenfalls als gerader Streifen ausgebildet. Unterhalb der zweiten Drainelektrodenschicht419 sind die Drainkontakte415 abwechselnd beabstandet mit den Drainverbindungslöchern421 ausgebildet. In ähnlicher Weise sind unterhalb der zweiten Sourceelektrodenschicht418 die Sourcekontakte414 abwechselnd beabstandet mit den Sourceverbindungslöchern420 ausgebildet. Der Passivierungsfilm ist vom größten Teil über der zweiten Sourceelektrodenschicht418 und der zweiten Drainelektrodenschicht419 entfernt, so daß eine Sourceanschlußfläche416 und eine Drainanschlußfläche417 zur Ermöglichung des Anschlusses mittels Drahtbondens darauf ausgebildet werden können. Eine Gateanschlußfläche424 ist in gleicher Weise wie bei dem ersten Bezugsbeispiel angeordnet. - Wie beschrieben, sind bei diesem Bezugsbeispiel die Sourcekontakte
414 abwechselnd mit den Sourceverbindungslöchern420 ausgebildet, während die Drainkontakte415 abwechselnd mit den Drainverbindungslöchern421 ausgebildet sind. Der Grund dafür ist folgender. An der Stelle, wo die erste Sourceelektrodenschicht410 mit dem Sourcekontakt414 in Verbindung steht, neigt die erste Sourceelektrodenschicht410 zur Ausbildung einer Senke, wie sie in7 gezeigt ist. Es ist dann sehr schwierig, das Sourceverbindungsloch420 , welches durch den Zwischenschichtisolierfilm423 , der auf der ersten Sourceelektrodenschicht410 abgeschieden ist, durch Abscheiden der zweiten Sourceelektrodenschicht418 vollständig aufzufüllen. Deshalb besteht die Neigung, daß der Kontaktwiderstand zwischen der ersten und der zweiten Sourceelektrodenschicht ansteigt. Zur Vermeidung dieses Problems ist es nötig, die Öffnung für den Sourcekontakt414 vollständig aufzufüllen und die erste Sourceelektrodenschicht410 flach zu machen. Zur Vermeidung dieser umständlichen Verfahrensschritte sind die Sourcekontakte414 und die Sourceverbindungslöcher420 in Streifenlängsrichtung gegeneinander versetzt. Aus demselben Grund sind die Drainkontakte415 und die Drainverbindungslöcher421 in Streifenlängsrichtung gegeneinander versetzt. Obwohl im Vergleich mit dem zweiten Bezugsbeispiel die Querschnitte der Sourceverbindungslöcher420 und der Drainverbindungslöcher421 reduziert sind, beeinflußt dieser reduzierte Querschnitt den Widerstand nicht so sehr, da der Abstand zwischen der ersten und der zweiten Elektrodenschicht kurz ist. - Für Experimente wurde ein lateraler n-Kanal-MOSFET mit dem Aufbau des dritten Bezugsbeispiels hergestellt. Der Abstand zwischen der Mitte eines Sourcezonenstreifens und der Mitte eines benachbarten Drainzonenstreifens, nahezu ausschließlich von der Durchbruchsspannungsklasse der Vorrichtung bestimmt, wurde auf 7,8 μm gesetzt. Die halbe Breite der ersten Sourceelektrodenschicht
410 (genauer eines Streifens) und die halbe Breite der ersten Drainelektrodenschicht411 (genauer eines Streifens) betrugen 3,3 μm. Die erste Sourceelektrodenschicht410 und die erste Drainelektrodenschicht411 waren um 1,2 μm beabstandet. Die Vorrichtung war 1,5 mm hoch, 3,4 mm breit und hatte eine Fläche von 5,1 mm2. Der Durchlaßwiderstand pro Flächeneinheit innerhalb der Vorrichtung betrug 0,2 Ωmm2. Der Schichtwiderstand der ersten Elektrodenschichten aus Aluminium betrug 0,02 Ω. Der Durchlaßwiderstand innerhalb der Vorrichtung betrug 40 mΩ. Der Widerstand der ersten Aluminiumverdrahtungsschicht betrug 10 mΩ und der Gesamtdurchlaßwiderstand betrug 50 mΩ. - Da der Verdrahtungswiderstand der ersten Elektrodenschichten bei dem herkömmlichen lateralen n-Kanal-MOSFET der
10 und11 20 mΩ beträgt, doppelt so viel wie der der oben beschriebenen experimentellen Vorrichtung bei gleicher Vorrichtungsgröße (mit Ausnahme der Anschlußflächen) ist der Durchlaßwiderstand bei dem MOSFET gemäß der Erfindung um 17% verbessert. Bei dem MOSFET gemäß der Erfindung ist die Chipfläche um 21%, das heißt um die Anschlußfläche von 2 × 3,4 mm × 0,2 mm = 1,36 mm2 verringert, die der herkömmliche MOSFET benötigt. Darüberhinaus erlaubt der MOSFET gemäß der Erfindung die Verwendung eines Bonddrahts mit 500 μm Durchmesser, was sehr viel dicker ist als der herkömmliche Bonddraht von 50 μm Durchmesser, was eine Verringerung des Drahtbondwiderstands erlaubt. -
9 ist eine Draufsicht, die eine Elektrodenanordnung auf einem Chip500 eines Ausführungsbeispiels eines lateralen MOSFETs gemäß der vorliegenden Erfindung zeigt. Die in9 gezeigte Vorrichtung hat wie das dritte Bezugsbeispiel als Streifen ausgebildete Sourceelektroden und Drainelektroden und eine Verdrahtungsstruktur, die nahezu gleich der des dritten Bezugsbeispiels ist. Gemäß Darstellung in9 ist bei dem vorliegenden Bezugsbeispiel die Breite eines Streifens der ersten Sourceelektrodenschicht510 unter der zweiten Sourceelektrodenschicht518 1,3 μm einschließlich des minimalen Auslegungsregelwerts von 0,8 μm entsprechend dem einen Sourcekontakt514 überlappenden Abschnitt. Da der Abstand zwischen den Streifenmitten der Source- und Drainzonen bei derselben Durchbruchsspannungsklasse der gleiche ist wie bei dem dritten Bezugsbeispiel, ist die Breite der Streifen der ersten Drainelektrodenschicht511 auf 5,3 μm erweitert. In ähnlicher Weise ist die Breite der Streifen der ersten Sourceelektrodenschicht510 unter der zweiten Drainelektrodenschicht519 auf 5,3 μm erweitert. Daher wird der Verdrahtungswiderstand um 34% auf 6,5 mΩ bei gleicher Vorrichtungsgröße von 1,5 mm Höhe und 3,4 mm Breite wie bei dem dritten Bezugsbeispiel gesenkt. Bei dem MOSFET des Ausführungsbeispiels ist der Gesamtdurchlaßwiderstand um 7,0% auf 46,5 mΩ reduziert.
Claims (4)
- Lateraler Feldeffekttransistor, umfassend: ein Halbleitersubstrat, eine auf dem Halbleitersubstrat ausgebildete Sourcezone, die eine Mehrzahl von sich in einer ersten Richtung erstreckenden Sourcezonen-Streifen umfaßt, eine auf dem Halbleitersubstrat ausgebildete Drainzone, die eine Mehrzahl von sich in der ersten Richtung erstreckenden Drainzonen-Streifen umfaßt, welche mit den Sourcezonen-Streifen abwechselnd in einer zur ersten Richtung senkrechten zweiten Richtung angeordnet sind, eine Sourceelektrode (
510 ) mit einer ersten Sourceelektroden-Schicht (510 ), die auf einem ersten Zwischenschichtisolierfilm einen jeweiligen Sourceelektroden-Streifen über jedem Sourcezonen-Streifen aufweist, der über wenigstens einen Sourcekontakt (514 ) mit dem Sourcezonen-Streifen verbunden ist, eine Drainelektrode mit einer ersten Drainelektroden-Schicht (511 ), die auf dem ersten Zwischenschichtisolierfilm einen jeweiligen Drainelektroden-Streifen über jedem Drainzonen-Streifen aufweist, der über wenigstens einen Drainkontakt (515 ) mit dem Drainzonen-Streifen verbunden ist, eine Sourceanschlußfläche, die mit der Sourceelektrode verbunden ist, und eine Drainanschlußfläche, die mit der Drainelektrode verbunden ist, dadurch gekennzeichnet, daß die Sourceelektrode eine zweite Sourceelektroden-Schicht (518 ) aufweist, die auf einem zweiten Zwischenschichtisolierfilm über der ersten Sourceelektroden-Schicht (510 ) so angeordnet ist, daß sie die Sourcezonen-Streifen und die Drainzonen-Streifen in der zweiten Richtung überdeckt und einen ersten Abschnitt der Sourcezonen-Streifen und der Drainzonen-Streifen in der ersten Richtung überdeckt, wobei die erste Sourceelektroden-Schicht (510 ) und die zweite Sourceelektroden-Schicht (518 ) über wenigstens ein den Zwischenschichtisolierfilm durchsetzendes Sourceverbindungsloch (520 ) miteinander verbunden sind und die Sourceanschlußfläche auf der zweiten Sourceelektroden-Schicht (518 ) angeordnet ist, und die Drainelektrode ebenfalls eine zweite Drainelektroden-Schicht (519 ) aufweist, die auf dem zweiten Zwischenschichtisolierfilm über der ersten Drainelektroden-Schicht (511 ) so angeordnet ist, daß sie die Sourcezonen-Streifen und die Drainzonen-Streifen in der zweiten Richtung überdeckt und einen zweiten Abschnitt der Sourcezonen-Streifen und der Drainzonen-Streifen in der ersten Richtung überdeckt, wobei die erste Drainelektroden-Schicht (511 ) und die zweite Drainelektroden-Schicht (519 ) über wenigstens ein den Zwischenschichtisolierfilm durchsetzendes Drainverbindungsloch (521 ) miteinander verbunden sind und die Drainanschlußfläche auf der zweiten Drainelektroden-Schicht (519 ) angeordnet ist, wobei unter der zweiten Drainelektroden-Schicht (519 ) die Sourceelektroden-Streifen in der zweiten Richtung breiter sind als die Drainelektroden-Streifen und unter der zweiten Sourceelektroden-Schicht (518 ) die Drainelektroden-Streifen in der zweiten Richtung breiter sind als die Sourceelektroden-Streifen. - Transistor nach Anspruch 1, bei dem die erste Sourceelektroden-Schicht einen ersten Verbindungsabschnitt umfaßt, der sich in der zweiten Richtung erstreckt und jeweilige Enden der Sourceelektroden-Streifen miteinander verbindet, bei dem nur ein Sourceverbindungsloch vorgesehen ist, das mit dem ersten Verbindungsabschnitt ausgerichtet ist, bei dem die erste Drainelektroden-Schicht einen zweiten Verbindungsabschnitt umfaßt, der sich in der zweiten Richtung erstreckt und jeweilige Enden der Drainelektroden-Streifen miteinander verbindet, und bei dem nur ein Drainverbindungsloch vorgesehen ist, das mit dem zweiten Verbindungsabschnitt ausgerichtet ist.
- Transistor nach Anspruch 1, bei dem wenigstens ein Sourceverbindungsloch über jedem der Sourcezonen-Streifen angeordnet ist und wenigstens ein Drainverbindungsloch über jedem der Drainzonen-Streifen angeordnet ist.
- Transistor nach Anspruch 3, bei dem der wenigstens eine Sourcekontakt und das wenigstens eine Sourceverbindungsloch in der ersten Richtung gegeneinander versetzt sind und der wenigstens eine Drainkontakt und das wenigstens eine Drainverbindungsloch in der ersten Richtung gegeneinander versetzt sind.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6277294A JPH08139318A (ja) | 1994-11-11 | 1994-11-11 | 横型電界効果トランジスタ |
JP277294/94 | 1994-11-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19541497A1 DE19541497A1 (de) | 1996-05-15 |
DE19541497B4 true DE19541497B4 (de) | 2009-02-05 |
Family
ID=17581537
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19541497A Expired - Lifetime DE19541497B4 (de) | 1994-11-11 | 1995-11-07 | Lateraler Feldeffekttransistor |
Country Status (3)
Country | Link |
---|---|
US (1) | US5633525A (de) |
JP (1) | JPH08139318A (de) |
DE (1) | DE19541497B4 (de) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0766309A3 (de) * | 1995-08-28 | 1998-04-29 | Texas Instruments Incorporated | Feldeffekttransistor mit mehrschichtiger Metallisierung und integrierter Schaltung dafür |
US5719423A (en) * | 1995-08-31 | 1998-02-17 | Texas Instruments Incorporated | Isolated power transistor |
US5710451A (en) * | 1996-04-10 | 1998-01-20 | Philips Electronics North America Corporation | High-voltage lateral MOSFET SOI device having a semiconductor linkup region |
US6236084B1 (en) * | 1998-06-01 | 2001-05-22 | Seiko Instruments Inc. | Semiconductor integrated circuit device having double diffusion insulated gate field effect transistor |
US7166867B2 (en) | 2003-12-05 | 2007-01-23 | International Rectifier Corporation | III-nitride device with improved layout geometry |
JP2007165398A (ja) * | 2005-12-09 | 2007-06-28 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
US20070197922A1 (en) * | 2006-02-17 | 2007-08-23 | Honeywell International Inc. | Disposable pressure sensor systems and packages therefor |
DE102006050087A1 (de) * | 2006-10-24 | 2008-04-30 | Austriamicrosystems Ag | Halbleiterkörper und Verfahren zum Entwurf eines Halbleiterkörpers mit einer Anschlussleitung |
JP2010530619A (ja) * | 2007-06-18 | 2010-09-09 | ミクロガン ゲーエムベーハー | 垂直コンタクト部を備える電気回路 |
US7701065B2 (en) * | 2007-10-26 | 2010-04-20 | Infineon Technologies Ag | Device including a semiconductor chip having a plurality of electrodes |
JP2009111110A (ja) * | 2007-10-30 | 2009-05-21 | Nec Electronics Corp | 半導体装置 |
JP2008199037A (ja) * | 2008-03-10 | 2008-08-28 | Renesas Technology Corp | 電力用半導体装置および電源回路 |
JP5420854B2 (ja) * | 2008-04-28 | 2014-02-19 | パナソニック株式会社 | 半導体装置およびその製造方法 |
JP6176817B2 (ja) | 2011-10-17 | 2017-08-09 | ローム株式会社 | チップダイオードおよびダイオードパッケージ |
JP6389300B2 (ja) * | 2011-10-17 | 2018-09-12 | ローム株式会社 | 半導体装置 |
JP5787784B2 (ja) * | 2012-02-15 | 2015-09-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP6100026B2 (ja) * | 2013-03-06 | 2017-03-22 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置 |
DE102016100504B4 (de) * | 2016-01-13 | 2021-11-18 | Infineon Technologies Ag | Transistorbauelement mit segmentierter Kontaktschicht |
JP7387567B2 (ja) * | 2020-09-24 | 2023-11-28 | 株式会社東芝 | 半導体装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63292647A (ja) * | 1987-05-26 | 1988-11-29 | Fuji Xerox Co Ltd | 半導体集積回路装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61144872A (ja) * | 1984-12-19 | 1986-07-02 | Toshiba Corp | 半導体装置 |
-
1994
- 1994-11-11 JP JP6277294A patent/JPH08139318A/ja active Pending
-
1995
- 1995-11-01 US US08/551,353 patent/US5633525A/en not_active Expired - Lifetime
- 1995-11-07 DE DE19541497A patent/DE19541497B4/de not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63292647A (ja) * | 1987-05-26 | 1988-11-29 | Fuji Xerox Co Ltd | 半導体集積回路装置 |
Also Published As
Publication number | Publication date |
---|---|
US5633525A (en) | 1997-05-27 |
DE19541497A1 (de) | 1996-05-15 |
JPH08139318A (ja) | 1996-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19541497B4 (de) | Lateraler Feldeffekttransistor | |
DE19735430B4 (de) | MOS-Transistor | |
DE69936839T2 (de) | Laterales dünnfilm-silizium-auf-isolator-(soi)-jfet-bauelement | |
DE4037876C2 (de) | Laterale DMOS-FET-Vorrichtung mit reduziertem Betriebswiderstand | |
EP1051756B1 (de) | Mos-feldeffekttransistor mit hilfselektrode | |
DE19811297B4 (de) | MOS-Halbleitervorrichtung mit hoher Durchbruchspannung | |
DE60034483T2 (de) | L- und U-Gate-Bauelemente für SOI/SOS-Anwendungen | |
DE19611045C1 (de) | Durch Feldeffekt steuerbares Halbleiterbauelement | |
DE10303335B4 (de) | Halbleiterbauteil | |
DE102005023891B4 (de) | Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung und Siliziumkarbid-Halbleitervorrichtung | |
DE102004063523B4 (de) | Halbleitervorrichtung | |
DE69629017T2 (de) | Laterale dünnfilm-soi-anordnungen mit einem gradierten feldoxid und linearem dopierungsprofil | |
DE3301648A1 (de) | Misfet mit eingangsverstaerker | |
DE10153739A1 (de) | Halbleiterbauelement | |
DE2933694A1 (de) | Integrierter schaltkreis | |
DE102016104796B4 (de) | Halbleitervorrichtung | |
DE10225864A1 (de) | Halbleiterbauteil | |
DE102004051348A1 (de) | Superjunction Vorrichtung mit verbesserter Robustheit | |
DE1913053A1 (de) | Feldeffekttransistor mit isolierter Torelektrode | |
DE112005002852T5 (de) | Passivierungsstruktur mit Spannungsausgleichschleifen | |
DE102012200056A1 (de) | Halbleitervorrichtung und Verfahren zur Herstellung hiervon | |
DE102014113465B4 (de) | Elektronisches Bauteil | |
DE102013215378A1 (de) | Lateraler Hochspannungstransistor und Verfahren zu seiner Herstellung | |
EP1796175B1 (de) | DMOS-Transistor mit optimierter Randstruktur | |
DE102020203247B4 (de) | Halbleitervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP |
|
8320 | Willingness to grant licences declared (paragraph 23) | ||
R081 | Change of applicant/patentee |
Owner name: FUJI ELECTRIC CO., LTD., KAWASAKI-SHI, JP Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP Effective date: 20110826 |
|
R082 | Change of representative |
Representative=s name: HOFFMANN, ECKART, DIPL.-ING., DE Effective date: 20110826 |
|
R071 | Expiry of right |