DE69629017T2 - Laterale dünnfilm-soi-anordnungen mit einem gradierten feldoxid und linearem dopierungsprofil - Google Patents

Laterale dünnfilm-soi-anordnungen mit einem gradierten feldoxid und linearem dopierungsprofil Download PDF

Info

Publication number
DE69629017T2
DE69629017T2 DE69629017T DE69629017T DE69629017T2 DE 69629017 T2 DE69629017 T2 DE 69629017T2 DE 69629017 T DE69629017 T DE 69629017T DE 69629017 T DE69629017 T DE 69629017T DE 69629017 T2 DE69629017 T2 DE 69629017T2
Authority
DE
Germany
Prior art keywords
zone
lateral
thin
insulation layer
soi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69629017T
Other languages
English (en)
Other versions
DE69629017D1 (de
Inventor
L. Steven MERCHANT
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Application granted granted Critical
Publication of DE69629017D1 publication Critical patent/DE69629017D1/de
Publication of DE69629017T2 publication Critical patent/DE69629017T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf Halbleiter-auf-Isolator-(SOI)-Anordnungen und, im Besonderen, auf eine laterale Dünnschicht-Silicium-auf Isolator(SOI)-Anordnung mit einem Halbleitersubstrat, einer dünnen Isolationsschicht auf dem Substrat und einer lateralen Halbleiteranordnung, welche in einer dünnen Halbleiterschicht auf der Isolationsschicht vorgesehen ist, wobei die dünne Halbleiterschicht eine erste Zone eines ersten Leitfähigkeitstyps, eine zweite Zone eines, zu dem ersten Leitfähigkeitstyp entgegengesetzten, zweiten Leitfähigkeitstyps, welche von der ersten Zone durch eine laterale Driftzone des zweiten Leitfähigkeitstyps mit einem im Wesentlichen linearen Dotierungsprofil beabstandet ist, eine obere, dielektrische Isolationsschicht über der dünnen Halbleiterschicht sowie eine leitende Feldplatte auf der oberen, dielektrischen Isolationsschicht aufweist.
  • US-A-5 378 912 offenbart eine laterale Halbleiter-auf-Isolator-(SOI)-Anordnung, welche sich für Hochspannungs- und Hochleistungsanwendungsbereiche eignet. Die Anordnung kann durch einen LDMOS-Transistor, einen LIGBT, einen MOSFET oder eine Diode dargestellt sein. Durch ein lineares, verlaufendes Dotierungsprofil in der Driftzone der dünnen Halbleiterschicht wird auf der Oberseite der vergrabenen Isolationsschicht eine hohe Durchbruchspannung erreicht. Auf Grund der im Wesentlichen linearen Zunahme des lateralen Dotierungsprofils in der Dritzone in der Richtung von der Source zu dem Drain zusammen mit einem Halbleitermaterial, welches einen breiteren Bandabstand als Silicium in dieser Driftzone aufweist, wird eine hohe Felddurchschlagfestigkeit erreicht, was in einer hohen Durchbruchspannung resultiert.
  • Bei Herstellen von Hochspannungsleistungsanordnungen müssen in Bezug auf z. B. Durchbruchspannung, Größe, Leitungsverluste sowie Einfachheit und Zuverlässigkeit der Fertigung typischerweise Nachteile und Kompromisse in Kauf genommen werden. Oftmals hat eine Verbesserung eines Parameters, wie z. B. einer Durchbruchspannung, eine Beeinträchtigung eines anderen Parameters, wie z. B. Leitungsverluste, zur Folge. Idealerweise sollten Anordnungen dieser Art durch ausgezeichnete Merkmale in sämtlichen Bereichen bei minimalen Funktions- und Herstellungsnachteilen gekennzeichnet sein.
  • Verbesserungen der SOI-Grundstruktur, wobei höhere Durchbruchspannungen erreicht werden, indem ein lineares Dotierungsprofil in der Driftzone vorgesehen wird, sind in US-Patent 5 246 870 sowie US-Patent 5 300 448 dargestellt. Bei diesen SOI-Anordnungen ist die Driftzone zwischen dem Kanal und dem Drain in einer lateralen MOS-Struktur mit einem linearen, lateralen Dotierungsprofil versehen, wodurch sich im Wesentlichen höhere Durchbruchspannungscharakteristiken ergeben. Darüber hinaus ist in US-Patent 5 246 870 über einem Feldoxid, welches eine im Wesentlichen konstante Dicke aufweist, eine obere Feldplatte vorgesehen, damit die zweifache, leitfähige Ladung in der Driftzone vorgesehen werden kann, wodurch Leitungsverluste ohne Reduzierung der Durchbruchspannung verringert werden. Um jedoch eine hohe Durchbruchspannung aufrechtzuerhalten, muss die Gesamtmenge der leitfähigen Ladung in der Nähe der Source-Seite der Driftzone sehr gering gehalten werden, wodurch ein Engpass bei dem Stromfluss entsteht und eine optimale Reduzierung von Leitungsverlusten verhindert wird.
  • Eine weitere Methode ist in US-Patent 4 247 860 offenbart, wobei eine Silicium-auf-Saphir-(SOS)-Struktur ein verlaufendes Feldoxid in Verbindung mit einem gleichmäßigen, lateralen Dotierungsprofil vorsieht, um einen verbesserten Hochspannungsbetrieb zu erreichen. Diese Technik ist bei SOS-Anordnungen, bei welchen die untere Isolationsschicht aus Saphir mehrere Größenordnungen dicker als die vergleichbare Schicht bei SOI-Anordnungen ist, von Nutzen, so dass Spannungen von unterhalb der Driftzone praktisch keinen Einfluss auf den Betrieb der Anordnung haben; jedoch ist diese Technik nicht auf SOI-Anordnungen anwendbar, bei denen die Dicke der vergrabenen Isolationsschicht mit dieser der oberen Oxidschicht vergleichbar ist und die Driftzonenladung sowohl mit der oberen Feldplatte als auch dem Substrat, welches als untere Feldplatte dient, gekoppelt ist. Dagegen haben Spannungen von unterhalb der Driftzone auf Grund der Dicke der unteren Isolationsschicht bei SOS-Anordnungen keinen Einfluss, so dass die Driftzonenladung lediglich mit der oberen Feldplatte gekoppelt ist.
  • Infolgedessen wäre es wünschenswert, eine laterale Dünnschicht-SOI-Anordnung, wie oben beschrieben, vorzusehen, bei der Leitungsverluste jedoch weiter verringert werden können, ohne dabei die Durchbruchspannung der Anordnung zu reduzieren.
  • Es ist Aufgabe der vorliegenden Erfindung, eine laterale Dünnschicht-SOI-Anordnung vorzusehen, bei welcher Leitungsverluste verringert werden, während die Durchbruchspannung hoch bleibt.
  • Gemäß der vorliegenden Erfindung wird diese Aufgabe dadurch erfüllt, dass die obere dielektrische Isolationsschicht auf der lateralen Driftzone in Angrenzung an die erste Zone bis in Angrenzung an die zweite Zone in der Dicke im Wesentlichen linearver-läuft, wobei die leitende Feldplatte zumindest auf dem linear verlaufenden Teil der oberen Oxidisolationsschicht vorhanden ist und das Substrat bei Betrieb als weitere Feldplatte, in welcher die Driftladung auf der Source-Seite der lateralen Driftzone induziert wird, dient.
  • Durch die Anordnung des linearen, lateralen Dotierungsprofils in der lateralen Driftzone und die Verwendung einer leitenden Feldplatte auf einem linear verlaufenden Oxid wird eine Anordnung vorgesehen, welche die betrieblichen Vorteile einer hohen Durchbruchspannung und verringerter Leitungsverluste aufweist.
  • Bei Anordnungen gemäß der vorliegenden Erfindung werden die Vorteile einer hohen Durchbruchspannung in Verbindung mit reduzierten Leitungsverlusten dadurch erreicht, dass die Merkmale einer lateralen Driftzone mit einem im Wesentlichen linearen, lateralen Dotierungsprofil und einer leitenden Feldplatte auf einem linear verlaufenden Teil der oberen Oxidisolationsschicht der Anordnung über der lateralen Driftzone kombiniert werden. Diese einzigartige Merkmalkombination resultiert in einer Zunahme der Menge der an dem linken (Anode oder Source) Ende der Anordnung vorhandenen, leitfähigen Ladung, ohne dabei die Durchbruchspannung zu reduzieren. Durch Verwenden einer lateralen Driftzone mit einem im Wesentlichen linearen Dotierungsprofil in Verbindung mit einer linear verlaufenden, oberen Oxidisolationsschicht und darüber vorgesehenen, leitenden Feldplatte kann die Driftladung in der Nähe der rechten (Kathode oder Drain) Seite der lateralen Driftzone 110 die gleiche wie die für die in US-Patent 5 246 870 beschriebene Struktur sein, wobei jedoch die Driftladung auf der linken (Anode oder Source) Seite der lateralen Driftzone mindestens die Hälfte der Höhe der Driftladung auf der rechten Seite der Anordnung ausmachen kann, ohne dabei die Durchbruchspannung zu reduzieren. Dagegen wäre bei den in US-Patent 4 247 860 dargestellten Strukturen die Driftladung auf einem niedrigeren Niveau lateral gleichmäßig, wodurch Leitungsverluste erhöht werden. Auf diese Weise wird gemäß der vorliegenden Erfindung eine hohe Durchbruchspannung in Kombination mit verringerten Leitungsverlusten erreicht, was nach dem Stand der Technik nicht möglich ist.
  • Die Erkenntnisse der vorliegenden Erfindung können eingesetzt werden, um verschiedene Arten von Anordnungen, einschließlich Dioden und MOSFETs, herzustellen. Bei einer Diodenkonfiguration ist die Feldplatte mit einem Halbleiterbereich der dünnen Halbleiterschicht verbunden, während bei einem MOSFET die leitende Feldplatte von der dünnen Halbleiterschicht getrennt bleibt und sich über einen Kanalbereich der Anordnung erstreckt, um eine Gateelektrode auszubilden.
  • Sowohl Dioden als auch MOSFETs, welche gemäß der vorliegenden Erfindung hergestellt werden, bieten die betrieblichen Vorteile einer hohen Durchbruchspannung in Verbindung mit reduzierten Leitungsverlusten.
  • Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im Folgenden näher beschrieben. Es zeigen:
  • 1 – einen Querriss einer lateralen SOI-Diodenstruktur gemäß der vorliegenden Erfindung; sowie
  • 2 – einen Querriss einer lateralen SOI-MOSFET-Anordnung gemäß der vorliegenden Erfindung.
  • Halbleiterbereiche mit dem gleichen Leitfähigkeitstyp sind in der Zeichnung im Allgemeinen als in der gleichen Richtung schraffiert dargestellt. Es sei erwähnt, dass die Figuren nicht maßstabsgetreu wiedergegeben sind.
  • In 1 ist im Querschnitt eine laterale SOI-Dünnschichtdiodenstruktur 10 gemäß der vorliegenden Erfindung dargestellt. Diese Diodenstruktur weist ein Halbleitersubstrat 100, typischerweise aus n-leitendem Silicium mit einer Dotierungskonzentration von 1015–1020 Atomen/cm3, auf auf welchem eine dünne, vergrabene Oxidisolationsschicht 102, typischerweise eine Siliciumoxidschicht mit einer Dicke zwischen etwa 0,1 und 5,0 Mikrometer, vorgesehen ist. Bei der dargestellten Anordnung kann die Isolationsschicht 102 vorteilhafterweise eine Dicke im Bereich von 2–3 Mikrometer aufweisen.
  • Auf der Isolationsschicht 102 ist eine dünne Halbleiterschicht 104 mit einer Dicke im Bereich von etwa 0,1–1,0 Mikrometer vorgesehen, wobei in der dünnen Halbleiterschicht 104 eine laterale Halbleiteranordnung, in diesem Falle eine Diode, vorgesehen ist. In dem in 1 dargestellten Ausführungsbeispiel weist die dünne Halbleiterschicht 104 eine erste Zone 106, in diesem Falle vom p-Leitfähigkeitstyp und mit einem Dotierungsniveau von etwa 1017 Atomen/cm3, auf, welche als Anode der Diodenanordnung dient. Eine Kathode der Anordnung wird durch eine zweite Zone 108, in diesem Falle vom n-Leitfähigkeitstyp und mit einem Dotierungsniveau von etwa 1018 Atomen/cm3, gebildet. Die zweite Zone 108 ist von der ersten Zone 106 durch eine laterale Halbleiterdriftzone 110, in diesem Falle vom n-Leitfähigkeitstyp und mit einem im Wesentlichen linearen, lateralen Dotierungsprofil, beabstandet, welche ein Dotierungsniveau von etwa 1016 Ato men/cm3 auf deren linken (Anode) Seite und ein Dotierungsniveau von etwa 1018 Atomen/cm3 auf deren rechten (Kathode) Seite aufweist.
  • Eine obere Isolationsschicht 112 ist über der dünnen Halbleiterschicht 104 vorgesehen und weist über der lateralen Driftzone 110 einen praktisch linear verlaufenden Teil 112a auf, welcher in Angrenzung an die erste Zone 106 bis in Angrenzung an die zweite Zone 108 an Stärke zunimmt. In dem vorliegenden Beispiel verändert sich die Dicke der oberen Oxidisolationsschicht 112 von mindestens etwa 0,1 Mikrometer im Bereich 112b in Angrenzung an die erste Zone 106 bis etwa 2–3 Mikrometer im Bereich 112c in Angrenzung an die zweite Zone 108. Vorteilhafterweise kann die maximale Dicke der oberen Oxidisolationsschicht 112 im Bereich 112c im Wesentlichen der Dicke der dünnen, vergrabenen Oxidisolationsschicht 102 entsprechen.
  • Die Bauelementstruktur, wie in 1 als Querriss schematisch dargestellt, wird durch eine leitende Feldplatte 114, welche auf der Oberseite der oberen Oxidisolationsschicht 112 angeordnet ist, vervollständigt. Diese leitende Feldplatte kann aus Polysilicium oder aus einem anderen geeigneten, leitfähigen Material bestehen und ist in der in 1 dargestellten Diodenkonfiguration durch einen Abschnitt 114a mit der ersten Zone 104 verbunden. Elektrische Verbindungen mit der leitenden Feldplatte 114 sowie mit der ersten und zweiten Zone 104 und 108 sowie dem Substrat 100 werden auf konventionelle, Fachkundigen bekannte Art und Weise hergestellt und werden deshalb hier nicht weiter beschrieben.
  • Eine laterale SOI-MOSFET-Anordnung 20 gemäß der vorliegenden Erfindung ist in 2 dargestellt. Diese Anordnung gleicht im Aufbau in vieler Hinsicht der in 1 dargestellten Diode 10, so dass in den beiden Figuren gleiche Bereiche durch gleiche Bezugsziffern gekennzeichnet sind. Zudem werden nur die Teile der MOSFET-Anordnung 20, welche sich von der zuvor beschriebenen Diodenstruktur 10 unterscheiden, hier erörtert.
  • Bei dem MOSFET-Ausführungsbeispiel von 2 weist die dünne Halbleiterschicht 104 zusätzlich eine dritte Zone 116 vom n-Leitfähigkeitstyp auf, welche neben der ersten Zone 106 auf einer, von der lateralen Driftzone 110 entfernten Seite angeordnet ist. Diese dritte Zone, welche die Sourcezone von MOSFET-Transistor 20 bildet, kann ein Dotierungsniveau aufweisen, welches im Wesentlichen diesem der zweiten Zone 108 (welche die Drainzone der MOSFET-Anordnung darstellt), in diesem Beispiel etwa 1018 Atome/cm3, entspricht. Darüber hinaus ist bei der MOSFET-Konfiguration von 2 die leitende Feldplatte 114 über der oberen Oxidisolationsschicht 112 mit der ersten Zone 106, in diesem Falle der Kanalzone der MOSFET-Anordnung, nicht elektrisch verbunden, sondern diese erstreckt sich vielmehr über die Kanalzone 106 und parallel zu dieser, um eine Gateelektrode der MOSFET-Anordnung zu bilden. Der Teil der leitenden Feldplatte 114, welcher sich über die Kanalzone 106 und parallel zu dieser erstreckt, ist in 2 durch die Bezugsziffer 114b gekennzeichnet und ist von der dünnen Halbleiterschicht 104 in diesem Bereich durch den dünnen Abschnitt 112b der oberen Oxidisolationsschicht 112, welcher ein Gateoxid bildet und eine konstante Dicke, in diesem Falle etwa 0,1 Mikrometer, aufweist, getrennt. Die verbleibenden Teile der in 2 dargestellten MOSFET-Anordnung sind wie dargestellt konfiguriert und in Verbindung mit dem Dioden-Ausführungsbeispiel von 1 beschrieben. Es sei erwähnt, dass die laterale Driftzone 110, in diesem Falle zwischen der Kanalzone 106 und der Drainzone 108 des MOSFETs 20 angeordnet, wiederum mit einem im Wesentlichen linearen, lateralen Dotierungsprofil mit einem Dotierungsniveau, welches sich, zum Beispiel von etwa 1016 Atomen/cm3 an dem linken (Kanal) Ende der lateralen Driftzone 110 bis etwa 1018 Atomen/cm3 an dem rechten (Drain) Ende der lateralen Driftzone 110, linear ändern kann, versehen ist.
  • Anordnungen gemäß der vorliegenden Erfindung, wie zum Beispiel die in den 1 und 2 dargestellten, können unter Anwendung konventioneller Verfahrenstechniken, die Personen mit durchschnittlichem Fachwissen bekannt sind, hergestellt werden. Somit kann zum Beispiel das lineare Dotierungsprofil in Zone 110 unter Anwendung eines Verfahrens, wie zum Beispiel dem in US-Patent 5 300 488 offenbarten, vorgesehen werden, während die linear verlaufende, obere Oxidisolationsschicht 112 wie in US-Patent 4 246 860 dargestellt ausgebildet werden kann.

Claims (8)

  1. Laterale Dünnschicht-Silicium-auf Isolator-(SOI)-Anordnung mit einem Halbleitersubstrat (100), einer dünnen, vergrabenen Oxidisolationsschicht (102) auf dem Substrat (100) und einer lateralen Halbleiteranordnung (10; 20), welche in einer dünnen Halbleiterschicht (104) auf der dünnen, vergrabenen Oxidisolationsschicht (102) vorgesehen ist, wobei die dünne Halbleiterschicht (104) eine erste Zone (106) eines ersten Leitfähigkeitstyps, eine zweite Zone (108) eines, zu dem ersten Leitfähigkeitstyp entgegengesetzten, zweiten Leitfähigkeitstyps, welche von der ersten Zone (106) durch eine laterale Driftzone (110) des zweiten Leitfähigkeitstyps mit einem im Wesentlichen linearen Dotierungsprofil beabstandet ist, eine obere, dielektrische Oxidisolationsschicht (112) über der dünnen Halbleiterschicht (104) aufweist, dadurch gekennzeichnet, dass die obere dielektrische Isolationsschicht (112) in Angrenzung an die erste Zone (106) bis in Angrenzung an die zweite Zone (108) in der Dicke im Wesentlichen linear verläuft, wobei eine leitende Feldplatte (114) zumindest auf dem linear verlaufenden Teil der oberen Oxidisolationsschicht vorhanden ist und das Substrat (100) bei Betrieb als weitere Feldplatte, in welcher die Driftladung auf der Source-Seite der lateralen Driftzone induziert wird, dient.
  2. Laterale Dünnschicht-Silicium-auf-Isolator-(SOI)-Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass sich die in der dünnen Halbleiterschicht (104) vorgesehene, erste Zone (106) vom ersten Leitfähigkeitstyp durch die dünne Halbleiterschicht bis hinunter zu der dünnen, vergrabenen Oxidisolationsschicht (102) auf dem Substrat (100) erstreckt.
  3. Laterale Dünnschicht-Silicium-auf-Isolator-(SOI)-Anordnung nach Anspruch 1, wobei die Anordnung eine Diode (10) aufweist, die Feldplatte (114) mit der ersten Zone (106), welche eine erste Elektrode der Diode bildet, verbunden ist und die zweite Zone (108) eine zweite Elektrode der Diode bildet.
  4. Laterale Dünnschicht-Silicium-auf-Isolator-(SOI)-Anordnung nach Anspruch 3, wobei eine maximale Dicke der oberen Oxidisolationsschicht (112) einer Dicke der dünnen, vergrabenen Oxidisolationsschicht (102) im Wesentlichen entspricht.
  5. Laterale Dünnschicht-Silicium-auf-Isolator-(SOI)-Anordnung nach Anspruch 1, welche einen MOSFET (20) aufweist, wobei die dünne Halbleiterschicht (104) weiterhin neben der ersten Zone (106) auf einer, von der lateralen Driftzone (110) entfernten Seite eine dritte Zone (116) vom zweiten Leitfähigkeitstyp aufweist, die leitende Feldplatte (114) sich über die erste Zone (106) erstreckt und von dieser getrennt ist, um eine Gateelektrode des MOSFETs zu bilden, und die erste (106) und zweite (108) Zone eine Source- und Drainzone des MOSFETs bilden.
  6. Laterale Dünnschicht-Silicium-auf-Isolator-(SOI)-Anordnung nach Anspruch 5, wobei eine maximale Dicke der oberen Oxidisolationsschicht (112) im Wesentlichen einer Dicke der dünnen, vergrabenen Oxidisolationsschicht (102) entspricht.
  7. Laterale Dünnschicht-Silicium-auf-Isolator-(SOI)-Anordnung nach Anspruch 1, wobei das Dotierungsniveau der lateralen Driftzone (110) in einer Richtung von der ersten Zone (106) zu der zweiten Zone (108) linear zunimmt.
  8. Laterale Dünnschicht-Silicium-auf-Isolator-(SOI)-Anordnung nach An- spruch 7, wobei das Dotierungsniveau um einen Faktor von mindestens etwa 100 linear zunimmt.
DE69629017T 1995-12-13 1996-11-25 Laterale dünnfilm-soi-anordnungen mit einem gradierten feldoxid und linearem dopierungsprofil Expired - Lifetime DE69629017T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/571,486 US5648671A (en) 1995-12-13 1995-12-13 Lateral thin-film SOI devices with linearly-graded field oxide and linear doping profile
US571486 1995-12-13
PCT/IB1996/001296 WO1997022149A1 (en) 1995-12-13 1996-11-25 Lateral thin-film soi devices with linearly-grated field oxide and linear doping profile

Publications (2)

Publication Number Publication Date
DE69629017D1 DE69629017D1 (de) 2003-08-14
DE69629017T2 true DE69629017T2 (de) 2004-04-22

Family

ID=24283906

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69629017T Expired - Lifetime DE69629017T2 (de) 1995-12-13 1996-11-25 Laterale dünnfilm-soi-anordnungen mit einem gradierten feldoxid und linearem dopierungsprofil

Country Status (6)

Country Link
US (1) US5648671A (de)
EP (1) EP0809864B1 (de)
JP (1) JP4145352B2 (de)
KR (1) KR100422079B1 (de)
DE (1) DE69629017T2 (de)
WO (1) WO1997022149A1 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE513284C2 (sv) * 1996-07-26 2000-08-14 Ericsson Telefon Ab L M Halvledarkomponent med linjär ström-till-spänningskarasterik
US5973358A (en) * 1997-07-01 1999-10-26 Citizen Watch Co., Ltd. SOI device having a channel with variable thickness
US6011278A (en) * 1997-10-28 2000-01-04 Philips Electronics North America Corporation Lateral silicon carbide semiconductor device having a drift region with a varying doping level
DE19755868C1 (de) * 1997-12-16 1999-04-08 Siemens Ag Hochvolt-SOI-Dünnfilmtransistor
US6166418A (en) * 1997-12-16 2000-12-26 Infineon Technologies Ag High-voltage SOI thin-film transistor
US6310378B1 (en) 1997-12-24 2001-10-30 Philips Electronics North American Corporation High voltage thin film transistor with improved on-state characteristics and method for making same
US5969387A (en) * 1998-06-19 1999-10-19 Philips Electronics North America Corporation Lateral thin-film SOI devices with graded top oxide and graded drift region
US6096663A (en) * 1998-07-20 2000-08-01 Philips Electronics North America Corporation Method of forming a laterally-varying charge profile in silicon carbide substrate
US6545316B1 (en) 2000-06-23 2003-04-08 Silicon Wireless Corporation MOSFET devices having linear transfer characteristics when operating in velocity saturation mode and methods of forming and operating same
US6621121B2 (en) * 1998-10-26 2003-09-16 Silicon Semiconductor Corporation Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes
US6028337A (en) * 1998-11-06 2000-02-22 Philips North America Corporation Lateral thin-film silicon-on-insulator (SOI) device having lateral depletion means for depleting a portion of drift region
US6232636B1 (en) 1998-11-25 2001-05-15 Philips Electronics North America Corporation Lateral thin-film silicon-on-insulator (SOI) device having multiple doping profile slopes in the drift region
US6023090A (en) * 1998-12-07 2000-02-08 Philips Electronics North America, Corporation Lateral thin-film Silicon-On-Insulator (SOI) device having multiple zones in the drift region
US6221737B1 (en) * 1999-09-30 2001-04-24 Philips Electronics North America Corporation Method of making semiconductor devices with graded top oxide and graded drift region
US6784486B2 (en) * 2000-06-23 2004-08-31 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions therein
US6781194B2 (en) * 2001-04-11 2004-08-24 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions and insulated trench-based electrodes therein
JP4667572B2 (ja) * 2000-09-18 2011-04-13 三菱電機株式会社 半導体装置およびその製造方法
DE10106073C2 (de) * 2001-02-09 2003-01-30 Infineon Technologies Ag SOI-Bauelement
US6468878B1 (en) 2001-02-27 2002-10-22 Koninklijke Philips Electronics N.V. SOI LDMOS structure with improved switching characteristics
WO2002084745A2 (en) * 2001-04-11 2002-10-24 Silicon Wireless Corporation Power semiconductor devices and methods of forming same
US7221011B2 (en) 2001-09-07 2007-05-22 Power Integrations, Inc. High-voltage vertical transistor with a multi-gradient drain doping profile
JP3825765B2 (ja) * 2003-06-30 2006-09-27 株式会社東芝 半導体素子
CN106783969B (zh) * 2016-09-27 2019-12-10 嘉兴爱禾电子有限公司 一种薄膜二极管及其串联结构

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6501946A (de) * 1965-02-17 1966-08-18
DE2460967A1 (de) * 1974-12-21 1976-07-01 Philips Patentverwaltung Halbleiterbauelement mit einer mos-transistorstruktur
DE2706623A1 (de) * 1977-02-16 1978-08-17 Siemens Ag Mis-fet fuer hohe source-drain-spannungen
JPS60208863A (ja) * 1984-04-03 1985-10-21 Nec Corp Ｍｏｓトランジスタ及びその製造方法
US5034790A (en) * 1989-05-23 1991-07-23 U.S. Philips Corp. MOS transistor with semi-insulating field plate and surface-adjoining top layer
US5241211A (en) * 1989-12-20 1993-08-31 Nec Corporation Semiconductor device
US5124769A (en) * 1990-03-02 1992-06-23 Nippon Telegraph And Telephone Corporation Thin film transistor
JP2744126B2 (ja) * 1990-10-17 1998-04-28 株式会社東芝 半導体装置
US5113236A (en) * 1990-12-14 1992-05-12 North American Philips Corporation Integrated circuit device particularly adapted for high voltage applications
US5362979A (en) * 1991-02-01 1994-11-08 Philips Electronics North America Corporation SOI transistor with improved source-high performance
US5246870A (en) * 1991-02-01 1993-09-21 North American Philips Corporation Method for making an improved high voltage thin film transistor having a linear doping profile
EP0497427B1 (de) * 1991-02-01 1996-04-10 Koninklijke Philips Electronics N.V. Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung
US5378912A (en) * 1993-11-10 1995-01-03 Philips Electronics North America Corporation Lateral semiconductor-on-insulator (SOI) semiconductor device having a lateral drift region

Also Published As

Publication number Publication date
JP4145352B2 (ja) 2008-09-03
KR19980702126A (ko) 1998-07-15
US5648671A (en) 1997-07-15
EP0809864B1 (de) 2003-07-09
WO1997022149A1 (en) 1997-06-19
KR100422079B1 (ko) 2004-08-06
JPH11501163A (ja) 1999-01-26
EP0809864A1 (de) 1997-12-03
DE69629017D1 (de) 2003-08-14

Similar Documents

Publication Publication Date Title
DE69629017T2 (de) Laterale dünnfilm-soi-anordnungen mit einem gradierten feldoxid und linearem dopierungsprofil
DE2706623C2 (de)
DE3122768C2 (de)
DE69936839T2 (de) Laterales dünnfilm-silizium-auf-isolator-(soi)-jfet-bauelement
DE3816002C2 (de)
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE60033271T2 (de) Laterales dünnfilm-silizium-auf-isolator-(soi)-pmos-bauelement mit drain-ausdehnungszone
DE3121224C2 (de) MOS-Transistor für hohe Betriebsspannungen
DE69736529T2 (de) Halbleiteranordnung für hochspannung
DE19811297B4 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE19848828C2 (de) Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
DE60132158T2 (de) Hochspannungs-halbleiteranordnung mit einer feldplattenstruktur
DE4037876A1 (de) Laterale dmos-fet-vorrichtung mit reduziertem betriebswiderstand
DE2903534A1 (de) Feldeffekttransistor
DE10229146A1 (de) Laterales Superjunction-Halbleiterbauteil
DE1918222A1 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE3121223C2 (de) MOS-Transistor für hohe Betriebsspannungen
EP0011879A1 (de) Feldeffekttransistor
DE69533134T2 (de) Leistungsbauteil hoher Dichte in MOS-Technologie
DE60029554T2 (de) Halbleiterbauelement mit hochspannungselement
DE102020116653B4 (de) Siliziumcarbid-halbleiterbauelement
DE69933645T2 (de) Laterale dünnschicht-soi-anordnung
DE19947020A1 (de) Kompensationsbauelement mit variabler Ladungsbilanz
EP0098496A1 (de) IGFET mit Injektorzone
DE2953931C2 (de)

Legal Events

Date Code Title Description
8320 Willingness to grant licences declared (paragraph 23)
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: EISENFUEHR, SPEISER & PARTNER, 10178 BERLIN

8327 Change in the person/name/address of the patent owner

Owner name: NXP B.V., EINDHOVEN, NL