DE3121223C2 - MOS-Transistor für hohe Betriebsspannungen - Google Patents

MOS-Transistor für hohe Betriebsspannungen

Info

Publication number
DE3121223C2
DE3121223C2 DE3121223A DE3121223A DE3121223C2 DE 3121223 C2 DE3121223 C2 DE 3121223C2 DE 3121223 A DE3121223 A DE 3121223A DE 3121223 A DE3121223 A DE 3121223A DE 3121223 C2 DE3121223 C2 DE 3121223C2
Authority
DE
Germany
Prior art keywords
area
insulating layer
drain
region
over
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3121223A
Other languages
English (en)
Other versions
DE3121223A1 (de
Inventor
Tetsuo Osaka Biwa
Kiyotoshi Nara Nakagawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of DE3121223A1 publication Critical patent/DE3121223A1/de
Application granted granted Critical
Publication of DE3121223C2 publication Critical patent/DE3121223C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Abstract

Der MOS-Transistor hat als Besonderheit eine seinen Kanalbereich (4) überdeckende Abdeckung, die mit einer relativ dicken Isolierschicht (11) unterlegt ist. Die Abdeckung umfaßt ein auf der Isolierschicht angeordnetes potentialmäßig schwimmendes Element (13) und eine über einer zweiten Isolierschicht (z.B. 12) aufgebrachte Feldplattenanordnung (8Δ; 9Δ; 14).

Description

2. MOS-Transistor nach Anspruch 1, dadurch gekennzeichnet, daß die erste Isolierschicht (11) über dem Bereich (S) hohen spezifischen Widerstandes eine Dicke von 1,2 μΓΠ hat.
3. MOS-Transistor nach Anspruch 2, dadurch gekennzeichnet, daß auf der ersten Isolierschicht (11) eine Schicht ähnlicher Dicke aus Phosphatslllkat-Glas (IS) und darüber das auf schwimmendem Potential liegende Element (13) angeordnet Ist (Flg. 2).
4. MOS-Transistor nach Anspruch 1, dadurch gekennzeichnet, daß über dem Bereich hohen spezifischen Widerstandes (S) zwischen der zweiten Isoliertchlcht (12) und dem aufschwimmendem Potential liegenden Element (13) eine weitere Isolierschicht (15) und darüber ein weiteres Element (13') auf schwimmendem Potential angeordnet Ist (Flg. 3).
5. MOS-Transistor nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß
sich ein dotierter Feldbereich (6) an den Kanalberelch (4) auf der dem Bereich hohen spezifischen Widerstandes (S) gegenüberliegenden Seite anschließt, und
die Sourceelektrode (8) den Sourceberelch (2), den Kanalberelch (4) und den dotierten Feldbe-Die Erfindung bezieht sich auf einen MOS-Transistor für hohe Betriebsspannungen gemäß dem Oberbegriff des Patentanspruchs I. Ein derartiger MOS-Transistor Ist bereits in der nicht vorveröffentlichten DE-OS 30 46 749 beschrieben.
Darüber hinaus ist ein MOS-Transistor für hohe Betriebsspannungen aus der US-PS 40 58 822 bekannt. Der bekannte Transistor besitzt ein Substrat vom P-Typ, einen Sourcebereich vom N+-Typ, einen Drainbereich vom N+-Typ, eine den Sourcebereich umgebende P+- Schlcht als Kanalbereich, eine N"-Schicht hohen spezifischen Widerstands zwischen Kanalberelch und Drainbereich, je eine Source- und Drain-Elektrode, Isolierschichten, eine Gateelektrode und eine von der Drainelektrode ausgehende Feldplatte, die einen Teil der N"-Schicht überdeckt.
Die zwischen dem Drainbereich und dem Kanalberelch angeordnete N"-Schicht mit hohem spezifischem Widerstand ist Teil des Drainbereichs und soll Feldkonzentratlonen an einem Rand der Gateelektrode verhindern. Die Feldplatte bewirkt eine Reduzierung der Feldkonzentration an den Rändern der Gateelektrode, sowie eine Feldkonzentrationsverminderung an der Grenze zwischen dem Drainbereich und der N"-Schicht.
Falls die Feldplatte gewisse Grenzen überschreitet, kann sie gegenüber dem Drainbereich und/oder der Gateelektrode einer, deutlichen umgekehrten Feldplatteneffekt bewirken und dadurch die Spannungsfestigkeit reduzieren. Zur Unterdrückung dieses umgekehrten Feldplatteneffekts enthält der bekannte Transistor einen Bereich der N"-Schicht mit hohem spezifischem Widerstand, der nicht mit der Feldplatte bedeckt ist. Damit ändert sich aber zwangsläufig auch der Betrag einer im EIN-Zustand aufnehmbaren Spannung, der Betrag des Drainstroms und der Wert von REm
Bei dem bekannten MOS-Transistor ist die Isolierschicht über dem N -Bereich mit hohem spezifischem Widerstand (Pinch-Berelch) mehr als 1 μπι dick. Die Isolierschicht über dem Kanalberelch Ist dagegen nur 0,08-0,1 μπι dick. Dabei ist offensichtlich die Dicke der Isolierschicht über dem PInchberelch großer als über dem Kanalbereich.
Ausgehend vom zuerst genannten Stand der Technik Hegt der Erfindung die Aufgabe zugrunde, den MOS-Transistor für hohe Betriebsspannungen bezüglich des dielektrischen Durchbruchs der ersten Isolierschicht zu verbessern.
Die erfindungsgemäße Lösung der gestellten Aufgabe ist Im kennzeichnenden Teil des Patentanspruchs angegeben.
Vorteilhafte Weiterbildungen des Erfindungsgedankens sind In Unteransprüchen gekennzeichnet.
Nachstehend werden einige die Merkmale der Erfindung aufweisende Ausführungsbeispiele unter Bezugnahme auf eine Zeichnung näher erläutert. Darin zeigt
FI g. 1 einen Schnitt durch ein erstes Ausführungsbeisplel eines erflndungsgemäßen MOS-Transistors für hohe Betriebsspannungen,
Flg. 2 und 3 Schnitte durch ein anderes Ausführungsbeispiel der Erfindung, und
Fig. 4 (a) bis 4 (0 aufeinanderfolgende Produktionsschritte zur Herstellung des Transistors von Flg. 1.
Das In Flg. 1 dargestellte Ausführungsbelsplel eines
erfindungsgemäßen MOS-Transistors für hohe Betriebsspannungen besteht aus einem Halbleitersubstrat 1 vom P-Typ, je einem Sourcebereich 2 und einem Drainbereich 3 vom N+-Typ, einem Bereich 4 vom P-Typ, einer Pinch-Schlcht 5 vom N"-Typ mit hohem spezifischem Widerstand, einem dotierten Feldbereich 6, einer Sourceelektrode 8, Dralne'.ektroden 9 und Gateelektroden 10, Isolierschichten U und 12, einem leitfähigkeitsmäßig schwimmenden Element 13, Feldplatten 8', 9' und 14 sowie einer Schutzisolierschicht 16.
Der P*-Berelch 4 dient als Gatekanal dieses MOS-Transistors und ist z> .itels Selbstausrichtung um den N*- Sourcebereich 2 herumgeformt. Die N"-Pinch-Schicht 5 und die Drainelektrode 9 sind mit dem N*-Drainbereich 3, und die Sourceelektrode 8 mit dem N+-Sourcebereich 2 verbunden. Das potentialmäßig schwimmende Element 13 Ist vorzugsweise aus Al, polykristallinem Silicium, Mo, W o. dgl. hergestellt, durch die Isolierschicht 12 abgedeckt und auf diese Welse von den Feldplatten 8' und 9' getrennt, welche von der Sourceelektrade 8 bzw. DraJnelektrode 9 ausgehen.
Als Besonderheit der Erfindung Ist die Γ-'.cke tier Isolierschicht Il dort, wo sie den P+-Bereich überdeckt, vorzugsweise nur etwa 0,1 bis etwa 5 μπι dick, und an einem anderen Abschnitt, wo sie die N~-Pinch-Schicht 5 überdeckt, vorzugsweise etwa 1,0 bis einige μΐη, vorzugsweise etwa 1,2 μπι stark, um einen dielektrischen Durchbruch zu verhindern.
Nachstehend werden in Verbindung mit Fig. 4 Fabrikationsschritte zur Hersteilung des Transistors von F i g. 1 erläutert. Gemäß FI g. 4 (a) wird das eine geringe Verunreinigungsdichte aufweisende Halbleitersubstrat 1 vom P-Typ dort wo sich später der Source- und der Kanalbereich befinden, mit einem Resist 18 abgedeckt. Durch einen die Gesamtoberfläche dieses Substrats 1 bedeckenden Oxidfilm 17 wird eine Verunreinigung aus "PMonen implantiert und durch Wärmebehandlung zur Diffusion gebracht, um die N-Pinch-Schicht 5 mit hohem spezifischem Widerstand zu präparieren. Durch WärmebehaniJung In dem Schritt von 4 (a) entsteht ein dicker Oxidfilm 19, der durch Fotoätztechnik (Flg. 4 b) Im Source- und Drainbereich durchbrochen wird, damit anschließend In diesen Durchbrüchen ein dünner OxIdfilm 20 gebildet werden kann. Die Oberseite ist teilweise mit einem Resist 21 überdeckt, und durch Ionenimplantatlon und Diffusionsbehandlung von uer Oberfläche her wird der P*-Kanalbereich 4 ausgebildet, welcher von der Plnch-Schlcht 5 durch einen Trennabstand 7 getrennt Ist. Mit Fig. 4(c) werden zwei N*-Bereiche durch Diffusion oder Ionenimplantation hergestellt, welche den Sourcebereich 2 und Drainbereich 3 bilden. Danach werden die Oxldfllme 1? und 20 entfernt. Die Oberfläche wird teilweise ml; einer Reslstschicht 22 überdeckt und dann durch Ionenimplantation der dotierte P-Feldbereich 6 erzeugt. Bei Flg.4(d) wird ein vorzugsweise etwa 1,2 um dicker Oxldfllm 11 aufgedampft. Im Bereich von Drain, Gate und Source entfernt und dort durch einen dünnen Oxldfllm 23 ersetzt, um eine Gate-Oxldschlcht zu bilden. Auf der gesamten Oberfläche wird dann eine Schicht aus vorzugsweise polykristallinem Silicium gebildet und einer N*-Dotlerung und Diffusion unterzogen. Durch Wegätzen der nicht gewünschten Abschnitte werden das schwimmende Element 13, die Gateelektrode 10 und die von der Drainelektrode 9 ausgehende Feldplatte 14 geformt. In Fig. 4 (e) wird die gesamte Oberfläche des Substrats 1 mit Ausnahme je eines Fensters für die Drain- uid Sourceelektroden 9 und 8 mit einer aufeedamDften Isolierschicht 12 aus Phosohatsilikatglas belegt. Dann wird die gesamte Oberfläche mit einer vorzugsweise aus Al bestehenden Schicht bedampft und durch Entfernen der nicht gebrauchten Abschnitte dieser Schicht die Sourceelektrode 8, Drainelektrode 9 und deren Feldplatten 8' und 9' gebildet. Es Ist wichtig, daß die Feldplatten 8' und 9' vollständig jene Teile der PInch-Schicht 5 bedecken, die nicht von dem schwimmenden Element 13 bedeckt sind. In Fig. 4(0 wird das Halbleltergebilde mit einer schützenden Isolierschicht 15 überdeckt, und damit Ist der erfindungsgemäße Transistor fertig.
Bei dem Ausführungsbeispiel von Fig. 1 ist die N'~- Pinch-Schicht 5 mit hohem spezifischen Widerstand vollständig durch eine Kombination aus dem potentialmäßig schwimmenden Element 13 und den Feldplatten 8' sowie 9' bedeckt. Das schwimmende Element 13 hat keinerlei Verbindungen zu den Source-, Drain- und Gateelektroden 8, 9,10 und befindet sich auf einem relativ dicken Isolierabschnitt der Isolierschicht 11. Jede der Feldplatten 8' und 9' geht von der Sourceelektrode 8 bzw. Drainelektrode 9 aus. Durch die« Anordnung wird erreicht, daß der Wert einer im EIN-Zustand zulässigen Spannung weitgehend von dem durch die Dicke der Isolierschicht 11 definierten Abstand zwischen den Oberflächen der Schicht 5 und des Elements 13 abhängt. Dadurch wird eine wesentlich verbesserte Spannungsfestigkeit erzielt. Wenn in der Praxis ein MOS-FET in einem Betriebszustand von V^ - Vlh = 4 V betrieben wird, muß er unter der EIN-Bedingung Spannungswerte In der Größenordnung von etwa 220 V oder mehr mit hoher Zuverlässigkeit aushalten.
Das in Fig. 2 dargestellte Ausführungsbeispiel eines erfindungsgemäßen ausgebildeten MOS-FETs hat als Besonderheit eine aufgedampfte Isolierschicht 11, die vorzugsweise etwa 1,0 bis einige μπι und insbesondere etwa 1,2 μπι dick ist, und zusätzlich zu der Glasisolierschicht 12 eine ähnlich dicke aufgedampfte Isolierschicht 15 aus Phosphatsilikatglas. Auf diese Isolierschicht 15 ist aus Al, polykristallinem Silicium, Mo, W o. dgl. ein potentialmäßig schwimmendes Element 13' aufgetragen. Der Ή Fig. 2 dargestellte Transistor hält im Ansteuerungszustand V^5 - Vlh = 4 V und somit im EIN-Zustand eine Spannung von etwa 350 V mit hoher Zuverlässigkeit aus.
Bei dem Ausführungsbeispiel von Fig. 2 kann die Isolierschicht 11 in einem sog. LOCOS-Prozeß (Local Oxidation of Silicon) aufgebracht sein, außerdem können die Schichten 15 und 12 zweifach, dreifach oder noch öfter aufgetragen werden. Ferner können beliebige andere Arten von Isolierschichten präpariert werden.
Das in Fig. 3 dargestellte Ausfuhrungsbeispiel eines erfindungsgemäßen MOS-FET Ist gekennzeichnet durcn die Anordnung von zwei oder mehr Blöcken von potentialmäßig schwimmenden Elementen 13 und 13' auf der Schicht 11 bzw. 15. Auch dieser Typ hält hohe Betriebsspannungen Im EIN-Zustand mit hoher Zuveriässigkelt aus.
Bei sämtlichen Ausführungsbeispielen In Flg. 1 bis 3 ist das vom Dralnbe alch 3 entfernte Ende der Schicht 5 gegenüber dem P*-Kanalberelch 4 durch einen Trennabschnitt 7 vom P~-Typ getrennt. Der durch die Zugabe von Verunreinigungen In eine P*-Schlcht verwandelte Feldbereich 6 befindet sich außerhalb des Bereiches 4. Die an den Sourcebereich 2 angeschlossene Sourceelektrode 8 Ist außerdem reit dem Kanalberelch 4 und dem Feldplattenberelch 6 verbunden.
Die Spannungsfestigkeit Im AUS- und Im Betriebszustand mit hoher Vorspannung wird verbessert und eine
31 21 223
5 		10 6 I i
hohe sog. »EIN-Spannungsfestlgkelt« erzielt durch
Verwendung des Trennabschnitts 7 sowie durch die
Verbindung zwischen dem Kanalbereich 4, dem Source-
bereich 2 und dem dotierten Feldplattenberelch 6.
Vorzugsweise ist der Trennabschnitt 7 etwa 10 μαι dick. 5 		!
Hierzu 2 Blatt Zeichnungen 15
20
25 »
*
-
35
40
50
55
60
65

Claims (1)

reich (6) kontaktiert. Patentansprüche:
1. MOS-Transistor für hohe Betriebsspannungen mit
- einem Halbleitersubstrat (1) eines ersten Leitfähigkeitstyps,
- einem Source-Bereich (2) und einem Drain-Bereich (3), deren Leitfähigkeitstyp dem des Halbleitersubstrats entgegengesetzt ist,
- einem nahe am Source-Berelch (2) angeordneten Kanalbereich (4) vom Leitfähigkeitstyp des Halbleitersubstrats,
- einem zwischen dem Kanalbereich (4) und dem Drain-Bereich (3) angeordneten Bereich (5) vom Leitfähigkeitstyp des Drain-Bereichs und mit hohem spezifischem Widerstand,
einer Source-Elektrode (8). einer Drain-Elektrode (9) und einer auf einer ersten Isolierschicht (11) über tiem KanaJbereich (4) angebrachten Gate-Elektrode (10),
einer auf der ersten Isolierschicht (11) über dem Bereich (5) hohen spezifischen Widerstands angeordneten Abdeckung aus leitendem Material, die mindestens ein auf schwimmendem Potential liegendes Element (13) umfaßt, und zwei Feidplatten (8', 9'), die von der Source-Elektrode (8) bzw. der Drain-Elektrode (9) ausgehen, auf einer zweiten Isolierschicht (12) angebracht sind und zusammen mit der Abdeckung (13) die Schicht (5) hohen spezifischen Widerstands vollständig Oberdecken,
dadurch gekennzeichnet, daß die erste isolierschicht (11) über dem Bereich hohen spezifischen Widerstandes (S) etwa 1,0 bis einige μπι stark Ist und
über dem Kanalberelch (4) nur etwa 0,1 bis S μπι stark 1st,
wobei die Dicke über dem Bereich hohen spezifisehen Widerstandes Immer großer Ist als über dem Kanalberelch.
DE3121223A 1980-05-30 1981-05-27 MOS-Transistor für hohe Betriebsspannungen Expired DE3121223C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7391980A JPS56169369A (en) 1980-05-30 1980-05-30 High withstand voltage mos field effect semiconductor device

Publications (2)

Publication Number Publication Date
DE3121223A1 DE3121223A1 (de) 1982-03-11
DE3121223C2 true DE3121223C2 (de) 1986-04-24

Family

ID=13532042

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3121223A Expired DE3121223C2 (de) 1980-05-30 1981-05-27 MOS-Transistor für hohe Betriebsspannungen

Country Status (4)

Country Link
US (1) US4757362A (de)
JP (1) JPS56169369A (de)
DE (1) DE3121223C2 (de)
GB (1) GB2077494B (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8103218A (nl) * 1981-07-06 1983-02-01 Philips Nv Veldeffekttransistor met geisoleerde stuurelektrode.
US4789886A (en) * 1987-01-20 1988-12-06 General Instrument Corporation Method and apparatus for insulating high voltage semiconductor structures
US4843441A (en) * 1987-08-10 1989-06-27 Willard Jerry W High frequency, high power field effect transistor
JPH01264262A (ja) * 1988-04-15 1989-10-20 Toshiba Corp Ｍｏｓ型電界効果トランジスタ
US5237193A (en) * 1988-06-24 1993-08-17 Siliconix Incorporated Lightly doped drain MOSFET with reduced on-resistance
JP2778060B2 (ja) * 1988-11-21 1998-07-23 日本電気株式会社 半導体集積回路装置
JPH02210871A (ja) * 1989-02-09 1990-08-22 Fujitsu Ltd 半導体装置
KR940005293B1 (ko) * 1991-05-23 1994-06-15 삼성전자 주식회사 게이트와 드레인이 중첩된 모오스 트랜지스터의 제조방법 및 그 구조
DE69225552T2 (de) * 1991-10-15 1999-01-07 Texas Instruments Inc Lateraler doppel-diffundierter MOS-Transistor und Verfahren zu seiner Herstellung
JPH09232827A (ja) * 1996-02-21 1997-09-05 Oki Electric Ind Co Ltd 半導体装置及び送受信切り替え型アンテナスイッチ回路
DE19606983C2 (de) * 1996-02-24 2000-01-20 Semikron Elektronik Gmbh Leistungshalbleiterbauelement mit planarem Aufbau
JP4774580B2 (ja) * 1999-08-23 2011-09-14 富士電機株式会社 超接合半導体素子
US6870219B2 (en) * 2002-07-31 2005-03-22 Motorola, Inc. Field effect transistor and method of manufacturing same
JP4731816B2 (ja) * 2004-01-26 2011-07-27 三菱電機株式会社 半導体装置
JP2009505391A (ja) * 2005-08-10 2009-02-05 エヌエックスピー ビー ヴィ Ｌｄｍｏｓトランジスタ
JP2008187125A (ja) * 2007-01-31 2008-08-14 Toshiba Corp 半導体装置
JP5269852B2 (ja) * 2010-10-04 2013-08-21 三菱電機株式会社 半導体装置
CN102945839B (zh) * 2012-12-06 2015-09-16 电子科技大学 一种部分场板屏蔽的高压互连结构
JP6421784B2 (ja) * 2016-04-28 2018-11-14 株式会社豊田中央研究所 半導体装置
US10756193B2 (en) * 2018-12-13 2020-08-25 Ningbo Semiconductor International Corporation Gate driver integrated circuit

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US964009A (en) * 1909-05-10 1910-07-12 Henry Ferris Hand shocking device.
SE300472B (de) * 1965-03-31 1968-04-29 Asea Ab
US3967310A (en) * 1968-10-09 1976-06-29 Hitachi, Ltd. Semiconductor device having controlled surface charges by passivation films formed thereon
GB1260618A (en) * 1969-08-09 1972-01-19 Soc Gen Semiconduttori Spa Planar junctions with integrated resistor, for high voltages
US4157563A (en) * 1971-07-02 1979-06-05 U.S. Philips Corporation Semiconductor device
BE785747A (fr) * 1971-07-02 1973-01-02 Philips Nv Dispositif semiconducteur
US3890698A (en) * 1971-11-01 1975-06-24 Motorola Inc Field shaping layer for high voltage semiconductors
US3841926A (en) * 1973-01-02 1974-10-15 Ibm Integrated circuit fabrication process
US4009483A (en) * 1974-04-04 1977-02-22 Motorola, Inc. Implementation of surface sensitive semiconductor devices
UST964009I4 (en) 1975-02-06 1977-11-01 High voltage semiconductor structure
US4058822A (en) * 1975-05-30 1977-11-15 Sharp Kabushiki Kaisha High voltage, low on-resistance diffusion-self-alignment metal oxide semiconductor device and manufacture thereof
JPS5946107B2 (ja) * 1975-06-04 1984-11-10 株式会社日立製作所 Ｍｉｓ型半導体装置の製造法
JPS5368581A (en) * 1976-12-01 1978-06-19 Hitachi Ltd Semiconductor device
JPS53980A (en) * 1977-07-13 1978-01-07 Hitachi Ltd Field-effect transistor of high dielectric strength
JPS5437584A (en) * 1977-08-29 1979-03-20 Nec Corp Field effect semiconductor device of insulation gate type
US4292729A (en) * 1977-09-19 1981-10-06 Motorola, Inc. Electron-beam programmable semiconductor device structure
GB2011178B (en) * 1977-12-15 1982-03-17 Philips Electronic Associated Fieldeffect devices
JPS54121681A (en) * 1978-03-15 1979-09-20 Hitachi Ltd Nis-type semiconductor device
US4199774A (en) * 1978-09-18 1980-04-22 The Board Of Trustees Of The Leland Stanford Junior University Monolithic semiconductor switching device
US4290077A (en) * 1979-05-30 1981-09-15 Xerox Corporation High voltage MOSFET with inter-device isolation structure
US4394674A (en) * 1979-10-09 1983-07-19 Nippon Electric Co., Ltd. Insulated gate field effect transistor
DE3046749C2 (de) * 1979-12-10 1986-01-16 Sharp K.K., Osaka MOS-Transistor für hohe Betriebsspannungen

Also Published As

Publication number Publication date
GB2077494A (en) 1981-12-16
GB2077494B (en) 1984-10-03
US4757362A (en) 1988-07-12
JPS56169369A (en) 1981-12-26
DE3121223A1 (de) 1982-03-11

Similar Documents

Publication Publication Date Title
DE3121224C2 (de) MOS-Transistor für hohe Betriebsspannungen
DE3121223C2 (de) MOS-Transistor für hohe Betriebsspannungen
DE69936839T2 (de) Laterales dünnfilm-silizium-auf-isolator-(soi)-jfet-bauelement
DE1967363C2 (de)
DE69629017T2 (de) Laterale dünnfilm-soi-anordnungen mit einem gradierten feldoxid und linearem dopierungsprofil
DE3709708C2 (de) Halbleitervorrichtung sowie Verfahren zur Herstellung eines Feldeffekttransistors
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE3131727A1 (de) "mos-feldeffekttransistor und verfahren zu seiner hestellung"
DE2753613B2 (de) Isolierschicht-Feldeffekttransistor
DE3241184C2 (de) Leistungs-MOS-FET
DE3525396A1 (de) Vertical mosfet und verfahren zu seiner herstellung
DE2852621C3 (de) Isolierschicht-Feldeffekttransistor mit einer Drif tstrecke zwischen Gate-Elektrode und Drain-Zone
DE2903534A1 (de) Feldeffekttransistor
DE3509899A1 (de) Mos-transistoranordnung mit veraenderlicher leitfaehigkeit
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE102005035029A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE2933694A1 (de) Integrierter schaltkreis
DE10220359A1 (de) Siliziumkarbidhalbleitervorrichtung und Herstellungsverfahren
DE1639254A1 (de) Feldeffekthalbleitereinrichtung mit isoliertem Gatter und einem Durchschlagverhinderungsschaltelement sowie Verfahren zu ihrer Herstellung
DE2916364A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE69533134T2 (de) Leistungsbauteil hoher Dichte in MOS-Technologie
DE102018124708A1 (de) Schaltelement und Verfahren zum Herstellen desselben
DE4208537A1 (de) Mos-fet-struktur
DE1614300C3 (de) Feldeffekttransistor mit isolierter Gateelektrode
DE102020116653B4 (de) Siliziumcarbid-halbleiterbauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Free format text: PATENTANWAELTE MUELLER & HOFFMANN, 81667 MUENCHEN