DE102018124708A1 - Schaltelement und Verfahren zum Herstellen desselben - Google Patents

Schaltelement und Verfahren zum Herstellen desselben Download PDF

Info

Publication number
DE102018124708A1
DE102018124708A1 DE102018124708.7A DE102018124708A DE102018124708A1 DE 102018124708 A1 DE102018124708 A1 DE 102018124708A1 DE 102018124708 A DE102018124708 A DE 102018124708A DE 102018124708 A1 DE102018124708 A1 DE 102018124708A1
Authority
DE
Germany
Prior art keywords
region
trench
semiconductor substrate
side surfaces
body region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102018124708.7A
Other languages
English (en)
Other versions
DE102018124708B4 (de
Inventor
Hiromichi Kinpara
Yusuke Yamashita
Kensaku Yamamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of DE102018124708A1 publication Critical patent/DE102018124708A1/de
Application granted granted Critical
Publication of DE102018124708B4 publication Critical patent/DE102018124708B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Ein Schaltelement kann ein Halbleitersubstrat, einen Graben, einen Gate-Isolationsfilm, und eine Gate-Elektrode umfassen. Eine Drift-Region kann unter der Body-Region in Kontakt mit dem Gate-Isolationsfilm sein. Eine Boden-Region kann an einer Bodenfläche des Grabens in Kontakt mit dem Gate-Isolationsfilm sein. Eine Verbindungs-Region kann an einer Seitenfläche des Grabens in Kontakt mit dem Gate-Isolationsfilm sein und verbindet die Body-Region mit der Boden-Region. Die Seitenfläche des Grabens kann eine erste Seitenfläche und eine zweite Seitenfläche umfassen, die unter der ersten Seitenfläche positioniert ist. Ein Neigungswinkel der zweiten Seitenfläche kann größer als ein Neigungswinkel der ersten Seitenfläche sein. Eine Grenzschicht zwischen der Body-Region und der Drift-Region kann an der ersten Seitenfläche in Kontakt mit dem Gate-Isolationsfilm sein.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNG
  • Diese Anmeldung beansprucht die Priorität der am 19. Oktober 2017 eingereichten japanischen Patentanmeldung Nr. 2017-202897 , deren gesamter Inhalt durch die Bezugnahme hierin eingebunden ist.
  • TECHNISCHER BEREICH
  • Die hierin enthaltene Offenbarung betrifft ein Schaltelement und ein Verfahren zum Herstellen desselben.
  • HINTERGRUND
  • Die veröffentlichte japanische Patentanmeldung Nr. 2015 - 118966 beschreibt ein Schaltelement, das mit einem Halbleitersubstrat, einem Graben, einem Gate-Isolationsfilm, und einer Gate-Elektrode versehen ist. Der Graben ist an einer oberen Fläche des Halbleitersubstrats bereitgestellt. Der Gate-Isolationsfilm bedeckt eine innere Fläche des Grabens. Die Gate-Elektrode ist in dem Graben angeordnet, und ist durch den Gate-Isolationsfilm von dem Halbleitersubstrat isoliert. Bei diesem Schaltelement umfasst das Halbleitersubstrat eine Source-Region, eine Body-Region, eine Drift-Region, eine Boden-Region, und eine Verbindungs-Region. Die Source-Region ist eine n-Typ-Region, die an der oberen Fläche des Halbleitersubstrats angeordnet ist und in Kontakt mit dem Gate-Isolationsfilm ist. Die Body-Region ist eine p-Typ-Region, die unter der Source-Region in Kontakt mit dem Gate-Isolationsfilm ist. Die Drift-Region ist eine n-Typ-Region, die unter der Body-Region in Kontakt mit dem Gate-Isolationsfilm ist und durch die Body-Region von der Source-Region separiert ist. Die Boden-Region ist eine p-Typ-Region, die an einer Bodenfläche des Grabens in Kontakt mit dem Gate-Isolationsfilm ist. Die Verbindungs-Region ist eine p-Typ-Region, die an einer Seitenfläche des Grabens in Kontakt mit dem Gate-Isolationsfilm ist und die Body-Region mit der Boden-Region verbindet. Die Drift-Region ist in einem Bereich mit dem Gate-Isolationsfilm in Kontakt, in dem die Verbindungs-Region nicht vorhanden ist.
  • Wenn dieses Schaltelement ausgeschaltet wird, breitet sich eine Verarmungsschicht von der Body-Region und der Boden-Region in die Drift-Region aus. Die sich aus der Boden-Region ausbreitende Verarmungsschicht unterdrückt eine Akkumulation eines elektrischen Felds in einer Peripherie einer Bodenfläche des Gate-Isolationsfilms.
  • Wenn dieses Schaltelement eingeschaltet wird, verändert sich das Schaltelement durch einen in der Body-Region generierten Kanal in einen Einschaltzustand und die Verarmungsschicht, die sich in der Drift-Region ausgebreitet hat, kontrahiert. Bei diesem Prozess werden Löcher aus der Body-Region durch die Verbindungs-Region in die Boden-Region zugeführt. Als Ergebnis kontrahiert die Verarmungsschicht, die sich in der Drift-Region aus der Boden-Region ausgebreitet hat, in Richtung der Boden-Region. Dadurch kann der Widerstand der Drift-Region verringert werden.
  • ZUSAMMENFASSUNG
  • Wenn eine Verunreinigungskonzentration der Verbindungs-Region gering ist, wird die Verbindungs-Region verarmt, wenn ein Schaltelement ausgeschaltet wird. Wenn das Schaltelement eingeschaltet wird, kontrahiert eine Verarmungsschicht in der Verbindungs-Region, durch die eine Boden-Region elektrisch mit einer Body-Region über die Verbindungs-Region verbunden ist. Anschließend werden Löcher der Boden-Region durch die Verbindungs-Region aus der Body-Region zugeführt. Bis die Löcher der Boden-Region zugeführt sind, breitet sich eine Verarmungsschicht von der Boden-Region in eine Drift-Region aus, sodass ein Stromdurchgang durch die sich in der Drift-Region ausbreitende Verarmungsschicht begrenzt ist. Dadurch ist der Einschaltwiderstand unmittelbar nach dem Einschalten des Schaltelements hoch. Daher ist die Verunreinigungskonzentration der Verbindungs-Region bevorzugt hoch, um den Einschaltwiderstand unmittelbar nach dem Einschalten des Schaltelements zu verringern.
  • Um die Verunreinigungskonzentration der Verbindungs-Region zu erhöhen, wird berücksichtigt, einen Neigungswinkel einer Seitenfläche des Grabens (Winkel der Seitenfläche des Grabens relativ zu einer vertikalen Linie zu einer oberen Fläche eines Halbleitersubstrats) groß auszubilden, um es p-Typ-Verunreinigungen zu ermöglichen, leicht in die Seitenfläche des Grabens eingesetzt zu werden. Wenn der Neigungswinkel des Grabens allerdings groß ausgebildet wird, wird die Kanalmobilität gering. Daher steigt der Einschaltwiderstand.
  • In Anbetracht der oben genannten Umstände stellt die vorliegende Offenbarung eine Technik bereit, die einen Einschaltwiderstand eines Schaltelements angemessen reduzieren kann.
  • Ein hierin offenbartes Schaltelement kann umfassen: Ein Halbleitersubstrat; einen Graben; einen Gate-Isolationsfilm; und eine Gate-Elektrode. Der Graben kann in einer oberen Fläche des Halbleitersubstrats angeordnet sein. Der Gate-Isolationsfilm kann eine innere Fläche des Grabens bedecken. Die Gate-Elektrode kann in dem Graben angeordnet sein und durch den Gate-Isolationsfilm von dem Halbleitersubstrat isoliert sein. Das Halbleitersubstrat kann umfassen: Eine Source-Region; eine Body-Region; eine Drift-Region; eine Boden-Region; und eine Verbindungs-Region. Die Source-Region kann eine Region eines ersten Leitfähigkeitstyps sein, die in der oberen Fläche des Halbleitersubstrats angeordnet ist und in Kontakt mit dem Gate-Isolationsfilm ist. Die Body-Region kann eine Region eines zweiten Leitfähigkeitstyps sein, die unter der Source-Region in Kontakt mit dem Gate-Isolationsfilm ist. Die Drift-Region kann eine Region eines ersten Leitfähigkeitstyps sein, die unter der Body-Region in Kontakt mit dem Gate-Isolationsfilm ist und durch die Body-Region von der Source-Region separiert ist. Die Boden-Region kann eine Region eines zweiten Leitfähigkeitstyps sein, die an einer Boden-Fläche des Grabens in Kontakt mit dem Gate-Isolationsfilm ist. Die Verbindungs-Region kann eine Region eines zweiten Leitfähigkeitstyps sein, die an einer Seitenfläche des Grabens in Kontakt mit dem Gate-Isolationsfilm ist, und die Body-Region mit der Boden-Region verbindet. Die Seitenfläche des Grabens kann derart geneigt sein, dass eine Breite des Grabens von einer unteren Seite zu einer oberen Seite des Grabens zunimmt. Die Seitenfläche des Grabens kann eine erste Seitenfläche und eine zweite Seitenfläche, die unter der ersten Seitenfläche positioniert ist, umfassen. Ein Neigungswinkel der zweiten Seitenfläche kann größer als ein Neigungswinkel der ersten Seitenfläche sein. Eine Grenzschicht zwischen der Body-Region und der Drift-Region kann an der ersten Seitenfläche in Kontakt mit dem Gate-Isolationsfilm sein.
  • In der vorliegenden Offenbarung bezieht sich der erste Leitfähigkeitstyp oder der zweite Leitfähigkeitstyp auf einen n-Typ, und der jeweils andere davon bezieht sich auf einen p-Typ.
  • Wenn das Schaltelement eingeschaltet wird, wird ein Kanal in der Body-Region in einer Umgebung des Gate-Isolationsfilms generiert. In diesem Schaltelement ist die Grenzschicht zwischen der Body-Region und der Drift-Region an der ersten Seitenfläche in Kontakt mit dem Gate-Isolationsfilm. Wenn dieses Schaltelement eingeschaltet wird, wird der Kanal daher in der Body-Region in einem Bereich generiert, der der ersten Seitenfläche entspricht. Weil der Kanal in dem Bereich generiert wird, der der ersten Seitenfläche mit einem kleinen Neigungswinkel entspricht, ist die Kanalmobilität hoch. Dadurch weist dieses Schaltelement einen geringen Einschaltwiederstand auf.
  • Ferner weist die zweite Seitenfläche den größeren Neigungswinkel als die erste Seitenfläche auf. Beim Ausbilden der Verbindungs-Region kann dadurch eine Verunreinigungskonzentration der Verbindungs-Region hoch werden. In diesem Schaltelement wird die Verbindungs-Region daher mit geringerer Wahrscheinlichkeit verarmt, wenn das Schaltelement ausgeschaltet wird. Dadurch weist das Schaltelement unmittelbar nach dem Einschalten einen geringen Einschaltwiderstand auf.
  • Ein Verfahren zum Herstellen eines Schaltelements, das hier offenbar ist, kann umfassen: Ausbilden eines Grabens; Ausbilden einer Boden-Region; Ausbilden einer Verbindungs-Region; Ausbilden eines Gate-Isolationsfilms; und Ausbilden einer Gate-Elektrode. Ein Halbleitersubstrat kann eine Drift-Region eines ersten Leitfähigkeitstyps, eine Body-Region eines zweiten Leitfähigkeitstyps, die auf der Drift-Region angeordnet ist, und eine Source-Region eines ersten Leitfähigkeitstyps, die auf der Body-Region angeordnet ist, umfassen. Beim Ausbilden des Grabens kann ein Graben, der die Source-Region und die Body-Region durchdringt und die Drift-Region erreicht, in einer oberen Fläche eines Halbleitersubstrats ausgebildet werden. Beim Ausbilden einer Boden-Region kann eine Boden-Region eines zweiten Leitfähigkeitstyps, die bei einer Bodenfläche des Grabens angeordnet ist, in dem Halbleitersubstrat ausgebildet werden. Beim Ausbilden einer Verbindungs-Region kann eine Verbindungs-Region, die die Body-Region und die Boden-Region verbindet, in dem Halbleitersubstrat ausgebildet werde, durch einbringen von Verunreinigungen eines zweiten Leitfähigkeitstyps in eine Seitenfläche des Grabens. Beim Ausbilden eines Gate-Isolationsfilms kann ein Gate-Isolationsfilm ausgebildet werden, der eine innere Fläche des Grabens bedeckt. Beim Ausbilden einer Gate-Elektrode kann eine Gate-Elektrode ausgebildet werden, die in dem Graben angeordnet ist und durch den Gate-Isolationsfilm von dem Halbleitersubstrat isoliert ist. Der Graben kann derart ausgebildet sein, dass folgende Bedingung erfüllt ist: Eine Breite des Grabens nimmt von einer unteren Seite zu einer oberen Seite des Grabens zu; die Seitenfläche des Grabens umfasst eine erste Seitenfläche und eine zweite Seitenfläche, die unter der ersten Seitenfläche positioniert ist; ein Neigungswinkel der zweiten Seitenfläche ist größer als ein Neigungswinkel der ersten Seitenfläche; und eine Grenzschicht zwischen der Body-Region und der Drift-Region ist an der ersten Seitenfläche angeordnet.
  • Wenn das Schaltelement eingeschaltet wird, wird ein Kanal in der Body-Region in einer Nähe des Gate-Isolationsfilms generiert. In dem Schaltelement, das durch dieses Herstellungsverfahren hergestellt wird, ist die Grenzschicht zwischen der Body-Region und der Drift-Region an der ersten Seitenfläche in Kontakt mit dem Gate-Isolationsfilm. Wenn dieses Schaltelement eingeschaltet wird, wird der Kanal daher in der Body-Region in dem Bereich generiert, der der ersten Seitenfläche entspricht. Die Kanalmobilität ist hoch, weil der Kanal in dem Bereich generiert wird, der der ersten Seitenfläche entspricht, die den kleinen Neigungswinkel aufweist. Dadurch weist das Schaltelement, das durch dieses Herstellungsverfahren hergestellt wird, den geringen Einschaltwiderstand auf.
  • In dem oberen Herstellungsverfahren wird der Graben ferner derart ausgebildet, dass die Seitenfläche des Grabens die erste Seitenfläche und die zweite Seitenfläche, die unter der ersten Seitenfläche positioniert ist, umfasst. Weil der Neigungswinkel der zweiten Seitenfläche derart ausgebildet wird, um größer als der Neigungswinkel der ersten Seitenfläche zu sein, können auf diese Weise Verunreinigungen in größerem Ausmaß in einer Halbleiterregion in einem Bereich eingebracht werden, der an der zweiten Seitenfläche freiliegt. Weil die Verbindungs-Region primär durch Einbringen von Verunreinigungen eines zweiten Leitfähigkeitstyps in die Halbleiterregion in dem Bereich ausgebildet wird, der an der zweiten Seitenfläche freiliegend ist, kann die Verunreinigungskonzentration der Verbindungs-Region hoch werden. In dem Schaltelement, das durch dieses Herstellungsverfahren hergestellt wird, wird die Verbindungs-Region mit geringerer Wahrscheinlichkeit verarmt, wenn das Schaltelement ausgeschaltet wird, und der Einschaltwiderstand des Schaltelements unmittelbar nach seinem Einschalten ist gering.
  • Die Source-Region des ersten Leitfähigkeitstyps kann nach dem Ausbilden des Grabens ausgebildet werden. Das heißt, beim Ausbilden des Grabens kann der Graben in der oberen Fläche des Halbleitersubstrats, die die Drift-Region des ersten Leitfähigkeitstyps und die auf der Drift-Region angeordnete Body-Region des zweiten Leitfähigkeitstyps umfasst, derart ausgebildet werden, dass der Graben die Body-Region durchdringt und die Drift-Region erreicht. Anschließend kann die Source-Region des ersten Leitfähigkeitstyps ausgebildet werden, die auf der Body-Region angeordnet ist. In diesem Fall gibt es keine Beschränkung bezüglich ob zuerst das Ausbilden der Boden-Region oder das Ausbilden der Source-Region auszuführen ist, und ob das Ausbilden der Verbindungs-Region oder das Ausbilden der Source-Region zuerst auszuführen ist.
  • Ferner kann die Boden-Region nach der Verbindungs-Region ausgebildet werden. Das heißt, das Ausbilden der Boden-Region kann nach dem Ausbilden der Verbindungs-Region ausgeführt werden. Beim Ausbilden der Verbindungs-Region kann in diesem Fall die Verbindungs-Region, die sich von der Body-Region zu einem Bereich erstreckt, der die Boden-Region sein soll, durch Einbringen der Verunreinigungen des zweiten Leitfähigkeitstyps in die Seitenfläche des Grabens in dem Halbleitersubstrat ausgebildet werden. Beim Ausbilden der Boden-Region kann dann die Boden-Region des zweiten Leitfähigkeitstyps, die an der Bodenfläche des Grabens und in Kontakt mit der Verbindungs-Region angeordnet ist, in dem Halbleitersubtrat ausgebildet werden.
  • Figurenliste
    • 1 ist eine Draufsicht eines MOSFET 10 eines ersten Ausführungsbeispiels.
    • 2 ist eine Querschnittsansicht des MOSFET 10 entlang einer II-II-Linie aus 1.
    • 3 ist eine Querschnittsansicht des MOSFET 10 entlang einer III-III-Linie aus 1.
    • 4 ist eine Querschnittsansicht des MOSFET 10 entlang einer IV-IV-Linie aus 1.
    • 5 ist ein Diagramm zum Erklären eines Herstellungsprozesses des MOSFET 10 des ersten Ausführungsbeispiels.
    • 6 ist ein Diagramm zum Erklären eines Herstellungsprozesses des MOSFET 10 des ersten Ausführungsbeispiels.
    • 7 ist ein Diagramm zum Erklären eines Herstellungsprozesses des MOSFET 10 des ersten Ausführungsbeispiels.
    • 8 ist ein Diagramm zum Erklären eines Herstellungsprozesses des MOSFET 10 des ersten Ausführungsbeispiels.
    • 9 ist ein Diagramm zum Erklären eines Herstellungsprozesses des MOSFET 10 des ersten Ausführungsbeispiels.
    • 10 ist ein Diagramm zum Erklären eines Herstellungsprozesses des MOSFET 10 des ersten Ausführungsbeispiels.
    • 11 ist ein Diagramm zum Erklären eines Herstellungsprozesses des MOSFET 10 des ersten Ausführungsbeispiels.
    • 12 ist eine Querschnittsansicht (entsprechend 2) eines MOSFET 10a eines zweiten Ausführungsbeispiels.
    • 13 ist ein Diagramm zum Erklären eines Herstellungsprozesses des MOSFET 10a des zweiten Ausführungsbeispiels.
    • 14 ist eine Querschnittsansicht (entsprechend 2) eines MOSFET 10b eines dritten Ausführungsbeispiels.
    • 15 ist ein Diagramm zum Erklären eines Herstellungsprozesses des MOSFET 10b des dritten Ausführungsbeispiels.
  • DETAILLIERTE BESCHREIBUNG
  • Repräsentative, nicht-beschränkende Beispiele der vorliegenden Erfindung werden jetzt detailliert mit Bezug auf die beigefügten Zeichnungen beschrieben. Diese detaillierte Beschreibung ist lediglich dazu vorgesehen, einem Fachmann weitere Details zum Praktizieren bevorzugter Aspekte der vorliegenden Lehren zu lehren, und ist nicht dazu gedacht, den Bereich der Erfindung zu begrenzen. Darüber hinaus kann jedes der zusätzlichen Merkmale und Lehren, die im Folgenden offenbart sind, separat genutzt werden oder in Verbindung mit anderen Merkmalen und Lehren, um ein verbessertes Schaltelement und Verfahren zum Verwenden und Herstellen desselben bereitzustellen.
  • Darüber hinaus können Kombinationen von Merkmalen und Schritten, die in der folgenden detaillierten Beschreibung offenbart sind, nicht erforderlich sein, um die Erfindung im breitesten Sinne zu praktizieren, und sind stattdessen lediglich gelehrt, um besonders repräsentative Beispiele der Erfindung zu beschreiben. Weiterhin können verschiedene Merkmale der oben beschriebenen und unten beschriebenen repräsentativen Beispiele, und der verschiedenen unabhängigen und abhängigen Ansprüche, auf solche Weise kombiniert werden, die nicht spezifisch und explizit aufgezählt sind, um zusätzliche nützliche Ausführungsbeispiele der vorliegenden Lehren bereitzustellen.
  • Alle in der Beschreibung und/oder den Ansprüchen offenbarte Merkmale sind beabsichtigt separat und unabhängig voneinander offenbart zu sein, für den Zweck der schriftlichen Ursprungsoffenbarung, und für den Zweck des Einschränkens des beanspruchten Gegenstands, unabhängig von den Zusammensetzungen beziehungsweise Kombinationen der Merkmale in den Ausführungsbeispielen und/oder den Ansprüchen. Alle Wertebereiche oder Indikationen von Gruppen von Funktionseinheiten sind zusätzlich beabsichtigt, jeden Zwischenwert oder jede Zwischenfunktionseinheit für den Zweck der schriftlichen Ursprungsoffenbarung zu offenbaren, und für den Zweck des Abgrenzens des beanspruchten Gegenstands.
  • Erstes Ausführungsbeispiel
  • 1 bis 4 zeigen ein MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) 10 eines ersten Ausführungsbeispiels. Der MOSFET 10 umfasst ein Halbleitersubstrat 12, Elektroden, Isolierschichten, und dergleichen. In 1 ist die Darstellung einer Elektrode und Isolierschichten auf einer oberen Fläche 12a des Halbleitersubstrats 12 zur besseren Übersichtlichkeit weggelassen. Nachstehend wird eine Richtung parallel zu der oberen Fläche 12a des Halbleitersubstrats 12 als eine x-Richtung bezeichnet, eine Richtung parallel zu der oberen Fläche 12a und die x-Richtung senkrecht durchschneidend wird als eine y-Richtung bezeichnet, und eine Dickenrichtung des Halbleitersubstrats 12 wird als eine z-Richtung bezeichnet. Das Halbleitersubstrat 12 besteht, zum Beispiel, aus SiC (Siliziumcarbid). Das Halbleitersubstrat 12 kann jedoch aus anderen Halbleitermaterialien, wie beispielsweise Si (Silizium) bestehen.
  • Wie in 2 bis 4 gezeigt, ist eine Vielzahl von Gräben 22 in der oberen Fläche 12a des Halbleitersubstrats 12 bereitgestellt. Wie in 1 gezeigt, erstreckt sich jeder der Gräben 22 linear in y-Richtung. Die Vielzahl von Gräben 22 ist entlang der x-Richtung angeordnet, mit zwischen ihnen liegenden Intervallen. Wie in 2 bis 4 gezeigt, ist eine innere Fläche von jedem Graben 22 mit einem Gate-Isolationsfilm 24 bedeckt. Jeder Gate-Isolationsfilm 24 umfasst einen Boden-Isolationsfilm 24a und einen Seitenfläche-Isolationsfilm 24b. Jeder Boden-Isolationsfilm 24a ist am Boden seines zugehörigen Grabens 22 angeordnet. Jeder Boden-Isolationsfilm 24a bedeckt eine Bodenfläche seines zugehörigen Grabens 22 und eine Seitenfläche in einer Nähe der Bodenfläche. Jeder Seitenfläche-Isolationsfilm 24b bedeckt die Seitenfläche seines zugehörigen Grabens 22 über dem Boden-Isolationsfilm 24a. Eine Dicke von jedem Boden-Isolationsfilm 24a (das heißt, eine Breite zwischen einer oberen Fläche und einer unteren Fläche des Boden-Isolationsfilms 24a (die, in anderen Worten, ein Raum zwischen einem unteren Ende einer Gate-Elektrode 26 und der Bodenfläche des Grabens 22 ist)) ist dicker als eine Dicke von jedem Seitenfläche-Isolationsfilm 24b (das heißt, ein Raum zwischen der Seitenfläche des Grabens 22 und einer Seitenfläche der Gate-Elektrode 26). Eine Gate-Elektrode 26 ist in jedem Graben 22 angeordnet. Jede Gate-Elektrode 26 ist durch ihren zugehörigen Gate-Isolationsfilm 24 von dem Halbleitersubstrat 12 isoliert. Eine obere Fläche von jeder Gate-Elektrode 26 ist durch einen Zwischenschicht-Isolationsfilm 28 bedeckt.
  • Eine obere Elektrode 70 ist an der oberen Fläche 12a des Halbleitersubstrats 12 angeordnet. Die obere Elektrode 70 ist an einem Abschnitt mit der oberen Fläche 12a des Halbleitersubstrats 12 in Kontakt, wo der Zwischenschicht-Isolationsfilm 28 nicht bereitgestellt ist. Die obere Elektrode 70 ist durch die Zwischenschicht-Isolationsfilme 28 von den Gate-Elektroden 26 isoliert. Eine untere Elektrode 72 ist an einer unteren Fläche 12b des Halbleitersubstrats 12 angeordnet. Die untere Elektrode 72 ist mit der unteren Fläche 12b des Halbleitersubstrats 12 in Kontakt.
  • Wie in 2 bis 4 gezeigt, sind eine Vielzahl von Source-Regionen 30, eine Body-Region 32, eine Drift-Region 34, eine Vielzahl von Boden-Regionen 36, und eine Vielzahl von Verbindungs-Regionen 38 in dem Halbleitersubstrat 12 bereitgestellt.
  • Jede der Source-Regionen 30 ist eine n-Typ-Region. Jede der Source-Regionen 30 ist an einer Position angeordnet, die an der oberen Fläche 12a des Halbleitersubstrats 12 angeordnet ist. Jede der Source-Regionen 30 ist in ohmschem Kontakt mit der oberen Elektrode 70. Ferner ist jede der Source-Regionen 30 an Kurzrichtung-Seitenflächen 23 der Gräben 22 (die Seitenflächen sind, die an den Enden des Grabens entlang seiner kurzen Richtung lokalisiert sind und die sich in der y-Richtung erstrecken) in Kontakt mit ihrem zugehörigen Seitenfläche-Isolationsfilm 24b. Jede der Source-Regionen 30 ist an einem oberen Endabschnitt des Grabens 22 in Kontakt mit ihrem zugehörigen Seitenfläche-Isolationsfilm 24b.
  • Die Body-Region 32 ist eine p-Typ-Region. Die Body-Region 32 ist in Kontakt mit jeder der Source-Regionen 30. Die Body-Region 32 erstreckt sich von jedem Bereich, der zwischen zwei der Source-Regionen 30 eingefügt ist, bis unterhalb der jeweiligen Source-Regionen 30. Die Body-Region 32 umfasst Hochkonzentrations-Regionen 32a und eine Geringkonzentrations-Region 32b. Die Hochkonzentrations-Regionen 32a weisen eine höhere p-Typ-Verunreinigungskonzentration als die Geringkonzentrations-Region 32b auf. Jede der Hochkonzentrations-Regionen 32a ist in dem Bereich angeordnet, der zwischen den zwei Source-Regionen 30 eingefügt ist. Die Hochkonzentrations-Regionen 32a sind in ohmschem Kontakt mit der oberen Elektrode 70. Die Geringkonzentrations-Region 32b ist an den Kurzrichtung-Seitenflächen 23 der Gräben 22 in Kontakt mit den Seitenfläche-Isolationsfilmen 24b. Das heißt, die Geringkonzentrations-Region 32b ist unter den Source-Regionen 30 in Kontakt mit den Seitenfläche-Isolationsfilmen 24b. Wie in 1 und 4 gezeigt, ist die Geringkonzentrations-Region 32b ferner auch in Bereichen angeordnet, die an Langrichtung-Seitenflächen der Gräben 22 angrenzen (das sind Seitenflächen, die an Enden der Gräben entlang deren langer Richtung lokalisiert sind, und sich entlang der x-Richtung erstrecken). Die Geringkonzentrations-Region 32b ist an den Langrichtung-Seitenflächen der Gräben 22 in Kontakt mit den Seitenfläche-Isolationsfilmen 24b.
  • Die Drift-Region 34 ist eine n-Typ-Region. Die Drift-Region 34 ist unter der Body-Region 32 angeordnet, und ist durch die Body-Region 32 von den Source-Regionen 30 separiert. Wie in 3 gezeigt, ist die Drift-Region 34 an den Kurzrichtung-Seitenflächen 23 der Gräben 22 in Kontakt mit den Seitenfläche-Isolationsfilmen 24b und den Boden-Isolationsfilmen 24a. Das heißt, die Drift-Region 34 ist unter der Body-Region 32 in Kontakt mit den Seitenfläche-Isolationsfilmen 24b und den Boden-Isolationsfilmen 24. Ferner ist die Drift-Region 34 an der unteren Fläche 12b des Halbleitersubstrats 12 angeordnet. Die Drift-Region 34 ist in ohmschem Kontakt mit der unteren Elektrode 72.
  • Jede der Boden-Regionen 36 ist eine p-Typ-Region. Wie in 1 gezeigt, ist jede der Boden-Regionen 36 in einem Bereich bereitgestellt, der an der Bodenfläche seines zugehörigen Grabens 22 angeordnet ist. Jede der Boden-Regionen 36 ist an der Bodenfläche des Grabens 22 in Kontakt mit ihrem zugehörigen Boden-Isolationsfilm 24a. Wie gezeigt in 2 und 3 ist eine Peripherie jeder Boden-Region 36 von der Drift-Region 34 umgeben. Die Boden-Regionen 36 sind durch die Drift-Region 34 von der Body-Region 32 separiert, mit Ausnahme an Abschnitten, wo die (später beschriebenen) Verbindungs-Regionen 38 bereitgestellt sind.
  • Jede der Verbindungs-Regionen 38 ist eine p-Typ-Region. Wie in 1 gezeigt, sind die Verbindungs-Regionen 38 entlang der Kurzrichtung-Seitenflächen 23 der Gräben 22 bereitgestellt. Wie in 2 gezeigt, erstrecken sich die Verbindungs-Regionen 38 von der Body-Region 32 nach unten entlang der Kurzrichtung-Seitenflächen 23 der Gräben 22. Die Verbindungs-Regionen 38 sind in Vielzahl an die Kurzrichtung-Seitenflächen 23 von jedem Graben 22 bereitgestellt. Untere Enden der Verbindungs-Regionen 38 sind mit deren zugehörigen Boden-Regionen 36 verbunden. Das heißt, die Body-Region 32 und die Boden-Regionen 36 sind durch die Verbindungs-Regionen 38 verbunden.
  • Jede der Kurzrichtung-Seitenflächen 23 der Gräben 22 ist derart geneigt, dass eine Breite des Grabens 22 (sein Raum in der x-Richtung) von einer unteren Seite zu einer oberen Seite des Grabens 22 zunimmt. Jede der Kurzrichtung-Seitenflächen 23 der Gräben 22 umfasst eine erste Seitenfläche 23a und eine zweite Seitenfläche 23b.
  • Wie in 2 und 3 gezeigt, verläuft jede erste Seitenfläche 23a tiefer als eine Zwischenschicht zwischen der Body-Region 32 und der Drift-Region 34 von einem oberen Ende ihres zugehörigen Grabens 22. Das heißt, die Grenzschicht zwischen der Body-Region 32 und der Drift-Region 34 ist an der ersten Seitenfläche 23a in Kontakt mit den Gate-Isolationsfilmen 24 (den Seitenfläche-Isolationsfilmen 24b). Ein Neigungswinkel der ersten Seitenflächen 23a ist, zum Beispiel, 4 Grad oder kleiner.
  • Jede zweite Seitenfläche 23b ist mit ihrer zugehörigen ersten Seitenfläche 23a verbunden. Jede zweite Seitenfläche 23b erstreckt sich von einem unteren Ende der ersten Seitenfläche 23a zu einem unteren Ende des Grabens 22. Ein Neigungswinkel der zweiten Seitenflächen 23b ist größer als der Neigungswinkel der ersten Seitenflächen 23a. Der Neigungswinkel der zweiten Seitenflächen 23b ist beispielsweise 6 Grad oder größer. Ferner sind die Grenzen zwischen den ersten Seitenflächen 23a und den zweiten Seitenflächen 23b unter den unteren Enden der Gate-Elektroden 26 (das heißt, die oberen Flächen der Boden-Isolationsfilme 24a) positioniert. Ferner ist eine Distanz von oberen Enden der zweiten Seitenflächen 23b bis zu unteren Enden davon beispielsweise ein Viertel oder mehr eines Abstands von der Grenzschicht zwischen der Body-Region 32 und der Drift-Region 34 bis zu den unteren Enden der Gräben 22.
  • Als nächstes wird ein Betrieb des MOSFET 10 beschrieben. Beim Verwenden des MOSFET 10 sind der MOSFET 10, eine Last (zum Beispiel ein Motor), und eine Leistungsquelle in Serie verbunden. Eine Leistungsquellenspannung (die in diesem Ausführungsbeispiel ungefähr 800V ist) wird an einen seriellen Schaltkreis angelegt, der aus dem MOSFET 10 und der Last besteht. Die Leistungsquellenspannung ist in einer Richtung angelegt, mit der eine Seite mit der unteren Elektrode 72 des MOSFET 10 ein höheres Potential aufweist als davon eine Seite mit der oberen Elektrode 70. Wenn ein Einschaltpotential (Potential gleich oder höher als ein Gate-Grenzwert) an die Gate-Elektroden 26 angelegt wird, werden Kanäle in der Body-Region 32 (die Geringkonzentrations-Region) im Bereich in Kontakt mit den Seitenfläche-Isolationsfilmen 24b angelegt, und der MOSFET 10 wird dadurch eingeschaltet. Wenn ein Ausschaltpotential (Potential geringer als der Gate-Grenzwert) an die Gate-Elektroden 26 angelegt wird, verschwinden die Kanäle und der MOSFET 10 wird ausgeschaltet. Im Folgenden werden hier Betriebe des MOSFET 10 bei seinem Einschalten und Ausschalten detailliert beschrieben.
  • In einem Fall des Ausschaltens des MOSFET 10 wird das Potential der Gate-Elektroden 26 von dem Einschaltpotential auf das Ausschaltpotential verringert. Dadurch verschwinden die Kanäle, und ein Potential der unteren Elektrode 72 steigt. Das Potential der unteren Elektrode 72 steigt durch die Leistungsquellenspannung (d.h., etwa 800V) auf ein Potential, das höher als das Potential der oberen Elektrode 70 ist. Bei diesem Anstiegsprozess des Potentials der unteren Elektrode 72 steigt geringfügig ein Potential der Boden-Regionen 36 durch kapazitives Koppeln zwischen den Boden-Regionen 36 und der unteren Elektrode 72. Wenn das passiert, fließen Löcher von den Boden-Regionen 36 durch die Verbindungs-Regionen 38 und die Body-Region 32 in die obere Elektrode 70. Dadurch wird der Potentialanstieg in den Boden-Regionen 36 unterdrückt, und das Potential der Boden-Regionen 36 wird auf einem Potential beibehalten, das geringfügig höher als das Potential der oberen Elektrode 70 ist.
  • Ferner steigt auch ein Potential der Drift-Region 34 begleitend dem Potentialanstieg der unteren Elektrode 72. Wenn das Potential der Drift-Region 34 steigt, wird eine Potentialdifferenz zwischen der Body-Region 32 und der Drift-Region 34 generiert. Dadurch wird eine Sperrspannung an einen pn-Übergang an der Grenzschicht zwischen der Body-Region 32 und der Drift-Region 34 angelegt. Daher breitet sich eine Verarmungsschicht von der Body-Region 32 bis zu der Drift-Region 34 aus. Wenn ferner das Potential der Drift-Region 34 steigt, wird eine Potentialdifferenz zwischen den Boden-Regionen 36 und der Drift-Region 34 generiert. Dadurch wird eine Sperrspannung an den pn-Übergang an Grenzschichten zwischen den Boden-Regionen 36 und der Drift-Region 34 angelegt. Dementsprechend breitet sich eine Verarmungsschicht von jedem der Boden-Regionen 36 bis zu der Drift-Region 34 aus.
  • Wenn ferner das Potential der Drift-Region 34 steigt, wird auch eine Sperrspannung an die pn-Übergänge an Grenzschichten zwischen den Verbindungs-Regionen 38 und der Drift-Region 34 angelegt. In dem MOSFET 10 sind die meisten Teile der Verbindungs-Regionen 38 in Kontakt mit den Gate-Isolationsfilmen 24 und den zweiten Seitenflächen 23b. Die zweiten Seitenflächen 23b haben einen größeren Neigungswinkel als die ersten Seitenflächen 23a. Obwohl eine detaillierte Beschreibung später gegeben wird, kann eine p-Typ-Verunreinigungskonzentration der Verbindungs-Regionen 38 beim Ausbilden der Verbindungs-Regionen 38 relativ hoch eingestellt werden, wenn der Neigungswinkel der zweiten Seitenflächen 23b größer ist. Im Prozess des Ausschaltens des MOSFET 10 breiten sich dadurch Verarmungsschichten mit geringerer Wahrscheinlichkeit von den pn-Übergängen in die Verbindungs-Regionen 38 aus. Dadurch können die Boden-Regionen 36 davon abgehalten werden von der Body-Region separiert zu werden, durch sich in den Verbindungs-Regionen 38 ausbreitenden Verarmungsschichten 32.
  • In einem Fall des Einschaltens des MOSFET 10 wird das Potential der Gate-Elektroden 26 von dem Ausschaltpotential bis zum Einschaltpotential erhöht. Auf diese Weise werden Elektronen in die Body-Region 32 im Bereich in Kontakt mit den Gate-Isolationsfilmen 24 an den Kurzrichtung-Seitenflächen 23 der Gräben 22 gezogen. Dadurch invertiert die Body-Region 32 in diesen Bereich von dem p-Typ zu dem n-Typ, und Kanäle werden dadurch generiert. Die Source-Regionen 30 und die Drift-Region 34 sind durch diese Kanäle verbunden. Dadurch fallen die Potentiale der Drift-Region 34 und der unteren Elektrode 72. Wenn das Potential der Drift-Region 34 fällt, fällt die inverse Spannung, die an den pn-Übergang an der Grenzschicht zwischen der Body-Region 32 und der Drift-Region 34 angelegt ist. Dadurch kontrahiert die Verarmungsschicht, die sich von der Body-Region 32 bis zu der Drift-Region 34 ausgebreitet hat, in Richtung der Body-Region 32 und verschwindet. Dadurch beginnen Elektronen von der oberen Elektrode 70 zu der unteren Elektrode 72 durch die Source-Regionen 30, die Kanäle, und die Drift-Region 34 zu fließen. Das heißt, der MOSFET 10 wird eingeschaltet.
  • In dem MOSFET 10 ist die Grenzschicht zwischen der Body-Region 32 und der Drift-Region 34 an den ersten Seitenflächen 23a der Gräben 22 in Kontakt mit den Gate-Isolationsfilmen 24. Wenn der MOSFET 10 eingeschaltet wird, werden somit die Kanäle in der Body-Region 32 in Bereichen generiert, die den ersten Seitenflächen 23a entsprechen. Der Neigungswinkel der ersten Seitenflächen 23a ist kleiner als der Neigungswinkel der zweiten Seitenflächen 23b. Im Allgemeinen hängt die Kanalmobilität von einem Neigungswinkel einer Seitenfläche ab, wo ein Kanal generiert ist. Die Kanalmobilität wird mit einem größeren Neigungswinkel der Seitenfläche geringer. In dem MOSFET 10 ist die Kanalmobilität hoch, da die Kanäle in den Bereichen der ersten Seitenflächen 23a mit dem kleineren Neigungswinkel generiert werden. Daher ist ein Einschaltwiderstand des MOSFET 10 gering.
  • Ferner fließen Löcher im Prozess des Potentialabfalls in der Drift-Region 34 von der oberen Elektrode 70 durch die Body-Region 32 und die Verbindungs-Regionen 38 zu den Boden-Regionen 36. Wenn die Löcher den Boden-Regionen 36 zugeführt werden, kontrahieren die Verarmungsschichten, die sich von den Boden-Regionen 36 bis zu der Drift-Region 34 ausgebreitet haben, in Richtung der Boden-Regionen 36 und verschwinden. In dem MOSFET 10 sind die Verbindungs-Regionen 38 bei dem Ausschalten des MOSFET 10 mit geringerer Wahrscheinlichkeit verarmt, wodurch die Löcher unmittelbar nach dem Einschalten den Boden-Regionen 36 zugeführt werden. Dadurch kontrahieren die Verarmungsschichten, die sich von den Boden-Regionen 36 bis zu der Drift-Region 34 ausgebreitet haben, schnell. Somit verringert sich der Widerstand der Drift-Region 34 prompt, wodurch Elektronen einfach von der oberen Elektrode 70 in Richtung der unteren Elektrode 72 fließen können. Dadurch ist in dem MOSFET 10 ein Einschaltwiderstand unmittelbar nach dem Einschalten gering.
  • Wie oben beschrieben werden in dem MOSFET 10 des vorliegenden Ausführungsbeispiels die Kanäle in der Body-Region 32 in Bereichen generiert, die den ersten Seitenflächen 23a mit dem kleinen Neigungswinkel entsprechen, wodurch die Kanalmobilität hoch ist. Bei dem Ausschalten des MOSFET 10 sind ferner die Verbindungs-Regionen 38 mit geringerer Wahrscheinlichkeit verarmt. Somit werden die Löcher bei dem Einschalten des MOSFET 10 prompt den Boden-Regionen 36 zugeführt. Als Folge davon ist ein Stromdurchgang mit geringerer Wahrscheinlichkeit durch die Verarmungsschichten begrenzt, die sich von den Boden-Regionen 36 bis zu der Drift-Region 34 ausbreiten. Wie oben ist der Einschaltwiderstand des MOSFET 10 gering.
  • Als nächstes wird ein Herstellungsverfahren des MOSFET 10 beschrieben. Wie in 5 gezeigt, wird zuerst das Halbleitersubstrat 12 vorbereitet, das die n-Typ-Drift-Region 34, die p-Typ-Body-Region 32, die auf der Drift-Region 34 angeordnet ist, und die n-Typ-Source-Regionen 30, die an der Body-Region 32 angeordnet sind, umfasst. Die Body-Region 32 und die Source-Regionen 30 können durch konventionell bekannte Verfahren ausgebildet werden, wie beispielsweise Ionenimplantation und Epitaxialwachstum.
  • Als nächstes, wie in 6 gezeigt, wird eine Maske 58, die Öffnungen 60 bei oberen Flächen der Source-Regionen 30 umfasst, ausgebildet. Als nächstes werden Vertiefungen 62 durch Verwenden von Trockenätzen ausgebildet, die sich in einer Tiefenrichtung des Halbleitersubstrats 12 von der innerhalb der Öffnungen 60 der Maske 58 freiliegenden oberen Fläche 12a des Halbleitersubstrats 12 erstrecken. Seitenflächen der Vertiefungen 62 sind relativ zu einer vertikalen Linie zu der oberen Fläche 12 des Halbleitersubstrats 12 geneigt. Dadurch erhöht sich eine Breite von jeder Vertiefung 62 von einer unteren Seite in Richtung einer oberen Seite davon. Die Vertiefungen 62 sind ausgebildet, um die Source-Regionen 30 und die Body-Region 32 zu durchdringen, und die Drift-Region 34 zu erreichen. Somit ist die Grenzschicht zwischen der Body-Region 32 und der Drift-Region 34 an den Seitenflächen der Vertiefungen 62 angeordnet. Ein Neigungswinkel Θ1 der Vertiefungen 62 ist beispielsweise 4 Grad oder kleiner. Der Neigungswinkel Θ1 der Vertiefungen 62 kann durch Einstellen eines Ätzgasdrucks während dem Trockenätzen, einer angelegten Spannung an Ionen, die beim Ätzen verwendet werden, und/oder Abscheidungsbedingungen von Nebenprodukten, die durch das Ätzen (zum Beispiel größere Abscheidungsmenge mit einem höheren Karbongehalt im Gas) generiert werden, gesteuert werden. Besonders der Neigungswinkel Θ1 kann derart gesteuert werden, um kleiner zu sein mit einem geringeren Ätzgasdruck, einer höheren an Ionen angelegten Spannung, und einer Bedingung, die in einer kleineren Menge an generierten Nebenprodukten resultiert.
  • Als nächstes, wie in 7 gezeigt, werden Boden-Flächen der in den Öffnungen 60 der Maske 58 ausgebildeten Vertiefungen 62 trockengeätzt, um Vertiefungen 64 auszubilden, die sich weiter in die Tiefenrichtung von den Bodenflächen der Vertiefungen 62 erstrecken. Seitenflächen der Vertiefungen 64 sind relativ zu der vertikalen Linie zu der oberen Fläche 12a des Halbleitersubstrats 12 geneigt. Dadurch nimmt eine Breite von jeder Vertiefung 64 von einer unteren Seite in Richtung einer oberen Seite davon zu. Ein Neigungswinkel Θ2 der Vertiefungen 64 wird größer als der Neigungswinkel Θ1 der Vertiefungen 62 eingestellt. Der Neigungswinkel Θ2 der Vertiefungen 64 ist beispielsweise 6 Grad oder größer. Das Trockenätzen zum Ausbilden der Vertiefungen 64 wird unter einer Bedingung ausgeführt, durch die der Neigungswinkel Θ2 derart gesteuert werden kann, um größer zu werden als im Vergleich mit der Ätzbedingung zum Ausbilden der Vertiefungen 62. Die Gräben 22, die die ersten Seitenflächen 23a (die Seitenflächen der Vertiefungen 62) und die zweiten Seitenflächen 23b (die Seitenflächen der Vertiefungen 64) umfassen, die unter den ersten Seitenflächen 23a positioniert sind, werden dadurch ausgebildet.
  • Als nächstes, wie in 8 gezeigt, werden p-Typ-Verunreinigungen in Richtung des Halbleitersubstrats 12 bestrahlt von einer Seite mit der oberen Fläche 12a bei einem im Wesentlichen rechten Winkel relativ zu der oberen Fläche 12a, in einem Zustand, wo die Maske 58 vorhanden ist. In einem Bereich, wo die Maske 58 bereitgestellt ist, werden die p-Typ-Verunreinigungen in die Maske 58 eingebracht, wodurch die p-Typ-Verunreinigungen nicht in die Halbleiterregion eingebracht werden, die sich unter der Maske 58 befindet. Da ein Winkel zwischen den Kurzrichtung-Seitenflächen 23 der Gräben 22 und einer Verunreinigungsbestrahlungsrichtung klein ist, werden dadurch die p-Typ-Verunreinigungen mit geringerer Wahrscheinlichkeit in die Seitenflächen 23 eingebracht. Somit sind die p-Typ-Verunreinigungen hauptsächlich in die Bodenflächen der Gräben 22 eingebracht.
  • Als nächstes, wie gezeigt in 9, werden die p-Typ-Verunreinigungen in Richtung des Halbleitersubstrats 12 von der Seite mit der oberen Fläche 12a bestrahlt, bei einem Winkel, der relativ zu der vertikalen Linie zu der oberen Fläche 12a des Halbleitersubstrats 12 geneigt ist, in dem Zustand, in dem die Maske 58 vorhanden ist. Da der p-Typ-Verunreinigungsbestrahlungswinkel geneigt ist, werden die p-Typ-Verunreinigungen in die Kurzrichtungs-Seitenflächen 23 der Gräben 22 eingebracht. Der Neigungswinkel Θ2 der zweiten Seitenflächen 23b ist ferner größer als der Neigungswinkel Θ1 der ersten Seitenflächen 23a. Dadurch werden die p-Typ-Verunreinigungen in die zweiten Seitenflächen 23b zu einem größeren Ausmaß als verglichen mit den ersten Seitenflächen 23a eingebracht. Eine p-Typ-Verunreinigungskonzentration der Bereiche, die an den zweiten Seitenflächen 23b freiliegend sind, wird somit hoch. Die p-Typ-Verunreinigungseinbringung wird mehrfach mit unterschiedlichen Orientierungen des Halbleitersubstrats 12 durchgeführt, wodurch die p-Typ-Verunreinigungen auf beide Seitenflächen 23 von jedem Graben 22 eingebracht werden. Eine Konzentration der p-Typ-Verunreinigungen, die in die Source-Regionen 30 eingebracht werden, ist viel geringer als eine n-Typ-Verunreinigungskonzentration der Source-Regionen 30.
  • Als nächstes werden die p-Typ-Verunreinigungen, die in das Halbleitersubstrat 12 eingebracht sind, durch Aussetzen des Halbleitersubstrats 12 einer thermischen Behandlung aktiviert. Durch Aktivieren der p-Typ-Verunreinigungen, die in die Bodenflächen der Gräben 22 (siehe 8) eingebracht sind, sind die Boden-Regionen 36 in den Bereichen ausgebildet, die an den Bodenflächen der Gräben 22 wie in 10 gezeigt freiliegend sind. Durch Aktivieren der p-Typ-Verunreinigungen, die in die Seitenflächen 23 der Gräben 22 (siehe 9) eingebracht sind, werden ferner die Verbindungs-Regionen 38 in den Bereichen ausgebildet, die bei den Seitenflächen 23 der Gräben 22 wie in 10 gezeigt freiliegend sind. Dadurch werden die Body-Region 32 und die Boden-Regionen 36 durch die Verbindungs-Regionen 38 verbunden.
  • Als nächstes, wie gezeigt in 11, werden die Boden-Isolationsfilme 24a auf den Bodenflächen der Gräben 22 ausgebildet. Als nächstes werden die Seitenfläche-Isolationsfilme 24b über den Boden-Isolationsfilmen 24a ausgebildet, um die Seitenflächen der Gräben 22 zu bedecken. Als nächstes werden die Gate-Elektroden 26 in den Gräben 22 ausgebildet, nachdem die Boden-Isolationsfilme 24a und die Seitenfläche-Isolationsfilme 24b ausgebildet wurden. Die Gate-Elektroden 26 werden ausgebildet, um von dem Halbleitersubstrat 12 durch die Boden-Isolationsfilme 24a und die Seitenfläche-Isolationsfilme 24b isoliert zu sein. Ferner sind die Gate-Elektroden 26 derart ausgebildet, dass untere Endabschnitte der Gate-Elektroden 26 unter der Body-Region 32 in einem Querschnitt positioniert sind, der die Verbindungs-Regionen 38 nicht umfasst. Wie gezeigt in 11, kommt durch Ausbilden der Gate-Isolationsfilme 24 (das heißt, die Boden-Isolationsfilme 24a und die Seitenfläche-Isolationsfilme 24b) und der Gate-Elektroden 26 die Drift-Region 34 dazu in Kontakt mit den Boden-Isolationsfilmen 24a und den Seitenfläche-Isolationsfilmen 24b an den Seitenflächen der Gräben 22 an Positionen zu sein, wo die Verbindungs-Regionen 38 nicht vorhanden sind. Ferner kommt die Body-Region 32 dazu in Kontakt mit den Seitenfläche-Isolationsfilmen 24b über der Drift-Region 34 zu sein. Ferner kommen die Source-Regionen 32 dazu in Kontakt mit den Seitenfläche-Isolationsfilmen 24b über der Body-Region 32 zu sein. Ferner kommen die Boden-Regionen 36 dazu in Kontakt mit den Boden-Isolationsfilmen 24a an den Bodenflächen der Gräben 22 zu sein. Ferner kommen die Verbindungs-Regionen 38 dazu in Kontakt mit den Seitenfläche-Isolationsfilmen 24b an den Seitenflächen der Gräben 22 zu sein.
  • Danach werden die Zwischenschicht-Isolationsfilme 28, die obere Elektrode 70, und die untere Elektrode 72 ausgebildet, und der MOSFET 10, gezeigt in 1 bis 4, ist dadurch fertiggestellt.
  • Wie oben beschrieben werden gemäß diesem Herstellungsverfahren die Gräben 22 derart ausgebildet, dass die Grenzschicht zwischen der Body-Region 32 und der Drift-Region 34 an den ersten Seitenflächen 23a in Kontakt mit den Gate-Isolationsfilmen 24 ist. Wenn der MOSFET 10, der durch dieses Herstellungsverfahren hergestellt ist, eingeschaltet wird, werden somit Kanäle in der Body-Region 32 in den Bereichen generiert, die den ersten Seitenflächen 23a entsprechen. Da die Kanäle in den Bereichen generiert werden, die den ersten Seitenflächen 23a entsprechen, die den kleinen Neigungswinkel aufweisen, ist die Kanalmobilität hoch. Dadurch weist der MOSFET 10, der durch dieses Herstellungsverfahren hergestellt ist, einen geringen Einschaltwiderstand auf.
  • Ferner werden in diesem Herstellungsverfahren beim Ausbilden der Gräben 22 die Kurzrichtung-Seitenflächen 23 der Gräben 22 ausgebildet, um die zweiten Seitenflächen 23b zu umfassen, die unter den ersten Seitenflächen 23a positioniert sind. Bei dieser Gelegenheit wird der Neigungswinkel der zweiten Seitenflächen 23b derart ausgebildet, um größer als der Neigungswinkel der ersten Seitenflächen 23a zu sein, wodurch die Verunreinigungen in die Halbleiterregion in den Bereichen in einem größeren Ausmaß eingebracht werden können, die an den zweiten Seitenflächen 23b freiliegend sind. Da die Verbindungs-Regionen 38 durch Einbringen der p-Typ-Verunreinigungen in die Halbleiterregion hauptsächlich in den Bereichen ausgebildet sind, die an den zweiten Seitenflächen 23b freiliegend sind, kann die Verunreinigungskonzentration der Verbindungs-Regionen 38 hoch werden. Somit umfasst der MOSFET 10, der durch dieses Herstellungsverfahren hergestellt ist, die Verbindungs-Regionen 38, die mit geringerer Wahrscheinlichkeit beim Ausschalten des MOSFET 10 verarmt werden, und kann einen geringen Einschaltwiderstand unmittelbar nach dem Einschalten erreichen.
  • Zweites Ausführungsbeispiel
  • Als nächstes wird ein MOSFET 10a eines zweiten Ausführungsbeispiels mit Bezug zu 12 beschrieben. Unter Konfigurationen des MOSFET 10a des zweiten Ausführungsbeispiels werden Beschreibungen bezüglich Konfigurationen davon, die mit dem MOSFET 10 des ersten Ausführungsbeispiels gemeinsam sind, ausgelassen. Das gleiche gilt für ein später beschriebenes drittes Ausführungsbeispiel. In dem MOSFET 10a des zweiten Ausführungsbeispiels ist die Konfiguration der Gräben 22 unterschiedlich zu der des ersten Ausführungsbeispiels. Das heißt, die Kurzrichtung-Seitenflächen 23 von jedem Graben 22 umfassen ferner dritte Seitenflächen 23c.
  • Die dritten Seitenflächen 23c sind mit deren zugehörigen zweiten Seitenflächen 23b verbunden. Die dritten Seitenflächen 23c erstrecken sich von unteren Enden der zweiten Seitenflächen 23b bis zu den unteren Enden der Gräben 22. Ein Neigungswinkel Θ3 der dritten Seitenflächen 23c (siehe 13) ist größer als der Neigungswinkel Θ2 der zweiten Seitenflächen 23b. Der Neigungswinkel Θ3 der dritten Seitenflächen 23c ist beispielsweise 20 Grad oder größer.
  • In dem MOSFET 10 des ersten Ausführungsbeispiels sind Ecken 80 (siehe 2), die durch die zweiten Seitenflächen 23b der Gräben 22 und den Bodenflächen der Gräben 22 ausgebildet sind, relativ spitz zulaufend. Wenn der MOSFET 10 ausgeschaltet wird, tendiert eine Akkumulation eines elektrischen Felds dadurch in der Halbleiterregion in der Nähe von den Ecken 80 aufzutauchen. Im Gegensatz dazu ist in dem MOSFET 10a des zweiten Ausführungsbeispiels ein Winkel von Ecken 80a, der durch die dritten Seitenflächen 23c der Gräben 22 und den Bodenflächen der Gräben 22 ausgebildet wird, größer als ein Winkel der Ecken 80 des ersten Ausführungsbeispiels. Die Akkumulation des elektrischen Felds tritt somit weniger in der Halbleiterregion in der Nähe der Ecken 80a auf. Dadurch weist der MOSFET 10a einen hohen Spannungswiderstand auf.
  • Als nächstes wird ein Herstellungsverfahren des MOSFET 10a des zweiten Ausführungsbeispiels beschrieben. Mit dem MOSFET 10a des zweiten Ausführungsbeispiels werden, nachdem die in 7 gezeigten Vertiefungen 64 ausgebildet sind, Vertiefungen 66 durch Trockenätzen ausgebildet, die sich weiter in die Tiefenrichtung von freigelegten Flächen der Vertiefungen 64 erstreckende, wie gezeigt in 13. Seitenflächen der Vertiefungen 66 sind relativ zu den vertikalen Linien zu der oberen Fläche 12a des Halbelitersubstrats 12 geneigt. Eine Breite von jeder Vertiefung 66 nimmt dadurch von einer unteren Seite in Richtung einer oberen Seite davon zu. Ein Neigungswinkel Θ3 der Vertiefungen 66 ist größer als der Neigungswinkel Θ2 der Vertiefungen 64 eingestellt. Der Neigungswinkel Θ3 der Vertiefungen 66 ist beispielsweise 20 Grad oder größer. Das Trockenätzen zum Ausbilden der Vertiefungen 66 wird unter einer Bedingung ausgeführt, durch die ein Neigungswinkle derart gesteuert werden kann, um größer zu werden als im Vergleich mit der Ätzbedingung zum Ausbilden der Vertiefungen 64. Die Gräben, die die ersten Seitenflächen 23a (die Seitenflächen der Vertiefungen 62), die zweiten Seitenflächen 23b (die Seitenflächen der Vertiefungen 64), die unter den ersten Seitenflächen 23a positioniert sind, und die dritten Seitenflächen 23c (die Seitenflächen der Vertiefungen 66), die unter den zweiten Seitenflächen 23b positioniert sind, umfassen, werden dadurch ausgebildet. Danach werden Verarbeitungen gleich denen des ersten Ausführungsbeispiels ausgeführt und der MOSFET 10a des zweiten Ausführungsbeispiels wird dadurch fertiggestellt.
  • Drittes Ausführungsbeispiel
  • Als nächstes wird ein MOSFET 10b eines dritten Ausführungsbeispiels mit Bezug auf 14 beschrieben. In dem MOSFET 10b des dritten Ausführungsbeispiels umfassen die Kurzrichtung-Seitenflächen 23 von jedem Graben 22 ferner vier Seitenflächen 23d.
  • Die vierten Seitenflächen 23d sind mit deren zugehörigen ersten Seitenflächen 23a verbunden. Die vierten Seitenflächen 23d erstrecken sich von oberen Enden der ersten Seitenflächen 23a bis zu der oberen Fläche 12a des Halbleitersubstrats 12. Das heißt, obere Enden der vierten Seitenflächen 23d sind mit der oberen Fläche 12a des Halbleitersubstrats 12 verbunden. Ein Neigungswinkel Θ4 der vierten Seitenflächen 23d (siehe 15) ist größer als der Neigungswinkel Θ1 der ersten Seitenflächen 23a (siehe 7 und 13). Der Neigungswinkel Θ4 der vierten Seitenflächen 23d ist beispielsweise 20 Grad oder größer.
  • In dem MOSFET 10 des ersten Ausführungsbeispiels sind relativ spitz zulaufende Ecken 90 (siehe 2) durch die obere Fläche 12a des Halbleitersubstrats und die ersten Seitenflächen 23a der Gräben 22 ausgebildet. Wenn der MOSFET 10 ausgeschaltet wird, tendiert dadurch die Akkumulation des elektrischen Felds in der Halbeliterregion in der Nähe der Ecken 90 aufzutauchen. In Gegensatz dazu ist in dem MOSFET 10b des dritten Ausführungsbeispiels ein Winkel von Ecken 90a, der durch die obere Fläche 12a des Halbelitersubstrats 12 und die vierten Seitenflächen 23d der Gräben 22 ausgebildet ist, größer als ein Winkel der Ecken 90 des ersten Ausführungsbeispiels. Somit tritt die Akkumulation des elektrischen Felds weniger in der Halbleiterregion in der Nähe der Ecken 90a auf. Dadurch weist der MOSFET 10b einen hohen Spannungswiderstand auf.
  • Als nächstes wird ein Herstellungsverfahren des MOSFET 10b des dritten Ausführungsbeispiels beschrieben. Mit dem MOSFET 10b des dritten Ausführungsbeispiels werden, bevor die in 6 gezeigten Vertiefungen 62 ausgebildet werden, Vertiefungen 68 durch Trockenätzen ausgebildet, die sich in die Tiefenrichtung von der an den Öffnungen 60 der Maske 58 freiliegenden oberen Fläche 12a des Halbleitersubstrats 12a erstrecken, wie gezeigt in 15. Seitenflächen der Vertiefungen 68 sind relativ zu der vertikalen Linie zu der oberen Fläche 12a des Halbelitersubstrats 12 geneigt. Dadurch nimmt eine Breite von jeder Vertiefung 68 von einer unteren Seite in Richtung einer oberen Seite davon zu. Ein Neigungswinkel Θ4 der Vertiefungen 68 ist größer als der Neigungswinkel Θ1 der Vertiefungen 62 (siehe 6 und 7) eingestellt. Der Neigungswinkel Θ4 der Vertiefungen 68 ist beispielsweise 20 Grad oder größer. Bodenflächen der Vertiefungen 68 werden ausgebildet, um über Grenzschichten zwischen den Source-Regionen 30 und der Geringkonzentrations-Region 32b der Body-Region 32 positioniert zu sein. Bei dieser Gelegenheit wird das Trockenätzen zum Ausbilden der Vertiefungen 68 unter einer Bedingung ausgeführt, durch die ein Neigungswinkel derart gesteuert werden kann, um größer zu werden als im Vergleich mit der Ätzbedingung zum Ausbilden der in 6 gezeigten Vertiefungen 62. Danach werden Verfahren ähnlich zu denen des ersten Ausführungsbeispiels ausgeführt und der MOSFET 10b des dritten Ausführungsbeispiels wird dadurch fertiggestellt.
  • Die in 14 gezeigten Vertiefungen 66 können ausgebildet werden nachdem die in 7 gezeigten Vertiefungen 64 ausgebildet wurden. In diesem Fall wird die Maske 58 entfernt, nachdem die in 7 gezeigten Vertiefungen 64 ausgebildet wurden, und eine Maske mit Öffnungen wird ausgebildet, deren Breite breiter als die der Öffnungen 60 der Maske 58 ist. Dann können die Vertiefungen 66 durch geeignetes Ändern der Ätzbedingung ausgebildet werden.
  • Die Seitenflächen 23 der Gräben 22 können ferner die dritten Seitenflächen 23c des zweiten Ausführungsbeispiels umfassen.
  • In den obengenannten Ausführungsbeispielen erstrecken sich die Verbindungs-Regionen 38 von der Body-Region 32 nach unten entlang der Kurzrichtung-Seitenflächen 23 der Gräben 22. Jedoch können die Verbindungs-Regionen 38 sich von der Body-Region 32 nach unten entlang der Langrichtung-Seitenflächen der Gräben 22 erstrecken, um mit den Boden-Regionen 36 verbunden zu sein. In diesem Fall kann der Einschaltwiderstand durch Bereitstellen von Neigungen an die Langrichtung-Seitenflächen der Gräben 22 geeignet verringert werden, ähnlich den Kurzrichtung-Seitenflächen 23 der Gräben 22 (zum Beispiel die ersten Seitenflächen 23a und die zweiten Seitenflächen 23b).
  • Ferner sind in den obengenannten Ausführungsbeispielen die Verbindungs-Regionen 38 an Positionen bereitgestellt, die zueinander gegenüberliegend sind, mit dem Graben 22 dazwischenliegend. Jedoch können die Verbindungs-Regionen 38 nur an einer der Kurzrichtung-Seitenflächen 23 von jedem Graben 22 bereitgestellt sein. Ferner können die Verbindungs-Regionen 38 alternativ in der y-Richtung an beiden Kurzrichtung-Seitenflächen 23 von jedem Graben 22 bereitgestellt sein.
  • Ferner können die Kurzrichtung-Seitenflächen 23 der Gräben 22 ferner Seitenflächen umfassen, die einen zu denen der obengenannten Seitenflächen (die ersten Seitenflächen 23a bis zu den vierten Seitenflächen 23d) verschiedenen Neigungswinkel aufweisen. Insbesondere können die Kurzrichtung-Seitenflächen 23 der Gräben 22 ferner eine oder mehrere unterschiedliche Seitenflächen umfassen, die unter den dritten Seitenflächen 23c positioniert sind. In diesem Fall können die Seitenflächen 23 der Gräben 22 die eine oder mehrere unterschiedliche Seitenflächen umfassen, sodass der Neigungswinkel davon mit einer Positionierung weiter unter den dritten Seitenflächen 23c größer wird.
  • Ferner sind in den obengenannten Ausführungsbeispielen die n-Kanal-Typ-MOSFETs beschrieben, jedoch kann die darin offenbarte Technik auf IGBTs angewendet werden. Eine p-Kanal-Typ-MOSFET-Struktur kann durch Invertieren des n-Typs und des p-Typs in den obengenannten Ausführungsbeispielen erhalten werden. Ferner sind in den obengenannten Ausführungsbeispielen die MOSFETs beschrieben, jedoch kann die hierin offenbarte Technik auf IGBTs angewendet werden. Eine IGBT-Struktur kann durch Einfügen einer p-Typ-Region zwischen der Drift-Region 34 und der unteren Elektrode 72 erhalten werden.
  • Einige der für die Technologie charakteristischen Merkmale, die hierin offenbart sind, werden im Folgenden aufgelistet. Es soll beachtet werden, dass die jeweiligen technischen Elemente voneinander unabhängig sind, und alleine oder in Kombination nützlich sind.
  • In einer Konfiguration, die hierin als ein Beispiel offenbart ist, kann der Neigungswinkel der ersten Seitenfläche 4 Grad oder kleiner sein.
  • In solch einer Konfiguration kann eine Kanalmobilität geeignet verbessert werden.
  • In einer Konfiguration, die hierin als ein Beispiel offenbart ist, kann der Neigungswinkel der zweiten Seitenfläche 6 Grad oder größer sein.
  • In solch einer Konfiguration, kann eine Verunreinigungskonzentration der Verbindungs-Region beim Ausbilden der Verbindungs-Region geeignet erhöht werden.
  • In einer hierin als ein Beispiel offenbarten Konfiguration, können die Seitenflächen des Grabens eine dritte Seitenfläche umfassen, die unter der zweiten Seitenfläche positioniert ist, und ein Neigungswinkel der dritten Seitenfläche kann größer als der Neigungswinkel der zweiten Seitenfläche sein.
  • In solch einer Konfiguration ist eine Ecke stumpf, die durch die dritte Seitenfläche und die Bodenfläche des Grabens ausgebildet ist. Dementsprechend kann eine Akkumulation eines elektrischen Felds in der Halbleiterregion in einer Nähe dieser Ecke unterdrückt werden, wenn das Schaltelement ausgeschaltet wird.
  • In einer hierin als ein Beispiel offenbarten Konfiguration kann der Neigungswinkel der dritten Seitenfläche 20 Grad oder größer sein.
  • In solch einer Konfiguration kann ein elektrisches Feld, das an der Halbleiterregion in der Nähe der Ecke, die durch die dritte Seitenfläche und die Bodenfläche des Grabens ausgebildet ist, angelegt ist, geeignet verringert werden.
  • In einer hierin als ein Beispiel offenbarten Konfiguration kann die Seitenfläche des Grabens eine vierte Seitenfläche umfassen, die über der ersten Seitenfläche positioniert ist, ein Neigungswinkel der vierten Seitenfläche kann größer als der Neigungswinkel der ersten Seitenfläche sein, und ein oberes Ende der vierten Seitenfläche kann mit der oberen Fläche des Halbleitersubstrats verbunden sein.
  • In solch einer Konfiguration kann eine Ecke stumpf sein, die durch die vierte Seitenfläche und die obere Fläche des Halbleitersubstrats ausgebildet ist. Dementsprechend kann die Akkumulation des elektrischen Felds in der Halbleiterregion in einer Nähe dieser Ecke unterdrückt werden, wenn das Schaltelement ausgeschaltet wird.
  • In einer hierin als ein Beispiel offenbarten Konfiguration kann der Neigungswinkel der vierten Seitenfläche 20 Grad oder größer sein.
  • Obwohl spezielle Beispiele der vorliegenden Erfindung detailliert beschrieben wurden, sind diese Beispiele lediglich veranschaulichend und setzen keine Begrenzung bezüglich des Schutzbereichs der Patentansprüche. Die in den Patentansprüchen beschriebene Technologie umfasst auch verschiedene Änderungen und Modifikationen an den oben beschriebenen spezifischen Beispielen. Die technischen Elemente, die in der vorliegenden Beschreibung oder Zeichnungen erklärt sind, stellen entweder unabhängig oder mittels verschiedener Kombinationen einen technischen Nutzen bereit. Die vorliegende Erfindung ist nicht auf die Kombinationen begrenzt, die zum Zeitpunkt des Einreichens der Ansprüche beschrieben sind. Ferner ist der Zweck der Beispiele, die durch die vorliegende Beschreibung oder Zeichnungen veranschaulicht sind, mehrere Ziele gleichzeitig zu erfüllen, und ein Erfüllen eines dieser Ziele gibt einen technischen Nutzen für die vorliegende Erfindung an.
  • Ein Schaltelement kann ein Halbleitersubstrat, einen Graben, einen Gate-Isolationsfilm, und eine Gate-Elektrode umfassen. Eine Drift-Region kann unter der Body-Region in Kontakt mit dem Gate-Isolationsfilm sein. Eine Boden-Region kann an einer Bodenfläche des Grabens in Kontakt mit dem Gate-Isolationsfilm sein. Eine Verbindungs-Region kann an einer Seitenfläche des Grabens in Kontakt mit dem Gate-Isolationsfilm sein und verbindet die Body-Region mit der Boden-Region. Die Seitenfläche des Grabens kann eine erste Seitenfläche und eine zweite Seitenfläche umfassen, die unter der ersten Seitenfläche positioniert ist. Ein Neigungswinkel der zweiten Seitenfläche kann größer als ein Neigungswinkel der ersten Seitenfläche sein. Eine Grenzschicht zwischen der Body-Region und der Drift-Region kann an der ersten Seitenfläche in Kontakt mit dem Gate-Isolationsfilm sein.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2017202897 [0001]
    • JP 2015 [0003]
    • JP 118966 [0003]

Claims (8)

  1. Schaltelement (10, 10a, 10b) mit: einem Halbleitersubstrat (12); einem Graben (22), der in einer oberen Fläche (12a) des Halbleitersubstrats (12) angeordnet ist; einem Gate-Isolationsfilm (24), der eine innere Fläche des Grabens (22) bedeckt; und einer Gate-Elektrode (26), die in dem Graben (22) angelegt ist und durch den Gate-Isolationsfilm (24) von dem Halbleitersubstrat (12) isoliert ist, wobei das Halbeiterelement (12) umfasst: eine Source-Region eines ersten Leitfähigkeitstyps (30), die an der oberen Fläche (12a) des Halbleitersubstrats (12) angeordnet ist und in Kontakt mit dem Gate-Isolationsfilm (24) ist; eine Body-Region eines zweiten Leitfähigkeitstyps (32), die unter der Source-Region (30) in Kontakt mit dem Gate-Isolationsfilm (24) ist; eine Drift-Region eines ersten Leitfähigkeitstyps (34), die unter der Body-Region (32) in Kontakt mit dem Gate-Isolationsfilm (24) ist und durch die Body-Region (32) von der Source-Region (30) separiert ist; eine Boden-Region eines zweiten Leitfähigkeitstyps (36), die an einer Bodenfläche des Grabens (22) in Kontakt mit dem Gate-Isolationsfilm ist (24); und eine Verbindungs-Region eines zweiten Leitfähigkeitstyps (38), die an einer Seitenfläche (23) des Grabens (22) in Kontakt mit dem Gate-Isolationsfilm (24) ist und die Body-Region (30) mir der Boden-Region (36) verbindet; wobei die Seitenfläche (23) des Grabens (22) derart geneigt ist, dass eine Breite des Grabens (22) von einer unteren Seite bis zu einer oberen Seite des Grabens zunimmt, die Seitenfläche (23) des Grabens (22) eine erste Seitenfläche (23a) und eine zweite Seitenfläche (23b) umfasst, die unter der ersten Seitenfläche (23a) positioniert ist, ein Neigungswinkel der zweiten Seitenfläche (23b) größer als ein Neigungswinkel der ersten Seitenfläche (23a) ist, und eine Grenzschicht zwischen der Body-Region (32) und der Drift-Region (34) in Kontakt mit dem Gate-Isolationsfilm (24) an der ersten Seitenfläche (23a) ist.
  2. Schaltelement (10, 10a, 10b) nach Anspruch 1, wobei der Neigungswinkel der ersten Seitenfläche (23a) 4 Grad oder kleiner ist.
  3. Schaltelement (10, 10a, 10b) nach Anspruch 1 oder 2, wobei der Neigungswinkel der zweiten Seitenfläche (23b) 6 Grad oder größer ist.
  4. Schaltelement (10a) nach einem der Ansprüche 1 bis 3, wobei die Seitenfläche (23) des Grabens (22) eine dritte Seitenfläche (23c) umfasst, die unter der zweiten Seitenfläche (23b) positioniert ist, und ein Neigungswinkel der dritten Seitenfläche (23c) größer als der Neigungswinkel der zweiten Seitenfläche (23b) ist.
  5. Schaltelement (10a) nach Anspruch 4, wobei der Neigungswinkel der dritten Seitenfläche (23c) 20 Grad oder größer ist.
  6. Schaltelement (10b) nach einem der Ansprüche 1 bis 5, wobei die Seitenfläche (23) des Grabens (22) eine vierte Seitenfläche (23d) umfasst, die über der ersten Seitenfläche (23a) positioniert ist, ein Neigungswinkel der vierten Seitenfläche (23d) größer als der Neigungswinkel der ersten Seitenfläche (23a) ist, und ein oberes Ende der vierten Seitenfläche (23d) mit der oberen Fläche (12a) des Halbleitersubstrats (12) verbunden ist.
  7. Schaltelement (10b) nach Anspruch 6, wobei der Neigungswinkel der vierten Seitenfläche (23d) 20 Grad oder größer ist.
  8. Verfahren zum Herstellen eines Schaltelements (10, 10a, 10b) mit einem Halbleiterelement (12), das eine Drift-Region eines ersten Leitfähigkeitstyps (34), eine, auf der Drift-Region (34) angeordnete, Body-Region eines zweiten Leitfähigkeitstyps (32), und eine, auf der Body-Region (32) angeordnete, Source-Region eines ersten Leitfähigkeitstyps (30), umfasst, wobei das Verfahren umfasst: Ausbilden eines Grabens (22) in einer oberen Fläche (12a) des Halbleitersubstrats (12), wobei der Graben (22) die Source-Region (30) und die Body-Region (32) durchdringt und die Drift-Region (34) erreicht; Ausbilden einer Boden-Region eines zweiten Leitfähigkeitstyps (36), die an einer Bodenfläche des Grabens (22) in dem Halbleitersubstrat (12) angeordnet ist; Ausbilden einer Verbindungs-Region (38), die die Body-Region (32) mit der Boden-Region (36) in dem Halbleitersubstrat (12) verbindet durch Einbringen von Verunreinigungen eines zweiten Leitfähigkeitstyps in eine Seitenfläche (23) des Grabens (22); Ausbilden eines Gate-Isolationsfilms (24), der eine innere Fläche des Grabens (22) bedeckt; und Ausbilden einer Gate-Elektrode (26), die in dem Graben (22) angeordnet ist, und durch den Gate-Isolationsfilm (24) von dem Halbleitersubstrat (12) isoliert ist, wobei der Graben (22) ausgebildet ist, um die folgenden Bedingungen zu erfüllen: eine Breite des Grabens (22) nimmt von einer unteren Seite bis zu einer oberen Seite des Grabens (22) zu; die Seitenfläche (23) des Grabens (22) umfasst eine erste Seitenfläche (23a) und eine zweite Seitenfläche (23b), die unter der ersten Seitenfläche (23a) positioniert ist; ein Neigungswinkel der zweiten Seitenfläche (23b) ist größer als ein Neigungswinkel der ersten Seitenfläche (23a); und eine Grenzschicht zwischen der Body-Region (32) und der Drift-Region (34) ist an der ersten Seitenfläche (23a) angeordnet.
DE102018124708.7A 2017-10-19 2018-10-08 Schaltelement und Verfahren zum Herstellen desselben Expired - Fee Related DE102018124708B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-202897 2017-10-19
JP2017202897A JP2019079833A (ja) 2017-10-19 2017-10-19 スイッチング素子とその製造方法

Publications (2)

Publication Number Publication Date
DE102018124708A1 true DE102018124708A1 (de) 2019-04-25
DE102018124708B4 DE102018124708B4 (de) 2020-08-13

Family

ID=65996397

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018124708.7A Expired - Fee Related DE102018124708B4 (de) 2017-10-19 2018-10-08 Schaltelement und Verfahren zum Herstellen desselben

Country Status (4)

Country Link
US (1) US10468520B2 (de)
JP (1) JP2019079833A (de)
CN (1) CN109686791A (de)
DE (1) DE102018124708B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111384171B (zh) * 2018-12-28 2021-07-23 中国科学院苏州纳米技术与纳米仿生研究所 高沟道迁移率垂直型umosfet器件及其制备方法
CN113396482B (zh) * 2019-02-07 2023-12-19 罗姆股份有限公司 半导体装置
JP2021005692A (ja) * 2019-06-27 2021-01-14 株式会社デンソー 半導体装置
JP2021019044A (ja) * 2019-07-18 2021-02-15 株式会社デンソー スイッチング素子
US20220406897A1 (en) * 2019-11-28 2022-12-22 Mitsubishi Electric Corporation Silicon carbide semiconductor device, power conversion apparatus, and method for manufacturing silicon carbide semiconductor
US20230032610A1 (en) * 2021-07-28 2023-02-02 Pakal Technologies, Llc Vertical insulated gate power switch with isolated base contact regions
CN116435336B (zh) * 2023-03-22 2024-01-12 瑶芯微电子科技(上海)有限公司 沟槽型mosfet电场保护结构及制备方法
CN118522768B (zh) * 2024-07-22 2024-10-11 北京中科新微特科技开发股份有限公司 半导体场效应晶体管及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015118966A (ja) 2013-12-17 2015-06-25 トヨタ自動車株式会社 半導体装置
JP2017202897A (ja) 2016-05-10 2017-11-16 東芝エレベータ株式会社 エレベータ装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4453671B2 (ja) * 2006-03-08 2010-04-21 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP5583077B2 (ja) * 2011-06-03 2014-09-03 株式会社東芝 半導体装置及びその製造方法
US20160211334A1 (en) * 2013-10-04 2016-07-21 Mitsubishi Electric Corporation Silicon carbide semiconductor device and method for manufacturing same
JP2016048747A (ja) * 2014-08-28 2016-04-07 株式会社豊田中央研究所 トレンチゲート電極を備えている半導体装置
JP6563639B2 (ja) * 2014-11-17 2019-08-21 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
WO2016157606A1 (ja) * 2015-03-30 2016-10-06 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP2017112161A (ja) * 2015-12-15 2017-06-22 三菱電機株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015118966A (ja) 2013-12-17 2015-06-25 トヨタ自動車株式会社 半導体装置
JP2017202897A (ja) 2016-05-10 2017-11-16 東芝エレベータ株式会社 エレベータ装置

Also Published As

Publication number Publication date
CN109686791A (zh) 2019-04-26
DE102018124708B4 (de) 2020-08-13
US20190123192A1 (en) 2019-04-25
JP2019079833A (ja) 2019-05-23
US10468520B2 (en) 2019-11-05

Similar Documents

Publication Publication Date Title
DE102018124708B4 (de) Schaltelement und Verfahren zum Herstellen desselben
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE102012204420B4 (de) Halbleitervorrichtung
DE112009003514B4 (de) Grabenbasierte leistungshalbleitervorrichtungen mit eigenschaften einer erhöhten durchbruchspannung
DE102005059534B4 (de) Halbleitervorrichtung und Herstellungsverfahren der gleichen
DE102008055689B4 (de) Siliziumkarbid-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102013112009A1 (de) Superjunction-Halbleitervorrichtung mit einem Zellengebiet und einem Randgebiet
DE102018203693A1 (de) Halbleitervorrichtung
DE202009019196U1 (de) Halbleitervorrichtung
DE112009004071T5 (de) Grabenbasierte leistungshalbleitervorrichtungen mit eigenschaften einer erhöhten durchbruchspannung
DE102017221950B4 (de) Halbleitervorrichtung
DE3121223C2 (de) MOS-Transistor für hohe Betriebsspannungen
DE112016005558B4 (de) Siliciumcarbid-Halbleitereinheit
DE102017216923A1 (de) Halbleitervorrichtung
DE112013004146T5 (de) Halbleitervorrichtung
DE102017121555A1 (de) Halbleiter-Vorrichtung und Verfahren zum Herstellen derselben
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE112020002535T5 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102017121460A1 (de) Halbleiter-Vorrichtung und Verfahren zum Herstellen derselben
DE102004054286B4 (de) Siliziumkarbid-Halbleitervorrichtung mit Sperrschicht-Feldeffekttransistor, sowie Verfahren zu deren Herstellung
DE102008032796A1 (de) Halbleitervorrichtung mit P-N-Säulenabschnitt
DE112018008195T5 (de) Siliciumcarbid-halbleitereinheit und verfahren zur herstellung derselben
DE102015120148A1 (de) Halbleiterbauelement und Verfahren zur Herstellung von Halbleiterbauelement
DE102021113288A1 (de) Leistungshalbleitervorrichtung und verfahren zu dessen herstellung
DE102017217234A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee