JP6563639B2 - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6563639B2 JP6563639B2 JP2014232461A JP2014232461A JP6563639B2 JP 6563639 B2 JP6563639 B2 JP 6563639B2 JP 2014232461 A JP2014232461 A JP 2014232461A JP 2014232461 A JP2014232461 A JP 2014232461A JP 6563639 B2 JP6563639 B2 JP 6563639B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- trench
- conductivity type
- insulating layer
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 180
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims description 80
- 239000012535 impurity Substances 0.000 claims description 66
- 210000000746 body region Anatomy 0.000 claims description 52
- 238000000034 method Methods 0.000 claims description 39
- 238000005530 etching Methods 0.000 claims description 32
- 238000002513 implantation Methods 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims 2
- 239000010410 layer Substances 0.000 description 86
- 230000015572 biosynthetic process Effects 0.000 description 15
- 238000005468 ion implantation Methods 0.000 description 13
- 230000005684 electric field Effects 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの1つの目的を達成すること自体で技術有用性を持つものである。
12:半導体基板
22:ソース領域
26:ボディ領域
26a:高濃度領域
26b:低濃度領域
28:ドリフト領域
28a:上部領域
28b:下部領域
30:ドレイン領域
32:底部領域
33:側部領域
34:トレンチ
35:段差
38:ゲート絶縁層
38a:底部絶縁層
38b:側部絶縁膜
40:ゲート電極
50:側面
50a:上部側面
50b:段差表面
50c:下部側面
52:側面
52a:上部側面
52b:段差表面
52c:下部側面
54:底面
80:ソース電極
84:ドレイン電極
Claims (6)
- 半導体装置であって、
表面にトレンチが形成されている半導体基板と、
前記トレンチの内面を覆っているゲート絶縁層と、
前記トレンチ内に配置されているゲート電極、
を有しており、
前記トレンチの側面に、段差が形成されており、
前記トレンチの前記側面が、前記段差よりも上側に位置する上部側面と、前記段差の表面と、前記段差よりも下側に位置する下部側面を有しており、
前記段差の表面が、前記トレンチの中心側に向かうほど下側に変位するように傾斜しており、
前記半導体基板が、
前記上部側面において前記ゲート絶縁層に接している第1導電型の第1領域と、
前記第1領域の下側の前記上部側面において前記ゲート絶縁層に接している第2導電型のボディ領域と、
前記ボディ領域に接する位置から前記トレンチの底面よりも下側の位置まで伸びており、前記ボディ領域の下側の前記上部側面及び前記下部側面において前記ゲート絶縁層に接している第1導電型の第2領域と、
前記第2領域に囲まれた範囲に形成されており、前記下部側面において前記ゲート絶縁層に接しており、前記第2領域によって前記ボディ領域から分離されている第2導電型の側部領域と、
前記第2領域に囲まれた範囲に形成されており、前記トレンチの前記底面において前記ゲート絶縁層に接しており、前記第2領域によって前記ボディ領域及び前記側部領域から分離されている第2導電型の底部領域、
を有しており、
前記第2領域が、前記段差の表面において前記ゲート絶縁層に接しており、
前記側部領域が、前記段差の表面において前記ゲート絶縁層に接していない、
半導体装置。 - 半導体装置であって、
表面にトレンチが形成されている半導体基板と、
前記トレンチの内面を覆っているゲート絶縁層と、
前記トレンチ内に配置されているゲート電極、
を有しており、
前記トレンチの側面に、段差が形成されており、
前記トレンチの前記側面が、前記段差よりも上側に位置する上部側面と、前記段差の表面と、前記段差よりも下側に位置する下部側面を有しており、
前記段差の表面が、前記トレンチの中心側に向かうほど下側に変位するように傾斜しており、
前記半導体基板が、
前記上部側面において前記ゲート絶縁層に接している第1導電型の第1領域と、
前記第1領域の下側の前記上部側面において前記ゲート絶縁層に接している第2導電型のボディ領域と、
前記ボディ領域に接する位置から前記トレンチの底面よりも下側の位置まで伸びており、前記ボディ領域の下側の前記上部側面及び前記下部側面において前記ゲート絶縁層に接している第1導電型の第2領域と、
前記第2領域に囲まれた範囲に形成されており、前記下部側面において前記ゲート絶縁層に接しており、前記第2領域によって前記ボディ領域から分離されている第2導電型の側部領域と、
前記第2領域に囲まれた範囲に形成されており、前記トレンチの前記底面において前記ゲート絶縁層に接しており、前記第2領域によって前記ボディ領域及び前記側部領域から分離されている第2導電型の底部領域、
を有しており、
前記トレンチの長手方向の端部を画定する前記側面に、前記段差が形成されており、
前記側部領域が、前記端部を画定する前記側面のうちの前記下部側面において前記ゲート絶縁層に接している、
半導体装置。 - 半導体装置を製造する方法であって、
半導体基板中の第1導電型の低濃度半導体領域の上部に、前記低濃度半導体領域よりも不純物濃度が高い第1導電型または第2導電型の高濃度半導体領域を形成する工程と、
前記半導体基板の表面をエッチングすることによって、前記高濃度半導体領域を貫通して前記低濃度半導体領域に達するとともに側面に段差を有するトレンチを形成する工程と、
前記トレンチの底面と前記段差の表面に第2導電型の不純物を注入する工程と、
前記トレンチの内面を覆うゲート絶縁層を形成する工程と、
前記トレンチ内にゲート電極を形成する工程、
を有し、
前記段差の表面が、前記トレンチの中心側に向かうほど下側に変位するように傾斜しており、
前記第2導電型不純物の注入によって、前記段差よりも下側の前記トレンチの側面に露出するとともに前記段差の表面に露出しない範囲に第2導電型の側部領域が形成される、
方法。 - 半導体装置を製造する方法であって、
半導体基板中の第1導電型の低濃度半導体領域の上部に、前記低濃度半導体領域よりも不純物濃度が高い第1導電型または第2導電型の高濃度半導体領域を形成する工程と、
前記半導体基板の表面をエッチングすることによって、前記高濃度半導体領域を貫通して前記低濃度半導体領域に達するとともに側面に段差を有するトレンチを形成する工程と、
前記トレンチの底面と前記段差の表面に第2導電型の不純物を注入する工程と、
前記トレンチの内面を覆うゲート絶縁層を形成する工程と、
前記トレンチ内にゲート電極を形成する工程、
を有し、
前記段差の表面が、前記トレンチの中心側に向かうほど下側に変位するように傾斜しており、
前記段差が、前記トレンチの長手方向の端部を画定する前記側面に形成される、
方法。 - 半導体装置を製造する方法であって、
半導体基板中の第1導電型の低濃度半導体領域の上部に、前記低濃度半導体領域よりも不純物濃度が高い第1導電型の高濃度半導体領域を形成する工程と、
前記半導体基板の表面をエッチングすることによって、前記高濃度半導体領域を貫通して前記低濃度半導体領域に達するとともに側面に段差を有するトレンチを形成するエッチング工程と、
前記トレンチの底面と前記段差の表面に第2導電型の不純物を注入する工程と、
前記トレンチの内面を覆うゲート絶縁層を形成する工程と、
前記トレンチ内にゲート電極を形成する工程、
を有し、
前記エッチング工程では、前記半導体基板の前記表面に開口を有するエッチング用マスクを形成した後に前記開口内の前記半導体基板の前記表面を前記高濃度半導体領域に対するエッチングレートが前記低濃度半導体領域に対するエッチングレートよりも高くなる異方性のドライエッチングを1回行うことで、前記段差を有する前記トレンチを形成し、
前記段差の表面が、前記トレンチの中心側に向かうほど下側に変位するように傾斜しており、
前記高濃度半導体領域が、第1導電型の上部領域であり、
前記低濃度半導体領域が、第1導電型の下部領域であり、
前記方法が、前記上部領域の上側の前記トレンチの側面において前記ゲート絶縁層に接している第2導電型のボディ領域と、前記ボディ領域の上側の前記トレンチの側面において前記ゲート絶縁層に接しており、前記ボディ領域によって前記上部領域から分離されている第1導電型の第1領域を備えている半導体装置の製造方法であり、
前記トレンチの形成後に、前記半導体基板に前記第1領域と前記ボディ領域を形成する工程、をさらに有している方法。 - 前記段差が、前記上部領域と前記下部領域の境界の位置に形成される、請求項5の方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014232461A JP6563639B2 (ja) | 2014-11-17 | 2014-11-17 | 半導体装置及び半導体装置の製造方法 |
US14/942,547 US9847414B2 (en) | 2014-11-17 | 2015-11-16 | Semiconductor device and method for manufacturing semiconductor device having a step provided in a lateral surface of a trench formed in a surface of a semiconductor substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014232461A JP6563639B2 (ja) | 2014-11-17 | 2014-11-17 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016096288A JP2016096288A (ja) | 2016-05-26 |
JP6563639B2 true JP6563639B2 (ja) | 2019-08-21 |
Family
ID=55962434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014232461A Expired - Fee Related JP6563639B2 (ja) | 2014-11-17 | 2014-11-17 | 半導体装置及び半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9847414B2 (ja) |
JP (1) | JP6563639B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6560141B2 (ja) * | 2016-02-26 | 2019-08-14 | トヨタ自動車株式会社 | スイッチング素子 |
JP6560142B2 (ja) * | 2016-02-26 | 2019-08-14 | トヨタ自動車株式会社 | スイッチング素子 |
JP6649216B2 (ja) * | 2016-09-16 | 2020-02-19 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP2019079833A (ja) * | 2017-10-19 | 2019-05-23 | トヨタ自動車株式会社 | スイッチング素子とその製造方法 |
JP6896593B2 (ja) * | 2017-11-22 | 2021-06-30 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 |
JP2021019044A (ja) | 2019-07-18 | 2021-02-15 | 株式会社デンソー | スイッチング素子 |
JP7249269B2 (ja) * | 2019-12-27 | 2023-03-30 | 株式会社東芝 | 半導体装置およびその製造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6686244B2 (en) * | 2002-03-21 | 2004-02-03 | General Semiconductor, Inc. | Power semiconductor device having a voltage sustaining region that includes doped columns formed with a single ion implantation step |
EP1671374B1 (en) * | 2003-10-08 | 2018-05-09 | Toyota Jidosha Kabushiki Kaisha | Insulated gate type semiconductor device and manufacturing method thereof |
JP4491307B2 (ja) * | 2004-09-21 | 2010-06-30 | トヨタ自動車株式会社 | 半導体装置およびその製造方法 |
JP4414863B2 (ja) | 2004-10-29 | 2010-02-10 | トヨタ自動車株式会社 | 絶縁ゲート型半導体装置およびその製造方法 |
JP2008270365A (ja) * | 2007-04-17 | 2008-11-06 | Toyota Motor Corp | 半導体装置とその製造方法 |
JP2009054638A (ja) * | 2007-08-23 | 2009-03-12 | Toyota Motor Corp | 半導体装置とその製造方法 |
US20090085107A1 (en) * | 2007-09-28 | 2009-04-02 | Force-Mos Technology Corp. | Trench MOSFET with thick bottom oxide tub |
US8304829B2 (en) * | 2008-12-08 | 2012-11-06 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
TWI412132B (zh) * | 2008-12-19 | 2013-10-11 | Niko Semiconductor Co Ltd | 功率金氧半場效電晶體及其製造方法 |
TWI458097B (zh) * | 2012-12-12 | 2014-10-21 | Beyond Innovation Tech Co Ltd | 溝渠式閘極金氧半場效電晶體及其製造方法 |
JP6056623B2 (ja) * | 2013-04-12 | 2017-01-11 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
-
2014
- 2014-11-17 JP JP2014232461A patent/JP6563639B2/ja not_active Expired - Fee Related
-
2015
- 2015-11-16 US US14/942,547 patent/US9847414B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016096288A (ja) | 2016-05-26 |
US9847414B2 (en) | 2017-12-19 |
US20160141409A1 (en) | 2016-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6563639B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
TWI605596B (zh) | 絕緣閘切換裝置及其製造方法 | |
JP6169966B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5867484B2 (ja) | 半導体装置の製造方法 | |
JP6606007B2 (ja) | スイッチング素子 | |
CN106463542B (zh) | 半导体装置 | |
JP6571467B2 (ja) | 絶縁ゲート型スイッチング素子とその製造方法 | |
JP5807597B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2019079833A (ja) | スイッチング素子とその製造方法 | |
JP2016100466A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2016025177A (ja) | スイッチング素子 | |
JP2019087611A (ja) | スイッチング素子とその製造方法 | |
JP2018056304A (ja) | スイッチング装置とその製造方法 | |
JP6763727B2 (ja) | スイッチング装置とその製造方法 | |
JP2017191817A (ja) | スイッチング素子の製造方法 | |
JP6211933B2 (ja) | 半導体装置 | |
JP2008177297A (ja) | 半導体装置 | |
JP2020064910A (ja) | スイッチング素子 | |
JP2017022185A (ja) | 半導体装置及びその製造方法 | |
WO2015186428A1 (ja) | 半導体装置、及び、半導体装置の製造方法 | |
JP2017174961A (ja) | スイッチング素子の製造方法 | |
JP2004200441A (ja) | 半導体装置とその製造方法 | |
JP2018101668A (ja) | 半導体装置 | |
WO2016017273A1 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6539026B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171004 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20171012 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20171012 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180718 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180807 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181005 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190702 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190725 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6563639 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |