JP2016096288A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2016096288A
JP2016096288A JP2014232461A JP2014232461A JP2016096288A JP 2016096288 A JP2016096288 A JP 2016096288A JP 2014232461 A JP2014232461 A JP 2014232461A JP 2014232461 A JP2014232461 A JP 2014232461A JP 2016096288 A JP2016096288 A JP 2016096288A
Authority
JP
Japan
Prior art keywords
region
trench
conductivity type
insulating layer
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014232461A
Other languages
English (en)
Other versions
JP6563639B2 (ja
Inventor
秀史 高谷
Hideshi Takatani
秀史 高谷
真一朗 宮原
Shinichiro Miyahara
真一朗 宮原
克博 朽木
Katsuhiro Kuchiki
克博 朽木
佐智子 青井
Sachiko Aoi
佐智子 青井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2014232461A priority Critical patent/JP6563639B2/ja
Priority to US14/942,547 priority patent/US9847414B2/en
Publication of JP2016096288A publication Critical patent/JP2016096288A/ja
Application granted granted Critical
Publication of JP6563639B2 publication Critical patent/JP6563639B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】 トレンチの側部と底部に空乏層の伸展を促進する半導体領域を有する半導体装置において、耐電圧特性をさらに向上させる技術を提供する。
【解決手段】 半導体装置であって、トレンチ内にゲート絶縁層とゲート電極を有している。トレンチの側面に、段差が形成されている。トレンチの側面が、上部側面と、下部側面を有している。段差の表面が、トレンチの中心側に向かうほど下側に変位するように傾斜している。半導体基板が、上部側面でゲート絶縁層に接している第１導電型の第１領域と、第１領域の下側の上部側面でゲート絶縁層に接している第２導電型のボディ領域と、ボディ領域の下側の上部側面及び下部側面でゲート絶縁層に接している第１導電型の第２領域と、下部側面でゲート絶縁層に接している第２導電型の側部領域と、トレンチの底面でゲート絶縁層に接している第２導電型の底部領域を有している。
【選択図】図２

Description

本明細書で開示する技術は、トレンチ内に配置されたゲート電極を有する半導体装置に関する。
特許文献１に、トレンチ内に配置されたゲート電極を有するＭＯＳＦＥＴが開示されている。このＭＯＳＦＥＴでは、トレンチの側面に段差が形成されている。また、半導体基板内には、段差近傍のトレンチの側面においてゲート絶縁層に接する側部ｐ型領域と、段差の底面においてゲート絶縁層に接する底部ｐ型領域が形成されている。側部ｐ型領域と底部ｐ型領域の周囲は、ｎ型のドリフト領域によって囲まれている。このＭＯＳＦＥＴがオンからオフに切り換わる際には、ｐ型のボディ領域からｎ型のドリフト領域に空乏層が広がる。ボディ領域からドリフト領域に広がった空乏層が側部ｐ型領域に達すると、側部ｐ型領域からその周囲のドリフト領域に空乏層が広がる。側部ｐ型領域からドリフト領域に広がった空乏層が底部ｐ型領域に達すると、底部ｐ型領域からその周囲のドリフト領域に空乏層が広がる。このように、トレンチの周囲において、側部ｐ型領域と底部ｐ型領域によって空乏層の伸展が促進される。これによって、ドリフト領域の広い範囲が空乏化する。このため、このＭＯＳＦＥＴは優れた耐電圧特性を有している。
特開２００６−９３１９３号公報
本明細書では、トレンチの側部と底部に空乏層の伸展を促進する半導体領域を有する半導体装置において、耐電圧特性をさらに向上させる技術を提供する。
本明細書が開示する半導体装置は、表面にトレンチが形成されている半導体基板と、前記トレンチの内面を覆っているゲート絶縁層と、前記トレンチ内に配置されているゲート電極を有している。前記トレンチの側面に、段差が形成されている。前記トレンチの前記側面が、前記段差よりも上側に位置する上部側面と、前記段差の表面と、前記段差よりも下側に位置する下部側面を有している。前記段差の表面が、前記トレンチの中心側に向かうほど下側に変位するように傾斜している。前記半導体基板が、第１領域、ボディ領域、第２領域、側部領域及び底部領域を有する。第１領域は、前記上部側面において前記ゲート絶縁層に接している第１導電型の領域である。ボディ領域は、前記第１領域の下側の前記上部側面において前記ゲート絶縁層に接している第２導電型の領域である。前記ボディ領域に接する位置から前記トレンチの底面よりも下側の位置まで伸びており、第２領域は、前記ボディ領域の下側の前記上部側面及び前記下部側面において前記ゲート絶縁層に接している第１導電型の領域である。側部領域は、前記第２領域に囲まれた範囲に形成されており、前記下部側面において前記ゲート絶縁層に接しており、前記第２領域によって前記ボディ領域から分離されている第２導電型の領域である。底部領域は、前記第２領域に囲まれた範囲に形成されており、前記トレンチの底面において前記ゲート絶縁層に接しており、前記第２領域によって前記ボディ領域及び前記側部領域から分離されている第２導電型の領域である。
なお、本明細書において、「上側」はトレンチが形成されている半導体基板の表面側を意味し、「下側」はトレンチが形成されている半導体基板の表面とは反対側の表面（すなわち、裏面）側を意味する。また、上記の「段差の表面が、トレンチの中心側に向かうほど下側に変位するように傾斜している。」は、段差の表面のうちの上部側面と接する部分が下部側面と接する部分よりも上側に位置することを意味する。したがって、段差の表面の一部に、傾斜していない部分が形成されていてもよい。
この半導体装置では、段差の表面がトレンチの中心側に向かうほど下側に変位するように傾斜している。このように段差の表面が傾斜していると、段差の表面が上下方向に幅を持つことになる。側部領域は、段差の表面から不純物を注入することによって形成することができる。上下方向に幅を持つ段差の表面を利用すると、上下方向に幅が広い側部領域を形成することができる。この半導体装置がオンからオフに切り換わる際には、ボディ領域から第２領域内に空乏層が伸びる。空乏層は、側部領域と底部領域を経由してトレンチの周囲に広がる。側部領域が上下方向に広く分布していると、側部領域から伸びる空乏層が上下方向に広く伸展し易く、広く伸展した空乏層によって高い電位差を保持することができる。したがって、この半導体装置の構造によれば、従来に比べて耐電圧特性をさらに向上させることができる。
また、本明細書は、半導体装置を製造する方法を提供する。この方法は、高濃度領域形成工程と、トレンチ形成工程と、不純物注入工程と、ゲート絶縁層形成工程と、ゲート電極形成工程を有する。高濃度領域形成工程では、半導体基板中の第１導電型の低濃度半導体領域の上部に、前記低濃度半導体領域よりも不純物濃度が高い第１導電型または第２導電型の高濃度半導体領域を形成する。トレンチ形成工程では、前記半導体基板の表面をエッチングすることによって、前記高濃度半導体領域を貫通して前記低濃度半導体領域に達するとともに側面に段差を有するトレンチを形成する。不純物注入工程では、前記トレンチの底面と前記段差の表面に第２導電型の不純物を注入する。ゲート絶縁層形成工程では、前記トレンチの内面を覆うゲート絶縁層を形成する。ゲート電極形成工程では、前記トレンチ内にゲート電極を形成する。
トレンチ形成工程では、高濃度半導体領域のエッチングレートが低濃度半導体領域のエッチングレートよりも高いので、半導体基板をエッチングすることで側面に段差を有するトレンチを形成することができる。このようにトレンチを形成すると、段差の表面が、トレンチの中心側に向かうほど下側に変位するように傾斜している形状となる。不純物注入工程では、トレンチの底面に注入された第２導電型の不純物によって、段差の底面に露出する範囲に、第２導電型の底部領域が形成される。また、段差の表面に注入された第２導電型の不純物によって、段差の下側（すなわち、低濃度半導体領域中）のトレンチの側面に露出する範囲に、第２導電型の側部領域が形成される。段差の表面が上記のように傾斜しているので、上下方向に幅が広い側部領域が形成される。その後、トレンチ内にゲート絶縁層とゲート電極が形成される。この方法によって製造される半導体装置では、側部領域と底部領域によってトレンチの周囲で高い電界が生じることが防止される。特に、側部領域の上下方向の幅が広いので、トレンチの周囲の電界をより効果的に抑制することができる。したがって、この方法によれば、耐電圧特性が高い半導体装置を製造することができる。
半導体基板１２の表面１２ａ上の電極及び絶縁層を省略した半導体装置１０の平面図。 図１のＩＩ−ＩＩ線における半導体装置１０の縦断面図。 図１のＩＩＩ−ＩＩＩ線における半導体装置１０の縦断面図。 領域２６ｂ形成後の半導体基板１２の縦断面図。 トレンチ３４の形成過程における半導体基板１２の縦断面図。 トレンチ３４の形成後の半導体基板１２の縦断面図。 トレンチ３４の形成後の半導体基板１２の縦断面図。 イオン注入工程中の半導体基板１２の縦断面図。 イオン注入工程中の半導体基板１２の縦断面図。 底部絶縁層３８ａの形成後の半導体基板１２の縦断面図。 側部絶縁膜３８ｂ及びゲート電極４０の形成後の半導体基板１２の縦断面図。 ソース領域２２及び高濃度領域２６ａの形成後の半導体基板１２の縦断面図。 実施例２の半導体装置の図２に対応する縦断面図。 実施例２の半導体装置の図３に対応する縦断面図。 実施例３の半導体装置の図２に対応する縦断面図。 実施例３の半導体装置の図３に対応する縦断面図。 上部領域２８ａの形成後の半導体基板１２の縦断面図。 トレンチ３４の形成後の半導体基板１２の縦断面図。 イオン注入工程中の半導体基板１２の縦断面図。 底部絶縁層３８ａ、側部絶縁膜３８ｂ及びゲート電極４０の形成後の半導体基板１２の縦断面図。 実施例４の半導体装置の図２に対応する縦断面図。
図２、３に示すように、実施例１に係る半導体装置１０は、半導体基板１２と、半導体基板１２の表面１２ａ及び裏面１２ｂに形成された電極、絶縁層等を有している。半導体基板１２は、４Ｈ型のＳｉＣにより構成されている。なお、以下では、半導体基板１２の厚み方向をｚ方向といい、半導体基板１２の表面１２ａに平行な一方向をｘ方向といい、ｘ方向とｚ方向に対して直交する方向をｙ方向という。
図２、３に示すように、半導体基板１２の表面１２ａには、ソース電極８０が形成されている。半導体基板１２の裏面１２ｂには、ドレイン電極８４が形成されている。ドレイン電極８４は、裏面１２ｂの略全域を覆っている。
図１は、表面１２ａ上の電極及び絶縁層等を省略した半導体装置１０の平面図を示している。図１に示すように、半導体基板１２の表面１２ａには、複数のトレンチ３４が形成されている。各トレンチ３４は、ｘ方向に長く伸びている。複数のトレンチ３４は、ｙ方向に間隔を開けて配列されている。
図２、３に示すように、各トレンチ３４は、側面５０、５２を有している。側面５０は、トレンチ３４の短手方向（すなわち、ｙ方向）の両端を画定する側面である。側面５２は、トレンチ３４の長手方向（すなわち、ｘ方向）の両端を画定する側面である。側面５０、５２には段差３５が形成されている。
図２に示すように、短手方向の側面５０は、段差３５より上側の上部側面５０ａと、段差３５の表面５０ｂと、段差３５より下側の下部側面５０ｃを有している。段差３５の表面５０ｂは、トレンチ３４のｙ方向の中心Ｃ１に近づくに従って下側に変位するように傾斜している。すなわち、トレンチ３４の両側の側面５０に形成されている一組の段差３５の表面５０ｂは、テーパ状に傾斜している。上部側面５０ａと下部側面５０ｃは、若干テーパ状に傾斜しているものの、略ｚ方向に沿って伸びている。
図３に示すように、長手方向の側面５２は、段差３５より上側の上部側面５２ａと、段差３５の表面５２ｂと、段差３５より下側の下部側面５２ｃを有している。段差３５の表面５２ｂは、トレンチ３４のｘ方向の中心Ｃ２に近づくに従って下側に変位するように傾斜している。すなわち、トレンチ３４の両側の側面５２に形成されている一組の段差３５の表面５２ｂは、テーパ状に傾斜している。上部側面５２ａと下部側面５２ｃは、若干テーパ状に傾斜しているものの、略ｚ方向に沿って伸びている。
図２、３に示すように、各トレンチ３４内には、ゲート絶縁層３８と、ゲート電極４０が形成されている。ゲート絶縁層３８は、底部絶縁層３８ａと側部絶縁膜３８ｂを有している。底部絶縁層３８ａは、トレンチ３４の底部に形成された厚い絶縁層である。底部絶縁層３８ａは、段差３５よりも下側のトレンチ３４内に形成されている。底部絶縁層３８ａの上側のトレンチ３４の側面５０、５２は、側部絶縁膜３８ｂによって覆われている。すなわち、側部絶縁膜３８ｂは、上部側面５０ａ、５２ａと段差３５の表面５０ｂ、５２ｂを覆っている。側部絶縁膜３８ｂは、底部絶縁層３８ａと繋がっている。底部絶縁層３８ａの上側のトレンチ３４内には、ゲート電極４０が配置されている。ゲート電極４０は、側部絶縁膜３８ｂ及び底部絶縁層３８ａによって、半導体基板１２から絶縁されている。ゲート電極４０の上面は、層間絶縁層３６によって覆われている。ゲート電極４０は、層間絶縁層３６によってソース電極８０から絶縁されている。
半導体基板１２内には、ソース領域２２、ボディ領域２６、ドリフト領域２８、ドレイン領域３０、底部領域３２及び側部領域３３が形成されている。
図２に示すように、ソース領域２２は、半導体基板１２内に複数個形成されている。ソース領域２２は、ｎ型領域である。ソース領域２２は、トレンチ３４に対してｙ方向に隣接する位置に形成されている。ソース領域２２は、トレンチ３４の上部側面５０ａにおいて、側部絶縁膜３８ｂに接している。ソース領域２２は、半導体基板１２の表面１２ａに露出する範囲に形成されている。ソース領域２２は、ソース電極８０に対してオーミック接触している。
ボディ領域２６は、ソース領域２２の側方及び下側に形成されており、ソース領域２２に接している。ボディ領域２６は、ｐ型領域であり、高濃度領域２６ａと低濃度領域２６ｂを有している。高濃度領域２６ａは、低濃度領域２６ｂよりも高いｐ型不純物濃度を有している。高濃度領域２６ａは、ソース領域２２の側方に形成されており、半導体基板１２の表面１２ａに露出している。高濃度領域２６ａは、ソース電極８０に対してオーミック接触している。低濃度領域２６ｂは、ソース領域２２及び高濃度領域２６ａの下側に形成されている。低濃度領域２６ｂは、ソース領域２２の下側のトレンチ３４の上部側面５０ａにおいて、側部絶縁膜３８ｂに接している。また、図３に示すように、低濃度領域２６ｂは、トレンチ３４の長手方向の側面５２に隣接する位置にも形成されている。低濃度領域２６ｂは、トレンチ３４の上部側面５２ａにおいて側部絶縁膜３８ｂに接している。
ドリフト領域２８は、低濃度にｎ型不純物を含むｎ型領域である。ドリフト領域２８のｎ型不純物濃度は、ソース領域２２のｎ型不純物濃度よりも低い。図２に示すように、ドリフト領域２８は、低濃度領域２６ｂの下側に形成されており、低濃度領域２６ｂに接している。ドリフト領域２８は、低濃度領域２６ｂの下端の位置から、トレンチ３４の下端よりも下側まで広がっている。ドリフト領域２８は、ボディ領域２６によってソース領域２２から分離されている。ドリフト領域２８は、ボディ領域２６の下側の上部側面５０ａにおいて、側部絶縁膜３８ｂに接している。また、ドリフト領域２８は、下部側面５０ｃにおいて、底部絶縁層３８ａに接している。また、図３に示すように、ドリフト領域２８は、トレンチ３４の長手方向の側面５２に隣接する位置にも形成されている。ドリフト領域２８は、低濃度領域２６ｂの下側の上部側面５２ａにおいて側部絶縁膜３８ｂに接している。また、ドリフト領域２８は、下部側面５２ｃにおいて底部絶縁層３８ａに接している。
上述したソース領域２２、ボディ領域２６及びドリフト領域２８は、側部絶縁膜３８ｂを介してゲート電極４０に対向している。
側部領域３３は、ｐ型領域である。図２に示すように、側部領域３３は、段差３５の下側に形成されている。側部領域３３は、段差３５の表面５０ｂと、段差３５近傍の下部側面５０ｃに露出する範囲に形成されている。側部領域３３は、段差３５の表面５０ｂの全域において側部絶縁膜３８ｂに接している。また、側部領域３３は、段差３５近傍の下部側面５０ｃにおいて、底部絶縁層３８ａに接している。また、図３に示すように、側部領域３３は、トレンチ３４の長手方向の側面５２に隣接する位置にも形成されている。側部領域３３は、段差３５の表面５２ｂにおいて側部絶縁膜３８ｂに接している。また、側部領域３３は、段差３５近傍の下部側面５２ｃにおいて、底部絶縁層３８ａに接している。側部領域３３の上下方向の幅は、段差３５の表面５０ｂ、５２ｂの上下方向の幅よりも広い。側部領域３３の周囲は、ドリフト領域２８に囲まれている。側部領域３３は、ドリフト領域２８によって、ボディ領域２６から分離されている。側部領域３３は、いずれの電極にも接続されておらず、側部領域３３の電位は浮遊電位とされている。
底部領域３２は、ｐ型領域である。図２、３に示すように、底部領域３２は、各トレンチ３４の底面５４に露出する位置に形成されている。底部領域３２は、トレンチ３４の底面５４の全域において、底部絶縁層３８ａに接している。底部領域３２の上下方向の幅は、側部領域３３の上下方向の幅よりも狭い。底部領域３２の周囲は、ドリフト領域２８に囲まれている。各底部領域３２は、ドリフト領域２８によって、ボディ領域２６及び側部領域３３から分離されている。底部領域３２は、いずれの電極にも接続されておらず、底部領域３２の電位は浮遊電位とされている。
ドレイン領域３０は、高濃度にｎ型不純物を含むｎ型領域である。ドレイン領域３０のｎ型不純物濃度は、ドリフト領域２８のｎ型不純物濃度よりも高い。ドレイン領域３０は、ドリフト領域２８の下側に形成されている。ドレイン領域３０は、ドリフト領域２８に接しており、ドリフト領域２８によってボディ領域２６、底部領域３２及び側部領域３３から分離されている。ドレイン領域３０は、半導体基板１２の裏面１２ｂに露出する範囲に形成されている。ドレイン領域３０は、ドレイン電極８４に対してオーミック接触している。
次に、半導体装置１０の動作について説明する。半導体基板１２内には、ソース領域２２、ボディ領域２６、ドリフト領域２８、ドレイン領域３０、ゲート電極４０及びゲート絶縁層３８等によって、ｎチャネル型のＭＯＳＦＥＴが形成されている。半導体装置１０を動作させる際には、ドレイン電極８４に、ソース電極８０よりも高い電位を印加する。さらに、ゲート電極４０に閾値以上の電位を印加すると、ＭＯＳＦＥＴがオンする。すなわち、側部絶縁膜３８ｂに接する範囲のボディ領域２６にチャネルが形成される。これにより、ソース電極８０から、ソース領域２２、チャネル、ドリフト領域２８及びドレイン領域３０を経由して、ドレイン電極８４に向かって電子が流れる。
ゲート電極４０の電位を閾値未満の電位に低下させると、チャネルが消失し、ＭＯＳＦＥＴがオフする。すると、ボディ領域２６とドリフト領域２８の境界部のｐｎ接合からドリフト領域２８内に空乏層が広がる。ボディ領域２６から伸びる空乏層は、側部領域３３に到達する。すると、側部領域３３からその周囲のドリフト領域内に空乏層が広がる。側部領域３３から伸びる空乏層は、底部領域３２に到達する。すると、底部領域３２からその周囲のドリフト領域２８内に空乏層が広がる。その後、空乏層は、ドリフト領域２８の略全域に進展する。上記のように側部領域３３及び底部領域３２によって空乏層の伸展が促進されるため、ドリフト領域２８の広い範囲が空乏化する。これによって、半導体装置１０の耐電圧特性が向上されている。なお、後に詳述するが、本実施例の半導体装置１０では、半導体基板１２の厚み方向（すなわち、ｚ方向）における側部領域３３の幅が従来に比べて広い。このため、側部領域３３からその周囲に空乏層が伸展する際に、ｚ方向において比較的厚く空乏層が広がり易い。このため、側部領域３３からその周囲に空乏層が伸展したときに、厚い空乏層によって電界を受けることが可能である。これによって、高い電界がより生じ難くなっており、半導体装置１０の耐電圧特性がより向上されている。
次に、半導体装置１０の製造方法について説明する。半導体装置１０は、全体がドリフト領域２８と略同じｎ型不純物濃度を有するｎ型の半導体基板１２から製造される。まず、ｐ型不純物のイオン注入によって、図４に示すように、半導体基板１２の表面１２ａに露出する範囲に、ｐ型の低濃度領域２６ｂ（すなわち、ボディ領域２６の一部）を形成する。ここで、ｐ型不純物は、元の半導体基板１２（すなわち、ドリフト領域２８）のｎ型不純物濃度よりも高い濃度で注入される。したがって、低濃度領域２６ｂのｐ型不純物濃度は、ドリフト領域２８のｎ型不純物濃度よりも高い。
次に、図５に示すように、半導体基板１２の表面１２ａにエッチング用マスク７０を形成し、エッチング用マスク７０を通して半導体基板１２をエッチングする。ここでは、異方性のドライエッチングによって、半導体基板１２をエッチングする。これによって、半導体基板１２の表面１２ａに、トレンチ３４を形成する。なお、上記の通り、低濃度領域２６ｂのｐ型不純物濃度は、ドリフト領域２８のｎ型不純物濃度よりも高い。このため、低濃度領域２６ｂにおけるエッチングレートは、ドリフト領域２８におけるエッチングレートよりも高い。換言すると、低濃度領域２６ｂは、ドリフト領域２８よりも高速でエッチングされる。このため、図５に示すようにドリフト領域２８に侵入するトレンチ３４を形成すると、低濃度領域２６ｂにおけるトレンチ３４の幅が、ドリフト領域２８におけるトレンチ３４の幅よりも広くなる。その結果、低濃度領域２６ｂとドリフト領域２８の境界の深さにおいて、トレンチ３４の側面に段差３５が形成される。トレンチ３４の長手方向の側面にも、段差３５が形成される。図５の状態からさらにエッチングを継続すると、図６に示すように、トレンチ３４が深くなり、段差３５がドリフト領域２８内に位置するようになる。また、トレンチ３４の長手方向の断面においても、図７に示すように、段差３５がドリフト領域２８内に位置するようになる。このように、この方法では、不純物濃度の差に起因して生じる低濃度領域２６ｂとドリフト領域２８のエッチングレートの差を利用して、側面５０、５２に段差３５を有するトレンチ３４を形成する。この方法によれば、一回のエッチング処理によって、段差３５を有するトレンチ３４を形成することができる。また、この方法によれば、段差３５の表面５０ｂを、トレンチ３４の中心側に向かうにしたがって下側に変位するように傾斜した形状に形成することができる。図６、７に示す構造が得られたら、エッチングを停止し、エッチング用マスク７０を除去する。
次に、図８、９に示すように、半導体基板１２の表面１２ａにイオン注入用マスク７２を形成し、イオン注入用マスク７２を通して半導体基板１２にｐ型不純物を注入する。ここでは、トレンチ３４内にｐ型不純物を注入する。ｐ型不純物は、トレンチ３４の底面５４と段差３５の表面５０ｂ、５２ｂに注入される。これによって、底面５４に露出する範囲に、ｐ型の底部領域３２が形成される。また、段差３５の表面５０ｂ、５２ｂに露出する範囲に、ｐ型の側部領域３３が形成される。上述したように、段差３５の表面５０ｂ、５２ｂは、トレンチ３４の中心側に向かうほど下側に変位するように傾斜している。このため、段差３５の表面５０ｂ、５２ｂにｐ型不純物を注入して側部領域３３を形成すると、側部領域３３のｚ方向の幅を広くすることができる。他方、トレンチ３４の底面５４は、略フラットである。したがって、底部領域３２の上下方向の幅は、側部領域３３の上下方向の幅よりも狭くなる。イオン注入が完了したら、イオン注入用マスク７２を除去する。
次に、トレンチ３４内と半導体基板１２上に、絶縁層を成長させる。トレンチ３４内には、絶縁層が隙間なく形成される。次に、絶縁層をエッチングすることで、半導体基板１２上の絶縁層を除去すると共に、トレンチ３４内の絶縁層を部分的に除去する。ここでは、図１０に示すように、段差３５よりも下側にのみ絶縁層を残存させる。残存した絶縁層は、底部絶縁層３８ａとなる。
次に、図１１に示すように、底部絶縁層３８ａよりも上側のトレンチ３４の側面５０に側部絶縁膜３８ｂを成長させる。なお、図示していないが、トレンチ３４の長手方向（すなわち、ｘ方向）の断面においても、トレンチ３４の側面５２（図３参照）に側部絶縁膜３８ｂが成長する。側部絶縁膜３８ｂを形成したら、図１１に示すように、トレンチ３４内にゲート電極４０を形成する。
ゲート電極４０を形成したら、半導体基板１２の表面１２ａに対してｐ型及びｎ型の不純物を選択的に注入することによって、図１２に示すように、ソース領域２２とボディ領域２６の高濃度領域２６ａを形成する。次に、図２、３に示すように、半導体基板１２の表面１２ａに層間絶縁層３６とソース電極８０を形成する。次に、半導体基板１２の裏面１２ｂにｎ型不純物を注入して、ドレイン領域３０を形成する。次に、半導体基板１２の裏面１２ｂ上にドレイン電極８４を形成する。以上の工程によって、図１〜３に示す半導体装置１０が完成する。
以上に説明したように、この方法によれば、単一のエッチング処理によって段差３５を有するトレンチ３４を形成することができる。したがって、効率的に半導体装置１０を製造することができる。
また、この方法によれば、段差３５の表面５０ｂ、５２ｂを、トレンチ３４の中心に向かうに従って下側に変位するように傾斜した形状に形成することができる。したがって、段差３５の表面５０ｂ、５２ｂにｐ型不純物を注入することで、ｚ方向の幅が広い側部領域３３を形成することができる。したがって、この方法によれば、耐電圧特性に優れる半導体装置１０を製造することができる。
図１３、１４は、実施例２の半導体装置を示している。実施例２の半導体装置では、側部領域３３が、段差３５の表面５０ｂ、５２ｂにおいて側部絶縁膜３８ｂに接していない。側部領域３３は、下部側面５０ｃにおいて、底部絶縁層３８ａに接している。段差３５の表面５０ｂ、５２ｂでは、ドリフト領域２８が側部絶縁膜３８ｂに接している。このように、側部領域３３が段差３５の表面５０ｂ、５２ｂに露出していなくても、ＭＯＳＦＥＴがオフする際に側部領域３３によって空乏層の伸びを促進することができる。すなわち、実施例２の半導体装置でも、実施例１の半導体装置１０と同様に、空乏層によって電界集中が抑制される。実施例２の半導体装置も、高い耐電圧特性を有する。また、実施例２の側部領域３３は、段差３５の表面５０ｂ、５２ｂに対してｐ型不純物を注入する際に、実施例１よりも高いエネルギーでｐ型不純物を注入することによって形成することができる。段差３５の表面５０ｂ、５２ｂに対して高いエネルギーでｐ型不純物を注入すると、注入されたｐ型不純物が実施例１よりも深い位置（下側）で停止し、その停止した位置に側部領域３３が形成される。すなわち、図１３、１４に示すように、段差３５の表面５０ｂ、５２ｂに露出しない位置に側部領域３３を形成することができる。また、この方法でも、段差３５の表面５０ｂ、５２ｂが傾斜しているので、ｚ方向の幅が広い側部領域３３を形成することができる。
図１５、１６は、実施例３の半導体装置を示している。実施例３の半導体装置は、ドリフト領域２８の構造が実施例１の半導体装置１０とは異なる。実施例３の半導体装置のその他の構成は、実施例１の半導体装置１０と等しい。実施例３の半導体装置では、ドリフト領域２８が、上部領域２８ａと下部領域２８ｂを有している。上部領域２８ａは、下部領域２８ｂよりも高いｎ型不純物濃度を有している。上部領域２８ａは、ボディ領域２６の低濃度領域２６ｂの下側に形成されている。下部領域２８ｂは、上部領域２８ａの下側に形成されている。段差３５は、上部領域２８ａと下部領域２８ｂの境界２９の深さに形成されている。すなわち、境界２９をトレンチ３４側に延長した延長線は、段差３５と交差する。実施例３の半導体装置も、段差３５の下側に側部領域３３が形成されているので、実施例１の半導体装置１０と同様に高い耐電圧特性を有する。
次に、実施例３の半導体装置の製造方法について説明する。半導体装置１０は、全体がドリフト領域２８の下部領域２８ｂと略同じｎ型不純物濃度を有するｎ型の半導体基板１２から製造される。まず、ｎ型不純物のイオン注入によって半導体基板１２の表面１２ａ近傍のｎ型不純物濃度を上昇させる。これによって、図１７に示すように、半導体基板１２の表面１２ａに露出する範囲に、上部領域２８ａを形成する。上部領域２８ａよりも下側には、ｎ型不純物濃度が低い下部領域２８ｂが残る。
次に、図１８に示すように、半導体基板１２の表面１２ａにエッチング用マスク７０を形成し、エッチング用マスク７０を通して半導体基板１２をエッチングする。ここでは、異方性のドライエッチングによって、半導体基板１２をエッチングする。これによって、半導体基板１２の表面１２ａに、トレンチ３４を形成する。なお、上記の通り、上部領域２８ａのｎ型不純物濃度は、下部領域２８ｂのｎ型不純物濃度よりも高い。このため、上部領域２８ａにおけるエッチングレートは、下部領域２８ｂにおけるエッチングレートよりも高い。換言すると、上部領域２８ａは、下部領域２８ｂよりも高速でエッチングされる。このため、図１８に示すように、下部領域２８ｂに達するトレンチ３４を形成すると、上部領域２８ａにおけるトレンチ３４の幅が、下部領域２８ｂにおけるトレンチ３４の幅よりも広くなる。その結果、上部領域２８ａと下部領域２８ｂの境界２９の深さにおいて、トレンチ３４の側面に段差３５が形成される。図示していないが、トレンチ３４の長手方向でも、トレンチ３４の側面に段差３５が形成される。このように、この方法では、不純物濃度の差に起因して生じる上部領域２８ａと下部領域２８ｂのエッチングレートの差を利用して、側面５０、５２に段差３５を有するトレンチ３４を形成する。この方法によれば、一回のエッチング処理によって、段差３５を有するトレンチ３４を形成することができる。また、この方法によれば、段差３５の表面５０ｂ、５２ｂを、トレンチ３４の中心側に向かうにしたがって下側に変位するように傾斜した形状に形成することができる。図１８に示す構造が得られたら、エッチングを停止し、エッチング用マスク７０を除去する。
次に、図１９に示すように、半導体基板１２の表面１２ａにイオン注入用マスク７２を形成し、イオン注入用マスク７２を通して半導体基板１２にｐ型不純物を注入する。ここでは、トレンチ３４内にｐ型不純物を注入する。ｐ型不純物は、トレンチ３４の底面５４と段差３５の表面５０ｂ、５２ｂに注入される。これによって、底面５４に露出する範囲に、ｐ型の底部領域３２が形成される。また、段差３５の表面５０ｂ、５２ｂに露出する範囲に、ｐ型の側部領域３３が形成される。上述したように、段差３５の表面５０ｂ、５２ｂは、トレンチ３４の中心側に向かうほど下側に変位するように傾斜している。このため、段差３５の表面５０ｂ、５２ｂにｐ型不純物を注入して側部領域３３を形成すると、側部領域３３のｚ方向の幅を広くすることができる。イオン注入が完了したら、イオン注入用マスク７２を除去する。
次に、実施例１と同様にして、図２０に示すように、トレンチ３４内に底部絶縁層３８ａ、側部絶縁膜３８ｂ及びゲート電極４０を形成する。次に、半導体基板１２の表面１２ａに対してｐ型及びｎ型の不純物を選択的に注入することによって、ソース領域２２、高濃度領域２６ａ及び低濃度領域２６ｂを形成する。その後、実施例１と同様にして層間絶縁層３６、ソース電極８０、ドレイン領域３０及びドレイン電極８４を形成することによって、図１５、１６に示す実施例３の半導体装置１０が完成する。
なお、実施例３の半導体装置では、段差３５が、上部領域２８ａと下部領域２８ｂの境界２９の位置に形成されていた。しかしながら、段差３５が、境界２９よりも下側に形成されていてもよい。トレンチ３４を形成するためのエッチング処理を長く行うことによって、境界２９よりも下側に段差３５を形成することができる。
図２１は、実施例４の半導体装置を示している。実施例４の半導体装置では、トレンチ３４の側面に２つの段差３５ａ、３５ｂが形成されている。各段差３５ａ、３５ｂの表面においてゲート絶縁層３８と接するように、側部領域３３ａ、３３ｂが形成されている。ボディ領域２６の低濃度領域２６ｂは、ドリフト領域２８の上部領域２８ａのｎ型不純物濃度よりも高いｐ型不純物濃度を有している。ドリフト領域２８の上部領域２８ａは、下部領域２８ｂのｎ型不純物濃度よりも高いｎ型不純物濃度を有している。上側の段差３５ａは、実施例１と同様に、低濃度領域２６ｂと上部領域２８ａの不純物濃度差を利用して形成された段差である。下側の段差３５ｂは、実施例３と同様に、上部領域２８ａと下部領域２８ｂの不純物濃度差を利用して形成された段差である。実施例１のトレンチ形成方法と実施例３のトレンチ形成方法を組み合わせることで、このようなトレンチ３４を形成することができる。すなわち、一度のエッチング処理で、２つの段差３５ａ、３５ｂを有するトレンチ３４を形成することができる。また、このように複数の段差３５ａ、３５ｂ（すなわち、複数の側部領域３３ａ、３３ｂ）を設けることで、半導体装置の耐電圧特性をさらに向上させることができる。
なお、実施例３、４の半導体装置においても、図１３に示すように、側部領域３３を段差３５よりも下側に形成してもよい。
また、上述した実施例では、底部領域３２の電位が浮遊電位とされていた。しかしながら、底部領域３２が、所定の固定電位に接続されていてもよい。
また、上述した実施例では、ｎチャネル型のＭＯＳＦＥＴについて説明したが、ｐチャネル型のＭＯＳＦＥＴに本明細書に開示の技術を適用してもよい。
また、上述した実施例では、トレンチ３４の短手方向（ｙ方向）の側面５０と長手方向（ｘ方向）の側面５２の両方に段差３５と側部領域３３が形成されていた。しかしながら、これらの側面５０、５２の何れか一方にのみ段差３５と側部領域３３が形成されていてもよい。
また、上述した実施例では、底部絶縁層３８ａが段差３５よりも下側に配置されている。すなわち、底部絶縁層３８ａの上端が段差３５よりも下側に位置している。しかしながら、底部絶縁層３８ａの上端の位置は、ボディ領域２６よりも下側であれば、段差３５よりも上側であってもよい。底部絶縁層３８ａの上端の位置は、ボディ領域２６よりも下側であれば何れの位置であってもよい。
上述した各実施例の構成と請求項の構成との対応関係について説明する。実施例の側面５２は、請求項のトレンチの長手方向の端部を画定する側面の一例である。実施例のソース領域２２は、請求項の第１領域の一例である。実施例のドリフト領域２８は、請求項の第２領域の一例である。実施例１のドリフト領域２８は、請求項の低濃度半導体領域の一例である。実施例１の低濃度領域２６ｂは、請求項の高濃度半導体領域の一例である。実施例３の下部領域２８ｂは、請求項の低濃度半導体領域の一例である。実施例３の上部領域２８ａは、請求項の高濃度半導体領域の一例である。
本明細書が開示する技術要素について、以下に列記する。なお、以下の各技術要素は、それぞれ独立して有用なものである。
本明細書が開示する一例の構成では、側部領域の上下方向の幅が、底部領域の上下方向の幅よりも広い。
本明細書が開示する一例の構成では、側部領域が、段差の表面においてゲート絶縁層に接している。
本明細書が開示する一例の構成では、第２領域が段差の表面においてゲート絶縁層に接しており、側部領域が段差の表面においてゲート絶縁層に接していない。
本明細書が開示する一例の構成では、トレンチの長手方向の端部を画定する側面に、段差が形成されている。側部領域が、前記端部を画定する前記側面のうちの下部側面においてゲート絶縁層に接している。
このような構成によれば、トレンチの長手方向の端部近傍における電界を抑制することができる。
本明細書が開示する一例の構成では、第２領域が、上部領域と、上部領域よりも第１導電型不純物濃度が低いとともに上部領域の下側に配置されている下部領域を有している。段差が、上部領域と下部領域の境界の位置または前記境界よりも下側に形成されている。
この構成によれば、第２領域内の濃度差（すなわち、上部領域と下部領域の濃度差）によって段差を形成することができる。
本明細書が開示する一例の製造方法では、高濃度半導体領域が、第２導電型のボディ領域であり、低濃度半導体領域が、ボディ領域の第２導電型不純物濃度よりも低い第１導電型不純物濃度を有する第１導電型の第２領域である。段差が、ボディ領域と第２領域の境界よりも下側に位置する。前記方法が、半導体基板に第１導電型の第１領域を形成する工程をさらに有する。製造される半導体装置において、前記第１領域が、ボディ領域によって第２領域から分離されており、段差よりも上側に位置するトレンチの側面においてゲート絶縁層に接している。
この構成によれば、第２導電型のボディ領域と第１導電型の第２領域の濃度差によって、段差を形成することができる。
本明細書が開示する一例の製造方法では、第２導電型不純物の注入によって、段差よりも下側のトレンチの側面に露出するとともに段差の表面に露出する範囲に第２導電型の側部領域が形成される。
本明細書が開示する一例の製造方法では、第２導電型不純物の注入によって、段差よりも下側のトレンチの側面に露出するとともに段差の表面に露出しない範囲に第２導電型の側部領域が形成される。
本明細書が開示する一例の製造方法では、段差が、トレンチの長手方向の端部を画定する側面に形成される。
本明細書が開示する一例の製造方法では、高濃度半導体領域が、第１導電型の上部領域であり、低濃度半導体領域が、第１導電型の下部領域である。前記方法が、半導体基板に第１導電型の第１領域を形成する工程と、半導体基板に第２導電型のボディ領域を形成する工程をさらに有する。製造される半導体装置において、ボディ領域が、上部領域の上側のトレンチの側面においてゲート絶縁層に接している。製造される半導体装置において、第１領域が、ボディ領域の上側のトレンチの側面においてゲート絶縁層に接しており、ボディ領域によって上部領域から分離されている。
この方法によれば、上部領域と下部領域の濃度差によって、段差を形成することができる。
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
１０：半導体装置
１２：半導体基板
２２：ソース領域
２６：ボディ領域
２６ａ：高濃度領域
２６ｂ：低濃度領域
２８：ドリフト領域
２８ａ：上部領域
２８ｂ：下部領域
３０：ドレイン領域
３２：底部領域
３３：側部領域
３４：トレンチ
３５：段差
３８：ゲート絶縁層
３８ａ：底部絶縁層
３８ｂ：側部絶縁膜
４０：ゲート電極
５０：側面
５０ａ：上部側面
５０ｂ：段差表面
５０ｃ：下部側面
５２：側面
５２ａ：上部側面
５２ｂ：段差表面
５２ｃ：下部側面
５４：底面
８０：ソース電極
８４：ドレイン電極

Claims (12)

  1. 半導体装置であって、
    表面にトレンチが形成されている半導体基板と、
    前記トレンチの内面を覆っているゲート絶縁層と、
    前記トレンチ内に配置されているゲート電極、
    を有しており、
    前記トレンチの側面に、段差が形成されており、
    前記トレンチの前記側面が、前記段差よりも上側に位置する上部側面と、前記段差の表面と、前記段差よりも下側に位置する下部側面を有しており、
    前記段差の表面が、前記トレンチの中心側に向かうほど下側に変位するように傾斜しており、
    前記半導体基板が、
    前記上部側面において前記ゲート絶縁層に接している第１導電型の第１領域と、
    前記第１領域の下側の前記上部側面において前記ゲート絶縁層に接している第２導電型のボディ領域と、
    前記ボディ領域に接する位置から前記トレンチの底面よりも下側の位置まで伸びており、前記ボディ領域の下側の前記上部側面及び前記下部側面において前記ゲート絶縁層に接している第１導電型の第２領域と、
    前記第２領域に囲まれた範囲に形成されており、前記下部側面において前記ゲート絶縁層に接しており、前記第２領域によって前記ボディ領域から分離されている第２導電型の側部領域と、
    前記第２領域に囲まれた範囲に形成されており、前記トレンチの前記底面において前記ゲート絶縁層に接しており、前記第２領域によって前記ボディ領域及び前記側部領域から分離されている第２導電型の底部領域、
    を有している、
    半導体装置。
  2. 前記側部領域の上下方向の幅が、前記底部領域の上下方向の幅よりも広い請求項１の半導体装置。
  3. 前記側部領域が、前記段差の表面において前記ゲート絶縁層に接している請求項１または２の半導体装置。
  4. 前記第２領域が、前記段差の表面において前記ゲート絶縁層に接しており、
    前記側部領域が、前記段差の表面において前記ゲート絶縁層に接していない、
    請求項１または２の半導体装置。
  5. 前記トレンチの長手方向の端部を画定する前記側面に、前記段差が形成されており、
    前記側部領域が、前記端部を画定する前記側面のうちの前記下部側面において前記ゲート絶縁層に接している、
    請求項１〜４の何れか一項の半導体装置。
  6. 前記第２領域が、上部領域と、前記上部領域よりも第１導電型不純物濃度が低いとともに前記上部領域の下側に配置されている下部領域を有しており、
    前記段差が、前記上部領域と前記下部領域の境界の位置または前記境界よりも下側に形成されている、
    請求項１〜５の何れか一項の半導体装置。
  7. 半導体装置を製造する方法であって、
    半導体基板中の第１導電型の低濃度半導体領域の上部に、前記低濃度半導体領域よりも不純物濃度が高い第１導電型または第２導電型の高濃度半導体領域を形成する工程と、
    前記半導体基板の表面をエッチングすることによって、前記高濃度半導体領域を貫通して前記低濃度半導体領域に達するとともに側面に段差を有するトレンチを形成する工程と、
    前記トレンチの底面と前記段差の表面に第２導電型の不純物を注入する工程と、
    前記トレンチの内面を覆うゲート絶縁層を形成する工程と、
    前記トレンチ内にゲート電極を形成する工程、
    を有する方法。
  8. 前記高濃度半導体領域が、第２導電型のボディ領域であり、
    前記低濃度半導体領域が、前記ボディ領域の第２導電型不純物濃度よりも低い第１導電型不純物濃度を有する第１導電型の第２領域であり、
    前記段差が、前記ボディ領域と前記第２領域の境界よりも下側に位置し、
    前記方法が、前記ボディ領域によって前記第２領域から分離されており、前記段差よりも上側に位置する前記トレンチの側面において前記ゲート絶縁層に接している第１導電型の第１領域を備えている半導体装置の製造方法であり、
    前記トレンチの形成後に、前記半導体基板に第１導電型の第１領域を形成する工程をさらに有している、
    請求項７の方法。
  9. 前記第２導電型不純物の注入によって、前記段差よりも下側の前記トレンチの側面と前記段差の表面に露出する範囲に第２導電型の側部領域が形成される請求項７または８の方法。
  10. 前記第２導電型不純物の注入によって、前記段差よりも下側の前記トレンチの側面に露出するとともに前記段差の表面に露出しない範囲に第２導電型の側部領域が形成される請求項７または８の方法。
  11. 前記段差が、前記トレンチの長手方向の端部を画定する前記側面に形成される請求項７〜１０の何れか一項の方法。
  12. 前記高濃度半導体領域が、第１導電型の上部領域であり、
    前記低濃度半導体領域が、第１導電型の下部領域であり、
    前記方法が、前記上部領域の上側の前記トレンチの側面において前記ゲート絶縁層に接している第２導電型のボディ領域と、前記ボディ領域の上側の前記トレンチの側面において前記ゲート絶縁層に接しており、前記ボディ領域によって前記上部領域から分離されている第１領域を備えている半導体装置の製造方法であり、
    前記トレンチの形成後に、前記半導体基板に前記第１領域と前記ボディ領域を形成する工程、
    をさらに有している請求項７の方法。
JP2014232461A 2014-11-17 2014-11-17 半導体装置及び半導体装置の製造方法 Expired - Fee Related JP6563639B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014232461A JP6563639B2 (ja) 2014-11-17 2014-11-17 半導体装置及び半導体装置の製造方法
US14/942,547 US9847414B2 (en) 2014-11-17 2015-11-16 Semiconductor device and method for manufacturing semiconductor device having a step provided in a lateral surface of a trench formed in a surface of a semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014232461A JP6563639B2 (ja) 2014-11-17 2014-11-17 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016096288A true JP2016096288A (ja) 2016-05-26
JP6563639B2 JP6563639B2 (ja) 2019-08-21

Family

ID=55962434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014232461A Expired - Fee Related JP6563639B2 (ja) 2014-11-17 2014-11-17 半導体装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US9847414B2 (ja)
JP (1) JP6563639B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019096711A (ja) * 2017-11-22 2019-06-20 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7405230B2 (ja) 2019-07-18 2023-12-26 株式会社デンソー スイッチング素子

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6560141B2 (ja) * 2016-02-26 2019-08-14 トヨタ自動車株式会社 スイッチング素子
JP6560142B2 (ja) * 2016-02-26 2019-08-14 トヨタ自動車株式会社 スイッチング素子
JP6649216B2 (ja) * 2016-09-16 2020-02-19 株式会社東芝 半導体装置およびその製造方法
JP2019079833A (ja) * 2017-10-19 2019-05-23 トヨタ自動車株式会社 スイッチング素子とその製造方法
JP7249269B2 (ja) * 2019-12-27 2023-03-30 株式会社東芝 半導体装置およびその製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005521259A (ja) * 2002-03-21 2005-07-14 ゼネラル セミコンダクター，インク． 単一のイオン打込み工程によって形成されたドープされたコラムを含む電圧維持領域を有するパワー半導体デバイス
JP2006093193A (ja) * 2004-09-21 2006-04-06 Toyota Motor Corp 半導体装置およびその製造方法
JP2008270365A (ja) * 2007-04-17 2008-11-06 Toyota Motor Corp 半導体装置とその製造方法
JP2009054638A (ja) * 2007-08-23 2009-03-12 Toyota Motor Corp 半導体装置とその製造方法
US20090085107A1 (en) * 2007-09-28 2009-04-02 Force-Mos Technology Corp. Trench MOSFET with thick bottom oxide tub
US20100155840A1 (en) * 2008-12-19 2010-06-24 Kou-Way Tu Power mosfet and fabricating method thereof
JP2014207326A (ja) * 2013-04-12 2014-10-30 三菱電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100767078B1 (ko) * 2003-10-08 2007-10-15 도요다 지도샤 가부시끼가이샤 절연 게이트형 반도체 장치 및 그 제조 방법
JP4414863B2 (ja) 2004-10-29 2010-02-10 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
US8304829B2 (en) * 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
TWI458097B (zh) * 2012-12-12 2014-10-21 Beyond Innovation Tech Co Ltd 溝渠式閘極金氧半場效電晶體及其製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005521259A (ja) * 2002-03-21 2005-07-14 ゼネラル セミコンダクター，インク． 単一のイオン打込み工程によって形成されたドープされたコラムを含む電圧維持領域を有するパワー半導体デバイス
JP2006093193A (ja) * 2004-09-21 2006-04-06 Toyota Motor Corp 半導体装置およびその製造方法
JP2008270365A (ja) * 2007-04-17 2008-11-06 Toyota Motor Corp 半導体装置とその製造方法
JP2009054638A (ja) * 2007-08-23 2009-03-12 Toyota Motor Corp 半導体装置とその製造方法
US20090085107A1 (en) * 2007-09-28 2009-04-02 Force-Mos Technology Corp. Trench MOSFET with thick bottom oxide tub
US20100155840A1 (en) * 2008-12-19 2010-06-24 Kou-Way Tu Power mosfet and fabricating method thereof
JP2014207326A (ja) * 2013-04-12 2014-10-30 三菱電機株式会社 半導体装置および半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019096711A (ja) * 2017-11-22 2019-06-20 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7405230B2 (ja) 2019-07-18 2023-12-26 株式会社デンソー スイッチング素子

Also Published As

Publication number Publication date
US9847414B2 (en) 2017-12-19
JP6563639B2 (ja) 2019-08-21
US20160141409A1 (en) 2016-05-19

Similar Documents

Publication Publication Date Title
JP6563639B2 (ja) 半導体装置及び半導体装置の製造方法
JP5136578B2 (ja) 半導体装置
JP5867484B2 (ja) 半導体装置の製造方法
KR20160098509A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP6606007B2 (ja) スイッチング素子
KR101701667B1 (ko) 트렌치 게이트 전극을 이용하는 ｉｇｂｔ
JP6571467B2 (ja) 絶縁ゲート型スイッチング素子とその製造方法
JP5807597B2 (ja) 半導体装置及び半導体装置の製造方法
JP2016100466A (ja) 半導体装置及び半導体装置の製造方法
JP2011204808A (ja) 半導体装置および半導体装置の製造方法
JP2019079833A (ja) スイッチング素子とその製造方法
JP2016025177A (ja) スイッチング素子
JP2018182258A (ja) 半導体装置及びその製造方法
JP2019087611A (ja) スイッチング素子とその製造方法
JP2018056304A (ja) スイッチング装置とその製造方法
JP6763727B2 (ja) スイッチング装置とその製造方法
JP2017191817A (ja) スイッチング素子の製造方法
JP2020064910A (ja) スイッチング素子
JP6211933B2 (ja) 半導体装置
JP2008177297A (ja) 半導体装置
JP2017022185A (ja) 半導体装置及びその製造方法
JP2015195307A (ja) 半導体装置
WO2015186428A1 (ja) 半導体装置、及び、半導体装置の製造方法
JP2017174961A (ja) スイッチング素子の製造方法
JP2018101668A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171004

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20171012

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20171012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190725

R151 Written notification of patent or utility model registration

Ref document number: 6563639

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees