TWI458097B - 溝渠式閘極金氧半場效電晶體及其製造方法 - Google Patents

溝渠式閘極金氧半場效電晶體及其製造方法 Download PDF

Info

Publication number
TWI458097B
TWI458097B TW101146957A TW101146957A TWI458097B TW I458097 B TWI458097 B TW I458097B TW 101146957 A TW101146957 A TW 101146957A TW 101146957 A TW101146957 A TW 101146957A TW I458097 B TWI458097 B TW I458097B
Authority
TW
Taiwan
Prior art keywords
trench
layer
conductivity type
forming
effect transistor
Prior art date
Application number
TW101146957A
Other languages
English (en)
Other versions
TW201423995A (zh
Inventor
Chien Hsing Cheng
Original Assignee
Beyond Innovation Tech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beyond Innovation Tech Co Ltd filed Critical Beyond Innovation Tech Co Ltd
Priority to TW101146957A priority Critical patent/TWI458097B/zh
Priority to US14/028,522 priority patent/US20140159144A1/en
Publication of TW201423995A publication Critical patent/TW201423995A/zh
Application granted granted Critical
Publication of TWI458097B publication Critical patent/TWI458097B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66719—With a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Description

溝渠式閘極金氧半場效電晶體及其製造方法
本發明是有關於一種半導體元件，且特別是有關於一種溝渠式閘極金氧半場效電晶體(trench gate MOSFET)及其製造方法。
溝渠式閘極金氧半場效電晶體被廣泛地應用在電力開關(power switch)元件上，例如是電源供應器、整流器或低壓馬達控制器等等。一般而言，溝渠式閘極金氧半場效電晶體多採取垂直結構的設計，以提升元件密度。其利用晶片之背面作為汲極，而於晶片之正面製作多個電晶體之源極以及閘極。由於多個電晶體之汲極是並聯在一起的，因此其所耐受之電流大小可以相當大。
溝渠式閘極金氧半場效電晶體之導通電阻(Ron)與崩潰電壓(Breakdown voltage，BV)通常存在2.4~2.5次方關係，亦即，Ron(BV)2.4~2.5 。換言之，額定電壓(rated voltage)越高，會造成晶片尺寸越大，導通電阻也隨之增加。因此，在相同或更小晶片尺寸下，達到更高耐壓，同時降低導通電阻，已成為設計溝渠式閘極金氧半場效電晶體的最大挑戰。
有鑑於此，本發明提供一種溝渠式閘極金氧半場效電 晶體及其製造方法，可在相同或更小晶片尺寸下，製作出具有較高耐壓及較低導通電阻的溝渠式閘極金氧半場效電晶體。
本發明提供一種溝渠式閘極金氧半場效電晶體，包括具有第一導電型之基底、具有第一導電型之磊晶層、第一絕緣層、第一導體層、第二導體層、第二絕緣層、第三絕緣層、具有第二導電型之第一摻雜區、具有第二導電型之第二摻雜區以及具有第一導電型的源極區。磊晶層配置於基底上，磊晶層中具有第一溝渠及第二溝渠，第二溝渠位於第一溝渠下方，且第一溝渠的寬度大於第二溝渠的寬度。第一絕緣層配置於第二溝渠中。第一導體層配置於第一溝渠的下部。第二導體層配置於第一溝渠的上部。第二絕緣層配置於第一導體層與磊晶層之間以及第一絕緣層與第一導體層之間。第三絕緣層配置於第二導體層與磊晶層之間，且第二絕緣層的厚度大於第三絕緣層的厚度。第一摻雜區配置於第一溝渠底部的磊晶層中且環繞第二溝渠的頂部。第二摻雜區配置於第二溝渠底部的磊晶層中。源極區配置於磊晶層中且環繞第一溝渠的頂部。
在本發明之一實施例中，上述溝渠式閘極金氧半場效電晶體更包括具有第二導電型之至少一第三摻雜區，其配置於第一摻雜區與第二摻雜區之間的磊晶層中且環繞第二溝渠的側壁。
本發明之一實施例中，上述第一摻雜區、第二摻雜區、第三摻雜區彼此分開。
本發明之一實施例中，上述第一導體層及第二導體層的材料各自包括摻雜多晶矽。
本發明之一實施例中，上述溝渠式閘極金氧半場效電晶體更包括具有第二導電型的第四摻雜區及具有第一導電型的第五摻雜區。第四摻雜區配置源極區下方的磊晶層中。第五摻雜區配置於第四摻雜區下方的磊晶層中。
本發明之一實施例中，上述溝渠式閘極金氧半場效電晶體更包括介電層及第三導體層。介電層配置於第二導體層及源極區上。第三導體層配置於介電層上並與源極區電性連接。
本發明之一實施例中，上述第三導體層的材料包括金屬。
本發明之一實施例中，上述第三導體層透過至少一導體插塞與源極區電性連接，導體插塞穿過介電層及源極區並延伸至部分第四摻雜區中。
本發明之一實施例中，上述溝渠式閘極金氧半場效電晶體更包括具有第二導電型的第六摻雜區，其配置於導體插塞底部的第四摻雜區中。
本發明之一實施例中，上述第一導電型為N型，第二導電型為P型；或第一導電型為P型，第二導電型為N型。
本發明另提供一種溝渠式閘極金氧半場效電晶體的製造方法。於具有第一導電型之基底上形成具有第一導電型之磊晶層。於磊晶層中形成具有第一導電型的源極區。於磊晶層中形成第一溝渠。於第一溝渠底部的磊晶層中形 成具有第二導電型之第一摻雜區。於第一溝渠的側壁形成間隙壁。以間隙壁為罩幕，移除部分基底，以於第一溝渠下方的磊晶層中形成第二溝渠。於第二溝渠底部的磊晶層中形成具有第二導電型之第二摻雜區。移除間隙壁。於第二溝渠中填滿第一絕緣層。於第一溝渠的側壁以及第一絕緣層的頂面上形成第二絕緣層。於第一溝渠的下部填入第一導體層。使未被第一導體層覆蓋的第二絕緣層變薄以形成第三絕緣層。於第一溝渠的上部填入第二導體層。
本發明之一實施例中，於形成第二摻雜區之後以及移除間隙壁之前，上述方法更包括：以間隙壁為罩幕，移除部分基底，以加深第二溝渠；以及於經加深之第二溝渠的底部形成具有第二導電型之第三摻雜區。
本發明之一實施例中，上述第一導體層及第二導體層的材料各自包括摻雜多晶矽。
本發明之一實施例中，形成上述源極區的方法包括進行毯覆式植入製程。
本發明之一實施例中，於上述第一溝渠的側壁形成間隙壁的方法包括：於磊晶層與第一溝渠的表面上順應性地形成間隙壁材料層；以及進行非等向性蝕刻製程，以移除部分間隙壁材料層。
本發明之一實施例中，上述間隙壁材料層的材料包括氮化矽。
本發明之一實施例中，使未被上述第一導體層覆蓋的第二絕緣層變薄的方法包括進行電漿蝕刻製程。
本發明之一實施例中，於形成第一溝渠之前，上述方法更包括：於源極區下方的磊晶層中形成具有第二導電型的第四摻雜區；以及於第四摻雜區下方的磊晶層中形成具有第一導電型的第五摻雜區。
本發明之一實施例中，形成上述源極區、第四摻雜區及第五摻雜區的方法包括：進行第一毯覆式植入製程，以於磊晶層中形成具有第一導電型的塊狀摻雜區；以及進行第二毯覆式植入製程，以於塊狀摻雜區中形成第四摻雜區，其中第四摻雜區上方剩餘的塊狀摻雜區作為源極區，且第四摻雜區下方剩餘的塊狀摻雜區作為第五摻雜區。
本發明之一實施例中，於形成第二導體層之後，上述方法更包括：於第二導體層及源極區上形成介電層；以及於介電層上形成第三導體層，其中第三導體層與源極區電性連接。
本發明之一實施例中，上述第三導體層的材料包括金屬。
本發明之一實施例中，上述第三導體層透過至少一導體插塞與源極區電性連接。
本發明之一實施例中，形成上述導體插塞的方法包括：於介電層中形成至少一開口，且開口穿過源極區且延伸至部分第四摻雜區中；以及於介電層上形成第三導體層，其中第三導體層填入開口中。
本發明之一實施例中，於形成開口之後以及形成第三導體層之前，上述方法更包括於開口底部的第四摻雜區中 形成具有第二導電型的第六摻雜區。
本發明之一實施例中，上述第一導電型為N型，第二導電型為P型；或第一導電型為P型，第二導電型為N型。
基於上述，在本發明之溝渠式閘極金氧半場效電晶體中，透過RESURF階梯狀氧化層(由第二絕緣層及第三絕緣層構成)及超接面(由第一至第三摻雜區及磊晶層構成)的設計，可有效提高產品耐壓，使產品面積減少，特性優化。此外，本發明的方法相當簡單，不需增加額外的光罩，利用後退電漿蝕刻(pull back plasma etching)製程即可完成RESURF階梯狀氧化層結構，且利用自對準(self-aligned)製程即可完成超接面結構，因此可大幅節省成本，提升競爭力。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至1I為依據本發明一實施例所繪示的一種溝渠式閘極金氧半場效電晶體之製造方法的剖面示意圖。
首先，請參照圖1A，於具有第一導電型之基底102上形成具有第一導電型之磊晶層104。基底102例如是N型重摻雜(N+ )之矽基底，其可作為溝渠式閘極金氧半場效電晶體之汲極。磊晶層104例如是N型輕摻雜(N- )之磊晶層，且其形成方法包括進行選擇性磊晶生長(selective epitaxy growth，SEG)製程。
請參照圖1B，於磊晶層104中形成(由上而下由磊晶層104表面算起)具有第一導電型的源極區106、具有第二導電型的摻雜區107以及具有第一導電型的摻雜區108。源極區106例如是N+ 摻雜區，摻雜區107例如是P- 摻雜區，且摻雜區108例如是N+ 摻雜區。摻雜區107可定義P型主體井區(body well)，而摻雜區108可提供電流用的較小電阻路徑，以降低元件的導通電阻(Rds(ON))。
在一實施例中，可以先以N型摻質進行第一毯覆式植入(blanket implant)製程，以於磊晶層104中形成塊狀N+ 摻雜區(未繪示)。N型摻質包括磷或砷。然後，以P型摻質進行第二毯覆式植入製程，以於所述塊狀N+ 摻雜區中形成作為摻雜區107的P- 摻雜區。P型摻質包括硼。此時，P- 摻雜區上方剩餘的塊狀N+ 摻雜區可作為源極區106，且P- 摻雜區下方剩餘的塊狀N+ 摻雜區可作為摻雜區108。
在另一實施例中，源極區106、摻雜區107及摻雜區108的形成方法各自包括進行一毯覆式植入製程，且本發明不對其形成順序作限制。
特別要說明的是，形成摻雜區108的步驟為選擇性步驟，可依製程需要而省略之。換句話說，也可以進行兩次的毯覆式植入製程，而僅於磊晶層104中形成源極區106及摻雜區108。
請參照圖1C，於磊晶層104中形成溝渠110。溝渠110貫穿源極區106、摻雜區107及摻雜區108且延伸至部 分磊晶層104中。形成溝渠110的方法包括於磊晶層104上形成罩幕層109。罩幕層109的材料例如是氮化矽，且其形成方法包括進行化學氣相沉積以及後續的微影蝕刻製程。接著，以罩幕層109為罩幕，進行蝕刻製程，以於磊晶層104中形成溝渠110。
然後，於溝渠110底部的磊晶層104中形成具有第二導電型之摻雜區112。摻雜區112例如是P-摻雜區。形成摻雜區112的方法包括以罩幕層109為罩幕，進行離子植入製程。接著，進行驅入(drive-in)製程，使摻雜區112向其周圍擴散，以包覆溝渠110的底部及部分下側壁。由於此離子植入製程是以罩幕層109為罩幕，因此可視為一種自對準製程(self-aligned process)，可使得摻雜區112準確地形成在溝渠110的底部。之後，移除罩幕層109。
請參照圖1D，於溝渠110的側壁形成間隙壁112。形成間隙壁112的方法包括於磊晶層104與溝渠110的表面上順應性地形成間隙壁材料層(未繪示)。間隙壁材料層的材料包括氮化矽，且其形成方法包括進行化學氣相沉積製程。然後，進行非等向性蝕刻製程，以移除部分間隙壁材料層。
之後，以間隙壁112為罩幕，移除部分基底102，以於溝渠110下方的磊晶層104中形成溝渠113。上述形成溝渠113的方法包括進行蝕刻製程。由於此蝕刻製程是以間隙壁112為罩幕，因此可視為一種自對準製程，且溝渠113的寬度W2小於溝渠110的寬度W1。
然後，於溝渠113底部的磊晶層104中形成具有第二導電型之摻雜區114。摻雜區114例如是P- 摻雜區。形成摻雜區114的方法包括以間隙壁112為罩幕，進行離子植入製程。接著，進行驅入製程，使摻雜區114向其周圍擴散，以包覆溝渠113的底部及部分下側壁。由於此離子植入製程是以間隙壁112為罩幕，因此可視為一種自對準製程，可使得摻雜區114準確地形成在溝渠113的底部。
請參照圖1E，再次以間隙壁112為罩幕，移除部分基底102，以加深(deepen)溝渠113。上述加深步驟包括進行蝕刻製程。此步驟中，溝渠113被加深而貫穿摻雜區114，使得摻雜區114經組態為環繞溝渠113的側壁。接著，於經加深之溝渠113的底部形成具有第二導電型之摻雜區116。摻雜區116例如是P- 摻雜區。形成摻雜區116的方法包括以間隙壁112為罩幕，進行離子植入製程以及後續的驅入製程，使摻雜區116向其周圍擴散，以包覆溝渠113的底部及部分下側壁。上述加深溝渠的步驟以及於經加深之溝渠的底部形成P- 摻雜區的步驟亦為自對準製程，不需使用額外的光罩即可進行之。
特別要說明的是，圖1E的步驟為選擇性步驟，可依製程需要而省略之或進行多次。在此實施例中，是以進行一次圖1E的步驟為例來說明之，但並不用以限定本發明。本領域具有通常知識者應了解，圖1E的步驟可重複多次，直至溝渠113到達所需的深度為止。當溝渠113到達所需的深度之後，可移除間隙壁112。
請參照圖1F，於溝渠113中填滿絕緣層118。絕緣層118的形成方法包括於磊晶層104上形成絕緣材料層(未繪示)，且絕緣材料層填入溝渠110、113。絕緣材料層的材料包括氧化矽，且其形成方法包括進行化學氣相沉積製程或高密度電漿製程。之後，進行回蝕刻製程，以移除溝渠110中的絕緣材料層，並留下溝渠113中的絕緣材料層。
請參照圖1G，於溝渠113的側壁以及絕緣層118的頂面上形成絕緣層120。在一實施例中，絕緣層120可更延伸配置於磊晶層104的表面上。絕緣層120的材料包括氧化矽，且其形成方法包括進行化學氣相沉積製程。
之後，於溝渠110的下部填入導體層122。導體層122的形成方法包括於磊晶層104上形成第一導體材料層(未繪示)，且第一導體材料層填入溝渠110。第一導體材料層的材料包括摻雜多晶矽，且其形成方法包括進行化學氣相沉積製程。之後，進行回蝕刻製程，以移除部分第一導體材料層。
請參照圖1H，進行後退電漿蝕刻(pull back plasma etching)製程，使未被導體層122覆蓋的絕緣層120變薄(thin)以形成絕緣層121，因此，絕緣層121的厚度小於絕緣層120的厚度。
之後，於溝渠110的上部填入導體層124。導體層124的形成方法包括於磊晶層104上形成第二導體材料層(未繪示)，且第二導體材料層填入溝渠110。第二導體材料層的材料包括摻雜多晶矽，且其形成方法包括進行化學氣 相沉積製程。之後，進行回蝕刻製程，以移除部分第二導體材料層。
請參照圖1I，於導體層124及源極區106上形成介電層126。介電層126的材料包括氧化矽、硼磷矽玻璃(BPSG)、磷矽玻璃(PSG)、氟矽玻璃(FSG)或未摻雜之矽玻璃(USG)，且其形成方法包括進行化學氣相沉積製程。之後，於介電層126中形成至少一開口128，且開口128穿過源極區106並延伸至部分摻雜區107中。形成開口128的方法包括進行微影蝕刻製程。
然後，於開口128底部的摻雜區107中形成具有第二導電型的摻雜區130。摻雜區130例如是P+ 摻雜區，且其形成方法包括進行離子植入以及後續的驅入製程。
之後，於介電層126上形成導體層132，且導體層132填入開口128中並與源極區106電性連接。導體層132的材料包括金屬，例如Ti/TiN/Al，且其形成方法包括進行濺鍍製程。填入開口128的導體層132構成導體插塞134。換言之，導體層132透過導體插塞134與源極區106電性連接。至此，完成溝渠式閘極金氧半場效電晶體100的製造，其中絕緣層120、121作為閘絕緣層，且導體層122、124作為閘極。
在以上的實施例中，是以第一導電型為N型，第二導電型為P型為例來說明之，但本發明並不以此為限。本領域具有通常知識者應了解，第一導電型也可以為P型，而第二導電型為N型。
以下，將參照圖1I說明本發明之溝渠式閘極金氧半場效電晶體的結構。如圖1I所示，溝渠式閘極金氧半場效電晶體100包括N型基底102、N型磊晶層104、絕緣層118、導體層122、導體層124、絕緣層120、絕緣層121、P型摻雜區112、P型摻雜區114以及N型源極區106。N型磊晶層104配置於N型基底102上，N型磊晶層104中具有溝渠110及溝渠113，溝渠113位於溝渠110下方，且溝渠110的寬度大於溝渠113的寬度。絕緣層118配置於溝渠113中。導體層122配置於溝渠110的下部。導體層124配置於溝渠110的上部。絕緣層120配置於導體層122與N型磊晶層104之間以及絕緣層118與導體層122之間。絕緣層121配置於導體層124與N型磊晶層104之間，且絕緣層120的厚度大於絕緣層121的厚度。P型摻雜區112配置於溝渠110底部的N型磊晶層104中且環繞溝渠113的頂部。P型摻雜區116配置於溝渠113底部的N型磊晶層104中。N型源極區106配置於N型磊晶層104中且環繞溝渠110的頂部。
特別要說明的是，在本發明之溝渠式閘極金氧半場效電晶體100中，較厚的絕緣層120及較薄的絕緣層121構成減少表面電場之階梯狀氧化層(Reduced Surface Field stepped oxide；RESURF stepped oxide；RSO)，如圖1I中的A區所示。所述RESURF階梯狀氧化層可提高耐壓，降低表面電場。
此外，溝渠式閘極金氧半場效電晶體100可更包括至 少一個P型摻雜區114，其配置於摻雜區112與摻雜區116之間的N型磊晶層104中且環繞溝渠113的側壁。P型摻雜區112、P型摻雜區114、P型摻雜區116彼此分開。
特別要注意的是，在本發明之溝渠式閘極金氧半場效電晶體100中，P型摻雜區112、114、116分開配置於N型磊晶層104中，藉由P型摻質與N型摻質的交替配置而構成超接面(super junction)，如圖1I中的B區所示。所述超接面具有耐高壓與低阻抗的特性。
另外，溝渠式閘極金氧半場效電晶體100可更包括P型摻雜區107及N型摻雜區108。P型摻雜區107配置於N型源極區106下方的N型磊晶層104中。N型摻雜區108配置於P型摻雜區107下方的N型磊晶層104中。
此外，溝渠式閘極金氧半場效電晶體100可更包括介電層126、導體層132及P型摻雜區130。介電層126配置導體層124及源極區106上。導體層132配置於介電層126上並與源極區106電性連接。導體層132透過至少一導體插塞134與源極區106電性連接，且導體插塞134穿過介電層126及源極區106並延伸至部分P型摻雜區107中。P型摻雜區130配置於導體插塞134底部的P型摻雜區107中。導體插塞134與P型摻雜區107之間的接面可視為歐姆接觸(Ohmic contact)，P型摻雜區130可用於有效減少歐姆接觸的電阻。
綜上所述，在本發明之溝渠式閘極金氧半場效電晶體中，透過上述RESURF階梯狀氧化層(如圖1I之A區所 示)及超接面(如圖1I之B區所示)的設計，可有效提高產品耐壓，使產品面積減少，特性優化。具體言之，品質因數(Figure of Merit；FOM)可以用導通電阻(Rds(ON))和閘源電荷(Qgd)的乘積來表示，即FOM=Rds(ON)×Qgd。本發明之RESURF階梯狀氧化層結構可減少導通電阻(Rds(ON))，但同時亦會使產品動態特性變差，例如使輸入電容(Ciss)、閘源電荷(Qgd)提高而造成切換損失增加。但透過厚底氧化物層(即絕緣層118)的設計，可有效減少閘源電荷Qgd，進而降低FOM值及提高元件效能。與習知MOSFET相較，在相同單位面積內，本發明的結構可實現較低的導通電阻與切換損失，進而提升每單位面積的功率密度，大幅提高產品的競爭優勢。
此外，本發明的方法相當簡單，不需增加額外的光罩，利用後退電漿蝕刻(pull back plasma etching)製程即可完成RESURF階梯狀氧化層結構，且利用自對準(self-aligned)製程即可完成超接面結構，因此可大幅節省成本，提升競爭力。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧溝渠式閘極金氧半場效電晶體
102‧‧‧基底
104‧‧‧磊晶層
106‧‧‧源極區
109‧‧‧罩幕層
110、113‧‧‧溝渠
107、108、112、114、116、130‧‧‧摻雜區
112‧‧‧間隙壁
118、120、121‧‧‧絕緣層
122、124、132‧‧‧導體層
126‧‧‧介電層
128‧‧‧開口
134‧‧‧導體插塞
圖1A至1I為依據本發明一實施例所繪示的一種溝渠 式閘極金氧半場效電晶體之製造方法的剖面示意圖。
100‧‧‧溝渠式閘極金氧半場效電晶體
102‧‧‧基底
104‧‧‧磊晶層
106‧‧‧源極區
110、113‧‧‧溝渠
107、108、112、114、116、130‧‧‧摻雜區
118、120、121‧‧‧絕緣層
122、124、132‧‧‧導體層
126‧‧‧介電層
128‧‧‧開口
134‧‧‧導體插塞

Claims (25)

  1. 一種溝渠式閘極金氧半場效電晶體，包括：具有一第一導電型之一基底；具有該第一導電型之一磊晶層，配置於該基底上，該磊晶層中具有一第一溝渠及一第二溝渠，該第二溝渠位於該第一溝渠下方，且該第一溝渠的寬度大於該第二溝渠的寬度；一第一絕緣層，配置於該第二溝渠中；一第一導體層，配置於該第一溝渠的下部；一第二導體層，配置於該第一溝渠的上部；一第二絕緣層，配置於該第一導體層與該磊晶層之間以及該第一絕緣層與該第一導體層之間；一第三絕緣層，配置於該第二導體層與該磊晶層之間，且該第二絕緣層的厚度大於該第三絕緣層的厚度；具有一第二導電型之一第一摻雜區，配置於該第一溝渠底部的該磊晶層中且環繞該第二溝渠的頂部；具有該第二導電型之一第二摻雜區，配置於該第二溝渠底部的該磊晶層中；以及具有該第一導電型的一源極區，配置於該磊晶層中且環繞該第一溝渠的頂部。
  2. 如申請專利範圍第1項所述之溝渠式閘極金氧半場效電晶體，更包括具有該第二導電型之至少一第三摻雜區，其配置於該第一摻雜區與該第二摻雜區之間的該磊晶層中且環繞該第二溝渠的側壁。
  3. 如申請專利範圍第2項所述之溝渠式閘極金氧半場效電晶體，其中該第一摻雜區、該第二摻雜區、該第三摻雜區彼此分開。
  4. 如申請專利範圍第1項所述之溝渠式閘極金氧半場效電晶體，其中該第一導體層及該第二導體層的材料各自包括摻雜多晶矽。
  5. 如申請專利範圍第1項所述之溝渠式閘極金氧半場效電晶體，更包括：具有該第二導電型的一第四摻雜區，配置該源極區下方的該磊晶層中；以及具有該第一導電型的一第五摻雜區，配置於該第四摻雜區下方的該磊晶層中。
  6. 如申請專利範圍第5項所述之溝渠式閘極金氧半場效電晶體，更包括：一介電層，配置該第二導體層及該源極區上；以及一第三導體層，配置於該介電層上並與該源極區電性連接。
  7. 如申請專利範圍第6項所述之溝渠式閘極金氧半場效電晶體，其中該第三導體層的材料包括金屬。
  8. 如申請專利範圍第6項所述之溝渠式閘極金氧半場效電晶體，其中該第三導體層透過至少一導體插塞與該源極區電性連接，該導體插塞穿過該介電層及該源極區並延伸至部分該第四摻雜區中。
  9. 如申請專利範圍第8項所述之溝渠式閘極金氧半 場效電晶體，更包括具有該第二導電型的一第六摻雜區，其配置於該導體插塞底部的該第四摻雜區中。
  10. 如申請專利範圍第1項所述之溝渠式閘極金氧半場效電晶體，其中該第一導電型為N型，該第二導電型為P型；或該第一導電型為P型，該第二導電型為N型。
  11. 一種溝渠式閘極金氧半場效電晶體的製造方法，包括：於具有一第一導電型之一基底上形成具有該第一導電型之一磊晶層；於該磊晶層中形成具有該第一導電型的一源極區；於該磊晶層中形成一第一溝渠；於該第一溝渠底部的該磊晶層中形成具有一第二導電型之一第一摻雜區；於該第一溝渠的側壁形成一間隙壁；以該間隙壁為罩幕，移除部分該基底，以於該第一溝渠下方的該磊晶層中形成一第二溝渠；於該第二溝渠底部的該磊晶層中形成具有該第二導電型之一第二摻雜區；移除該間隙壁；於該第二溝渠中填滿一第一絕緣層；於該第一溝渠的側壁以及該第一絕緣層的頂面上形成一第二絕緣層；於該第一溝渠的下部填入一第一導體層；使未被該第一導體層覆蓋的該第二絕緣層變薄以形 成一第三絕緣層；以及於該第一溝渠的上部填入一第二導體層。
  12. 如申請專利範圍第11項所述之溝渠式閘極金氧半場效電晶體的製造方法，於形成該第二摻雜區之後以及移除該間隙壁之前，更包括：以該間隙壁為罩幕，移除部分該基底，以加深該第二溝渠；以及於經加深之該第二溝渠的底部形成具有該第二導電型之一第三摻雜區。
  13. 如申請專利範圍第11項所述之溝渠式閘極金氧半場效電晶體的製造方法，其中該第一導體層及該第二導體層的材料各自包括摻雜多晶矽。
  14. 如申請專利範圍第11項所述之溝渠式閘極金氧半場效電晶體的製造方法，其中形成該源極區的方法包括進行毯覆式植入製程。
  15. 如申請專利範圍第11項所述之溝渠式閘極金氧半場效電晶體的製造方法，其中於該第一溝渠的側壁形成該間隙壁的方法包括：於該磊晶層與該第一溝渠的表面上順應性地形成一間隙壁材料層；以及進行非等向性蝕刻製程，以移除部分該間隙壁材料層。
  16. 如申請專利範圍第15項所述之溝渠式閘極金氧半場效電晶體的製造方法，其中該間隙壁材料層的材料包 括氮化矽。
  17. 如申請專利範圍第11項所述之溝渠式閘極金氧半場效電晶體的製造方法，其中使未被該第一導體層覆蓋的該第二絕緣層變薄的方法包括進行電漿蝕刻製程。
  18. 如申請專利範圍第11項所述之溝渠式閘極金氧半場效電晶體的製造方法，其中於形成該第一溝渠之前，更包括：於該源極區下方的該磊晶層中形成具有該第二導電型的一第四摻雜區；以及於該第四摻雜區下方的該磊晶層中形成具有該第一導電型的一第五摻雜區。
  19. 如申請專利範圍第18項所述之溝渠式閘極金氧半場效電晶體的製造方法，其中形成該源極區、該第四摻雜區及該第五摻雜區的方法包括：進行第一毯覆式植入製程，以於該磊晶層中形成具有該第一導電型的一塊狀摻雜區；以及進行第二毯覆式植入製程，以於該塊狀摻雜區中形成該第四摻雜區，其中該第四摻雜區上方剩餘的該塊狀摻雜區作為該源極區，且該第四摻雜區下方剩餘的該塊狀摻雜區作為該第五摻雜區。
  20. 如申請專利範圍第18項所述之溝渠式閘極金氧半場效電晶體的製造方法，於形成該第二導體層之後，更包括：於該第二導體層及該源極區上形成一介電層；以及 於該介電層上形成一第三導體層，其中該第三導體層與該源極區電性連接。
  21. 如申請專利範圍第20項所述之溝渠式閘極金氧半場效電晶體的製造方法，其中該第三導體層的材料包括金屬。
  22. 如申請專利範圍第20項所述之溝渠式閘極金氧半場效電晶體的製造方法，其中該第三導體層透過至少一導體插塞與該源極區電性連接。
  23. 如申請專利範圍第22項所述之溝渠式閘極金氧半場效電晶體的製造方法，其中形成該導體插塞的方法包括：於該介電層中形成至少一開口，且該開口穿過該源極區且延伸至部分該第四摻雜區中；以及於該介電層上形成該第三導體層，其中該第三導體層填入該開口中。
  24. 如申請專利範圍第23項所述之溝渠式閘極金氧半場效電晶體的製造方法，於形成該開口之後以及形成該第三導體層之前，更包括於該開口底部的該第四摻雜區中形成具有該第二導電型的一第六摻雜區。
  25. 如申請專利範圍第11項所述之溝渠式閘極金氧半場效電晶體的製造方法，其中該第一導電型為N型，該第二導電型為P型；或該第一導電型為P型，該第二導電型為N型。
TW101146957A 2012-12-12 2012-12-12 溝渠式閘極金氧半場效電晶體及其製造方法 TWI458097B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101146957A TWI458097B (zh) 2012-12-12 2012-12-12 溝渠式閘極金氧半場效電晶體及其製造方法
US14/028,522 US20140159144A1 (en) 2012-12-12 2013-09-16 Trench gate mosfet and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101146957A TWI458097B (zh) 2012-12-12 2012-12-12 溝渠式閘極金氧半場效電晶體及其製造方法

Publications (2)

Publication Number Publication Date
TW201423995A TW201423995A (zh) 2014-06-16
TWI458097B true TWI458097B (zh) 2014-10-21

Family

ID=50880031

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101146957A TWI458097B (zh) 2012-12-12 2012-12-12 溝渠式閘極金氧半場效電晶體及其製造方法

Country Status (2)

Country Link
US (1) US20140159144A1 (zh)
TW (1) TWI458097B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015106693A1 (de) * 2015-04-29 2016-11-03 Infineon Technologies Austria Ag Superjunction-Halbleitervorrichtung mit Übergangsabschlusserstreckungsstruktur und Verfahren zur Herstellung
US9041096B2 (en) * 2013-04-16 2015-05-26 Rohm Co., Ltd. Superjunction semiconductor device and manufacturing method therefor
US9564515B2 (en) * 2014-07-28 2017-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having super junction structure and method for manufacturing the same
JP6563639B2 (ja) * 2014-11-17 2019-08-21 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
US9601565B2 (en) 2014-12-22 2017-03-21 Globalfoundries Inc. Zig-zag trench structure to prevent aspect ratio trapping defect escape
WO2016120053A1 (en) * 2015-01-27 2016-08-04 Abb Technology Ag Insulated gate power semiconductor device and method for manufacturing such a device
US9842847B2 (en) * 2015-02-11 2017-12-12 Micron Technology, Inc. Drain select gate formation methods and apparatus
KR102619874B1 (ko) 2016-06-23 2024-01-03 삼성전자주식회사 불순물 영역을 갖는 반도체 소자
CN109216256B (zh) * 2017-07-03 2021-01-05 无锡华润上华科技有限公司 沟槽隔离结构及其制造方法
TWI732182B (zh) * 2019-02-23 2021-07-01 世界先進積體電路股份有限公司 半導體裝置及其形成方法
CN111697050B (zh) * 2019-03-13 2023-02-28 世界先进积体电路股份有限公司 半导体装置及其形成方法
US10892320B2 (en) 2019-04-30 2021-01-12 Vanguard International Semiconductor Corporation Semiconductor devices having stacked trench gate electrodes overlapping a well region
DE102019119020A1 (de) * 2019-07-12 2021-01-14 Infineon Technologies Ag Siliziumcarbid-vorrichtung mit kompensationsschicht und verfahren zur herstellung
CN113782429B (zh) * 2021-09-15 2024-01-26 杭州芯迈半导体技术有限公司 用于掺杂区的导电通道的制造方法、沟槽型mosfet器件及其制造方法
TWI826067B (zh) * 2022-10-25 2023-12-11 世界先進積體電路股份有限公司 半導體裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI323489B (en) * 2006-08-11 2010-04-11 Mosel Vitelic Inc Fabricating process and structure of trench power semiconductor device
US20100289075A1 (en) * 2009-05-13 2010-11-18 Wei-Chieh Lin Semiconductor device having integrated mosfet and schottky diode and manufacturing method thereof
TW201232666A (en) * 2011-01-26 2012-08-01 Advanced Power Electronics Corp Trench power MOSFET and fabrication method thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4853345A (en) * 1988-08-22 1989-08-01 Delco Electronics Corporation Process for manufacture of a vertical DMOS transistor
US5689128A (en) * 1995-08-21 1997-11-18 Siliconix Incorporated High density trenched DMOS transistor
US6262453B1 (en) * 1998-04-24 2001-07-17 Magepower Semiconductor Corp. Double gate-oxide for reducing gate-drain capacitance in trenched DMOS with high-dopant concentration buried-region under trenched gate
US6916745B2 (en) * 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
US7736976B2 (en) * 2001-10-04 2010-06-15 Vishay General Semiconductor Llc Method for fabricating a power semiconductor device having a voltage sustaining layer with a terraced trench facilitating formation of floating islands
US6566201B1 (en) * 2001-12-31 2003-05-20 General Semiconductor, Inc. Method for fabricating a high voltage power MOSFET having a voltage sustaining region that includes doped columns formed by rapid diffusion
US6656797B2 (en) * 2001-12-31 2003-12-02 General Semiconductor, Inc. High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching and ion implantation
WO2005036650A2 (en) * 2003-10-08 2005-04-21 Toyota Jidosha Kabushiki Kaisha Insulated gate type semiconductor device and manufacturing method thereof
TWI412132B (zh) * 2008-12-19 2013-10-11 Niko Semiconductor Co Ltd 功率金氧半場效電晶體及其製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI323489B (en) * 2006-08-11 2010-04-11 Mosel Vitelic Inc Fabricating process and structure of trench power semiconductor device
US20100289075A1 (en) * 2009-05-13 2010-11-18 Wei-Chieh Lin Semiconductor device having integrated mosfet and schottky diode and manufacturing method thereof
TW201232666A (en) * 2011-01-26 2012-08-01 Advanced Power Electronics Corp Trench power MOSFET and fabrication method thereof

Also Published As

Publication number Publication date
US20140159144A1 (en) 2014-06-12
TW201423995A (zh) 2014-06-16

Similar Documents

Publication Publication Date Title
TWI458097B (zh) 溝渠式閘極金氧半場效電晶體及其製造方法
US9761696B2 (en) Self-aligned trench MOSFET and method of manufacture
US9245963B2 (en) Insulated gate semiconductor device structure
TWI470790B (zh) 溝渠式閘極金氧半場效電晶體
US20100308400A1 (en) Semiconductor Power Switches Having Trench Gates
TWI570917B (zh) 溝槽式功率金氧半場效電晶體與其製造方法
TWI471942B (zh) 半導體裝置及其製造方法
US9000516B2 (en) Super-junction device and method of forming the same
TWI512841B (zh) 溝槽式閘極金氧半場效電晶體的製造方法
CN107910267B (zh) 功率半导体器件及其制造方法
TWI567830B (zh) 溝槽式功率電晶體結構及其製造方法
TWI488309B (zh) 溝渠式閘極金氧半場效電晶體及其製造方法
CN107910269B (zh) 功率半导体器件及其制造方法
TW202215548A (zh) Ｌｄｍｏｓ電晶體及其製造方法
CN113838906B (zh) Ldmos晶体管及其制备方法
CN106935645B (zh) 具有底部栅极的金氧半场效晶体管功率元件
CN113097311B (zh) 一种具有栅氧优化结构的功率半导体器件及制造方法
TWI546956B (zh) 溝渠式閘極金氧半場效電晶體
TWI435447B (zh) 功率金氧半導體場效電晶體及其製造方法
CN110875396B (zh) 沟槽式栅极金氧半场效晶体管及其制造方法
TW201507154A (zh) 溝渠式閘極金氧半場效電晶體
CN111755337A (zh) 横向双扩散晶体管的制造方法
CN116565002A (zh) 一种高栅锁阈值分裂栅功率mosfet结构和制造方法
TW201537749A (zh) 溝槽式功率金氧半場效電晶體與其製造方法
CN115498010A (zh) 半导体结构以及其形成方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees