TW201537749A - 溝槽式功率金氧半場效電晶體與其製造方法 - Google Patents

溝槽式功率金氧半場效電晶體與其製造方法 Download PDF

Info

Publication number
TW201537749A
TW201537749A TW103110454A TW103110454A TW201537749A TW 201537749 A TW201537749 A TW 201537749A TW 103110454 A TW103110454 A TW 103110454A TW 103110454 A TW103110454 A TW 103110454A TW 201537749 A TW201537749 A TW 201537749A
Authority
TW
Taiwan
Prior art keywords
trench
insulating layer
doped region
region
effect transistor
Prior art date
Application number
TW103110454A
Other languages
English (en)
Other versions
TWI544635B (zh
Inventor
Hsiu-Wen Hsu
Original Assignee
Super Group Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Super Group Semiconductor Co Ltd filed Critical Super Group Semiconductor Co Ltd
Priority to TW103110454A priority Critical patent/TWI544635B/zh
Priority to US14/600,280 priority patent/US9349857B2/en
Publication of TW201537749A publication Critical patent/TW201537749A/zh
Application granted granted Critical
Publication of TWI544635B publication Critical patent/TWI544635B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一種溝槽式功率金氧半場效電晶體與其製造方法。溝槽式功率金氧半場效電晶體的閘極包括一上摻雜區與一下摻雜區，而形成一PN接面。如此，當溝槽式功率金氧半場效電晶體運作時，PN接面所形成的接面電容可和閘極/汲極之間的電容串聯，而使閘極/汲極之間的等效電容降低。

Description

溝槽式功率金氧半場效電晶體與其製造方法
本發明是關於一種功率金氧半場效電晶體及其製造方法，且特別是關於一種溝槽式功率金氧半場效電晶體及其製造方法。
功率金氧半場效電晶體(Power Metal Oxide Semiconductor Field Transistor,Power MOSFET)被廣泛地應用於電力裝置之切換元件，例如是電源供應器、整流器或低壓馬達控制器等等。現今之功率金氧半場效電晶體多採取垂直結構的設計，以提升元件密度。而具有溝槽閘極結構的功率式金氧半場效電晶體，不但具有更高的元件密度，也有更低的導通電阻，其優點是可以在耗費低功率的狀況下，控制電壓進行元件的操作。
功率型金氧半場效電晶體的工作損失可分成切換損失(switching loss)及導通損失(conducting loss)兩大類，其中閘極/汲極的電容值(Cgd)是影響切換損失的重要參數。閘極/汲極電容值太高會造成切換損失增加，進而限制功率型金氧半場效電晶體的切換速度，不利於應用高頻電路中。
本發明提供一種溝槽式功率金氧半場效電晶體與其製造方法，其藉由一具有PN接面(PN junction)的閘極來降低閘極/汲極電容值。
本發明其中一實施例提供一種溝槽式功率金氧半場效電晶體，包括基材、磊晶層及多個溝槽式電晶體單元。磊晶層形成於該基材 上方，而多個溝槽式電晶體單元形成於磊晶層中，其中各溝槽式電晶體單元包括溝槽閘極結構。溝槽閘極結構包括溝槽及閘極，其中溝槽形成於磊晶層中，而溝槽的內側壁形成一絕緣層，而閘極形成於溝槽內，其中閘極包括一上摻雜區與一下摻雜區，以形成一PN接面。
本發明另一實施例並提出一種溝槽式功率金氧半場效電晶體的製作方法，包括提供一基材；形成一磊晶層於基材上方；對磊晶層進行一基體摻雜製程以形成一第一摻雜區；形成多個溝槽閘極結構於磊晶層與該第一摻雜區中，各溝槽閘極結構包括一上摻雜區與一下摻雜區以形成一PN接面；以及對該第一摻雜區進行一源極摻雜製程以形成一源極區與一基體區，其中該源極區位於該基體區上方。
本發明又一實施例中提出一種溝槽式功率金氧半場效電晶體的製作方法，包括：提供基材；形成磊晶層於基材上方；對磊晶層進行基體摻雜製程以形成第一摻雜區；形成多個溝槽於磊晶層中；形成一第一型摻雜區與一第二型摻雜區於該些溝槽其中之一，其中第一型摻雜區具有溝渠，第二型摻雜區位於溝渠之內；對第一摻雜區進行一源極摻雜製程；以及進行一熱擴散製程以形成一源極區與一基體區，其中第一型摻雜區經熱擴散製程形成一下摻雜區，第二型摻雜區經熱擴散製程向外擴散以形成一上摻雜區，其中上摻雜區與下摻雜區形成一PN接面。
綜上所述，本發明之溝槽式功率金氧半場效電晶體與其製造方法可在閘極中形成PN接面。由於PN接面在逆向偏壓下可產生接面電容(junction capacitance,Cj)，且接面電容是和閘極/汲極電容(Cgd)串聯，因此可降低閘極/汲極的等效電容值。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
100‧‧‧基材
101‧‧‧溝槽式電晶體單元
110‧‧‧磊晶層
120‧‧‧漂移區
130‧‧‧基體區
140‧‧‧源極區
150‧‧‧溝槽閘極結構
151‧‧‧溝槽
154、154’、180‧‧‧絕緣層
157、157’‧‧‧閘極
155‧‧‧上摻雜區
156、156”‧‧‧下摻雜區
102‧‧‧PN接面
152‧‧‧上絕緣層
153、153”‧‧‧下絕緣層
153a、180a‧‧‧第一絕緣層
153b、180b‧‧‧第二絕緣層
153c、180c‧‧‧第三絕緣層
130’‧‧‧第一摻雜區
153’‧‧‧氧化物層
160‧‧‧多晶矽結構
151a‧‧‧第一空間
151b‧‧‧第二空間
156’‧‧‧第一多晶矽結構
155’‧‧‧第二多晶矽結構
170‧‧‧溝渠
S300~S306、S500~S504‧‧‧流程步驟
圖1A繪示本發明一實施例的溝槽式功率金氧半場效電晶體的局部剖面結構示意圖。
圖1B繪示本發明一實施例的溝槽式功率金氧半場效電晶體的局部剖面結構示意圖。
圖2A繪示本發明另一實施例的溝槽式功率金氧半場效電晶體的局部剖面結構示意圖。
圖2B繪示本發明另一實施例的溝槽式功率金氧半場效電晶體的局部剖面結構示意圖。
圖3繪示本發明一實施例的溝槽式功率金氧半場效電晶體製造方法的流程圖。
圖4A至圖4M繪示本發明一實施例的溝槽式功率金氧半場效電晶體的製造方法中各步驟的局部剖面示意圖。
圖5繪示本發明另一實施例的溝槽式功率金氧半場效電晶體製造方法的流程圖。
圖6A至圖6G繪示本發明一實施例的溝槽式功率金氧半場效電晶體的製造方法中各步驟的局部剖面示意圖。
在下文中，將藉由圖式說明本發明之實施例來詳細描述本發明，而圖式中的相同參考數字可用以表示類似的元件。有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之各實施例的詳細說明中，將可清楚的呈現。以下實施例中所提到的方向用語，例如：「上」、「下」、「前」、「後」、「左」、「右」等，僅是參考附加圖式的方向。因此，使用的方向用語是用來說明，而並非用來限制本專利。並且，在下列各實施例中，採用相同的標號來表示相同或近似的元件。
圖1A繪示本發明一實施例的溝槽式功率金氧半場效電晶體 的局部剖面結構示意圖。溝槽式功率金氧半場效電晶體包括基材100、磊晶層110及多個溝槽式電晶體單元(圖1A繪示2個)。
基材100具有高濃度的第一型導電性雜質，而形成第一重摻雜區。第一重摻雜區是用來作為溝槽式功率金氧半場效電晶體的汲極(drain)，且可分布於基材100的局部區域或是分布於整個基材100中。在本實施例的第一重摻雜區是分布於整個基材100內，但僅用於舉例而非用以限制本發明。前述的第一型導電性雜質可以是N型或P型導電性雜質。假設基材100為矽基材，N型導電性雜質為五價元素離子，例如磷離子或砷離子，而P型導電性雜質為三價元素離子，例如硼離子、鋁離子或鎵離子。
若溝槽式功率金氧半場效電晶體為N型，基材100摻雜N型導電性雜質。另一方面，若為P型溝槽式功率金氧半場效電晶體，則基材100摻雜P型導電性雜質。本發明實施例中，是以N型溝槽式功率金氧半場效電晶體為例說明。
磊晶層(epitaxial layer)110形成於基材100上方，並具有低濃度的第一型導電性雜質。也就是說，以NMOS電晶體為例，基材100為高濃度的N型摻雜(N+)，而磊晶層110則為低濃度的N型摻雜(N-)。反之，以PMOS電晶體為例，基材100為高濃度的P型摻雜(P+ doping)，而磊晶層110則為低濃度的P型摻雜(P- doping)。
多個溝槽式電晶體單元101形成於磊晶層110中，其中各溝槽式電晶體單元包括漂移區120、基體區(body region)130、源極區(drain region)140與溝槽閘極結構150，其中基體區130與源極區140是形成於溝槽閘極結構150側邊的磊晶層110中。
進一步而言，基體區130是藉由在磊晶層110中摻雜第二型導電性雜質而形成，而源極區140則是藉由在基體區130摻雜高濃度的第一型導電性雜質而形成，且源極區140是形成於基體區130的上半部。舉例而言，對NMOS電晶體而言，基體區130為P 型摻雜(如P型井，P-well)，而源極區140為N型摻雜。此外，基體區130的摻雜濃度小於源極區140的摻雜濃度。
也就是說，藉由在不同區域摻雜不同濃度及不同類型的導電性雜質，磊晶層110可被區分為漂移區120、基體區130及源極區140。基體區130與源極區140是緊鄰於溝槽閘極結構150的兩側，漂移區120則靠近基材100。換言之，基體區130與源極區140是形成於磊晶層110的上半部，漂移區120則形成於磊晶層110的下半部。
溝槽閘極結構150包括溝槽151、絕緣層154及閘極157。溝槽151形成於磊晶層120中，絕緣層154與閘極157皆形成於溝槽151內，其中絕緣層154位於溝槽151的內側壁，以隔離閘極157與磊晶層120。
要特別說明的是，本發明實施例的溝槽式電晶體單元101具有深溝槽(deep trench)結構。也就是說，溝槽151由磊晶層110的表面向下延伸至基體區130以下，也就是延伸至漂移區120中，並且溝槽151的底部較靠近基材110。
前述的深溝槽結構有助於增加溝槽式電晶體單元101的崩潰電壓，然而卻會增加閘極/汲極的電容(Cgd)。據此，本發明實施例的閘極157包括一上摻雜區155與一下摻雜區156，其中上摻雜區155與下摻雜區156形成一PN接面(PN junction)102。換言之，上摻雜區155與下摻雜區156分別摻雜不同型的導電性雜質，而在二者之間形成PN接面102。在一實施例中，PN接面102的位置低於基體區130的下方邊緣。在另一實施例中，上摻雜區155是形成於溝槽151的上半部，而下摻雜區156是形成於溝槽151的下半部，且PN接面102是位於約溝槽151的中間位置。PN接面102的位置會影響電晶體的閘極/汲極之間的等效電容(Cgd)，其位置可以依照元件的特性需求設置於所需的位置，舉例來說，PN接面102位於基體區130的下方邊緣或稍微低於基體區130下方邊 緣的地方可以降低閘極/汲極之間的等效電容(Cgd)，藉此大幅改善閘極電荷(Qgd)並且可降低元件的切換損失。
另外，值得注意的是，不論PN接面102與基體區130的相對位置為何，只要有PN接面102的存在，其所產生的接面電容會與溝槽閘極結構150底部的閘/汲極電容串聯，藉此降低整體元件的等效閘/汲極電容。PN接面102也會因為摻雜或擴散製程的影響而有些微位置與形狀的變化，但皆可達到降低等效閘/汲極電容的功效。
請參照圖1B，繪示本發明一實施例的溝槽式功率金氧半場效電晶體的局部剖面結構示意圖。圖1B中，由於深溝槽結構，閘極/汲極的電容Cgd是由第一電容C1、第二電容C2及第三電容C3並聯而形成，亦即Cgd=C1+C2+C3。
如前所述，過高的閘極/汲極電容會降低溝槽式金氧半場效電晶體的切換速度。因此，在本發明實施例中，在閘極157中形成PN接面。由於PN接面在逆向偏壓下可產生接面電容(junction capacitance,Cj)，且接面電容Cj是和閘極/汲極電容(Cgd)串聯，使等效電容Ct、閘極/汲極電容Cgd及接面電容Cj滿足下列關係式：Ct=(Cgd*Cj)/(Cgd+Cj)。由於等效電容Ct會比原本的閘極/汲極電容Cgd更小，因而可使溝槽式金氧半場效電晶體的切換損失降低。
另外，為了在溝槽式電晶體單元處於導通狀態(ON)時，可在閘極157的PN接面產生接面電容Cj，上摻雜區155所摻雜的導電性雜質和源極區140相同，而和基體區130相反。以NMOS電晶體為例，源極區140與上摻雜區155皆為N型摻雜，而基體區130與下摻雜區156皆為P型摻雜。
當對閘極157的上摻雜區155施加正偏壓時，基體區130的負電荷會累積至溝槽151側邊而形成源極與汲極之間的載子通道，使溝槽式電晶體單元處於導通狀態。然而，在閘極157的PN接面則由於逆向偏壓而產生空乏區，可形成接面電容Cj。反之， 以PMOS電晶體為例，源極區130與上摻雜區155皆為P型摻雜，而基體區140與下摻雜區156皆為N型摻雜。
假設以基體區130的下緣為基準面，溝槽151可被大致區分為上半部及下半部。在一實施例中，絕緣層154包括一上絕緣層152與一下絕緣層153，其中上絕緣層152形成於溝槽151上半部的內側壁面，下絕緣層153是形成於溝槽151下半部的內側壁面。另外，閘極157的下摻雜區156亦形成於溝槽151下半部的空間內，而上摻雜區155則形成於溝槽151上半部的空間內。上絕緣層152用以將基體區130及源極區140與上摻雜區155隔離，而下絕緣層153則用以隔離下摻雜區156與磊晶層120。
在一實施例中，下絕緣層153的厚度大於上絕緣層152的厚度，在這種情況下，由圖1A視之，上摻雜區155的寬度會大於下摻雜區156的寬度。絕緣層154例如是二氧化矽，而閘極157例如是複晶矽閘極。
在本實施例中，下摻雜區155由溝槽151的底部延伸至超過下絕緣層153的頂部，並大致朝溝槽151的兩側壁延伸至下絕緣層153的頂部正上方。另外，下絕緣層153的頂端與PN接面102的位置接近於基體區130的下方邊緣。在圖1A實施例中，下絕緣層153的頂端與PN接面102的位置是略低於基體區130的下方邊緣。
請參照圖2A及圖2B，繪示本發明另一實施例的溝槽式功率金氧半場效電晶體的局部剖面結構示意圖。在本實施例中，閘極157’中仍是具有上摻雜區155及下摻雜區156”，以形成PN接面102。和前一實施例不同的是，下摻雜區156”由溝槽151底部延伸至接近下絕緣層153”的頂部，但並未繼續朝兩側延伸至下絕緣層153”的頂部正上方。然而，下摻雜區156”的頂端接近基體區130的下方邊緣。在另一實施例中，下摻雜區156”的頂端是可略低於基體區130的下方邊緣。
此外，本實施例的絕緣層154’包括上絕緣層152及下絕緣層153”。下絕緣層153”具有疊層結構，包括第一絕緣層153a、第二絕緣層153b及第三絕緣層153c，其中第二絕緣層153b被夾設於第一絕緣層153a與第三絕緣層153c之間。第一絕緣層153a、第二絕緣層153b及第三絕緣層153c可以是氧化物或氮化物。例如，第一絕緣層153a與第三絕緣層153c為氧化物層，而第二絕緣層153b為氮化物層，可防止下摻雜區156”中的雜質擴散至漂移區120，進而避免對溝槽式功率金氧半場效電晶體的運作造成不良的影響。另外，下絕緣層153”的頂部接近基體區130的下方邊緣。在圖2A及圖2B的實施例中，下絕緣層153”的頂部是低於基體區130的下方邊緣。
另外，本發明實施例提供溝槽式功率金氧半場效電晶體的製作方法。請參照圖3並配合參照圖4A至圖4I。圖3繪示本發明一實施例的溝槽式功率金氧半場效電晶體製造方法的流程圖。圖4A至圖4I是繪示本發明一實施例的溝槽式功率金氧半場效電晶體的製造方法中各步驟的局部剖面示意圖。
在步驟S300中，提供一基材100。接著於步驟S301中，形成一磊晶層(epitaxial layer)110於基材100上。請配合參照圖4A。圖4A中繪示基材100，並且於基材100上已形成一磊晶層(epitaxial layer)110，其中基材100例如為矽基板(silicon substrate)，其具有高摻雜濃度的第一重摻雜區以作為溝槽式功率金氧半場效電晶體的汲極(drain)，磊晶層110則為低摻雜濃度。
接著，進行步驟S303，對磊晶層110進行一基體摻雜製程，以在磊晶層110遠離基材100的一側，形成第一摻雜區130做為後續基體區130’，如圖4A所示。此外，由圖4A中可看出，磊晶層110中的其他區域形成溝槽式功率金氧半場效電晶體的漂移區120。
接著，在步驟S303中，在形成第一摻雜區130’之後。形成 多個溝槽於磊晶層110中，如圖4B所示。
請先參照圖4B，在磊晶層110中形成多個溝槽151。在一實施例中，是利用光罩(未圖示)定義出閘極的位置，並以乾蝕刻或溼蝕刻的方式在磊晶層110內製作出複數個溝槽151。值得注意的是，在本實施例中，磊晶層110會在溝槽閘極結構150形成前先進行摻雜以形成第一摻雜區130’，此第一摻雜區130’係為基體區130的預備區域。在溝槽閘極結構150形成後，第一摻雜區130’會被定義出相對應的基體區130。藉此，可以避免形成基體區的熱擴散製程影響閘極結構中的摻雜結構。
接著，在步驟S304中，形成第一型摻雜區於該些溝槽151其中之一，其中第一型摻雜區具有一溝渠151，第二型摻雜區則形成於溝渠151之內。詳細的流程請參照圖4C至圖4L。
首先，在圖4C至圖4H中，形成如圖1A的下絕緣層153於溝槽151的下半部。詳細而言，如圖4C所示，先毯覆式地形成一氧化物層153’於磊晶層110上。氧化物層153’可為氧化矽層(SiO2)，可利用熱氧化製程來形成。在其他實施例中，也可以利用物理氣相沉積或化學氣相沉積方式來形成氧化物層153’。氧化物層153’形成於磊晶層110的表面以及溝槽151的側壁面及底部。
請參照圖4D，形成多晶矽結構160於氧化物層153’上，並填入溝槽151中。多晶矽結構160可以是含導電性雜質的多晶矽結構(doped poly-Si)或是未含導電性雜質的多晶矽結構(non-doped poly-Si)。接著，如圖4E所示，回蝕(etch back)去除氧化物層153’表面上所覆蓋的多晶矽結構160，以及位於溝槽151上半部的多晶矽結構160，而只留下位於溝槽151下半部的多晶矽結構160。在圖4E中，位於溝槽151下半部的多晶矽結構160的頂端高於第一摻雜區130’的下緣。
請參照圖4F，以多晶矽結構160做為罩冪，進行一蝕刻製程，以將覆蓋於磊晶層110表面的氧化物層153’以及覆蓋於溝槽151 上半部的側壁面的氧化物層153’薄化。要特別說明的是，由於位於溝槽151下半部的多晶矽結構160在前一步驟中沒有被移除，所以位於溝槽151下半部的氧化物層153’的厚度並不受到影響。
接著，如圖4G所示，將位於溝槽151內的多晶矽結構160全部移除。此時，溝槽151上下半部的側壁面覆蓋不同厚度的氧化物層153’，而使溝槽151內部空間可區分為較大的第一空間151a及較小的第二空間151b，其中第一空間151a位於第二空間151b上方，且第一空間151a與第二空間151b相連通。此步驟可利用選擇性蝕刻方式，在不移除氧化物層153’的情況下，去除溝槽151內的多晶矽結構160。
請參照圖4H，移除已薄化的氧化物層153’。也就是說，完全去除覆蓋於磊晶層110表面以及位於溝槽151上半部的氧化物層153’。進行此步驟時，位於溝槽151下半部的氧化物層153’也會被部分的移除。但由於溝槽151下半部的氧化物層153’厚度較厚，因此當移除溝槽151上半部的氧化物層153’時，並不會完全將溝槽151下半部的氧化物層153’移除。在此步驟中，溝槽151下半部的氧化物層153’即為圖1A中的下絕緣層153，並且下絕緣層153的頂端低於第一摻雜區130的下方邊緣。
請參照圖4I，形成上絕緣層152於氧化物層153’上。也就是說，上絕緣層152覆蓋溝槽151上半部的側壁面，並形成於磊晶層110的表面。形成上絕緣層152的製程，和圖4C中用來形成氧化物層153’的製程可以是相同的製程，例如沉積上絕緣層152與沉積氧化物層153’可以皆利用熱氧化製程。但在其他實施例中，形成上絕緣層152的製程，和圖4C中用來形成氧化物層153’的製程也可以不同。在本發明實施例中，上絕緣層152與氧化物層153’具有不同的厚度，而上絕緣層152的厚度比氧化物層153’的厚度薄。另外，上絕緣層152與氧化物層153’共同形成如圖1A所示的絕緣層154。
請參照圖4J至圖4L，形成如圖1A的閘極157於溝渠151中，其中閘極157包括上摻雜區155與下摻雜區156，上摻雜區155位於下摻雜區156上方以於溝槽151內形成PN接面。以閘極157的材料為多晶矽為例說明如下。
詳細而言，如圖4J所示，毯覆式地形成一第一多晶矽結構156’覆蓋於上絕緣層152上，並填入溝槽151的第二空間151b中。另外，第一多晶矽結構156’中並具有溝渠170。在本實施例中，第一多晶矽結構156’具有第一型摻雜區。舉例而言，當製作NMOS電晶體時，第一多晶矽結構156’摻雜P型導電性雜質，例如：硼、鋁或鎵等而形成第一型摻雜區。形成第一多晶矽結構156’時，可以直接以在內摻雜化學氣相沉積製程(in-situ doping CVD process)形成。要說明的是，以在內摻雜化學氣相沉積製程來沉積摻雜導電性雜質的多晶矽結構可節省離子佈植(ion implant)和退火的時間與成本。然而，在其他實施例中，也可以先形成未摻雜的多晶矽結構，再以離子佈植製程對多晶矽結構進行摻雜，再進行退火製程。
接著，請參照圖4K，形成一第二多晶矽結構155’全面覆蓋於第一多晶矽結構156’，並填入溝渠170中。在本實施例中，第二多晶矽結構155’是以在內摻雜化學氣相沉積製程(in-situ doping CVD process)形成。第二多晶矽結構155’具有第二型摻雜區。如前所述，當進行NMOS電晶體製作時，第一型摻雜區為P型，則第二型摻雜區為N型。
隨後，如圖4L所示，回蝕去除第一摻雜區130’上方的第一多晶矽結構156’與第二多晶矽結構155’，留下位於溝槽151內的第一多晶矽結構156’及第二多晶矽結構155’。
在步驟S305中，對第一摻雜區130’進行一源極摻雜製程，之後於步驟S306中，進行一熱擴散製程以形成源極區140及基體區130，如圖4M所示，在進行熱擴散製程的步驟中，第一型摻雜 區內的雜質擴散而形成一下摻雜區156，第二型摻雜區內的雜質則擴散而形成一上摻雜區155。下摻雜區156與上摻雜區155即在溝槽151中形成PN接面102。
請參照圖5並配合參照圖6A至圖6G。圖5繪示本發明另一實施例的溝槽式功率金氧半場效電晶體製造方法的流程圖。圖6A至圖6G，繪示本發明另一實施例的溝槽式功率金氧半場效電晶體的製造方法中各步驟的局部剖面示意圖。圖6A所繪示的步驟對應步驟S500至步驟S502，並與圖4A相似，因此不再贅述。另外，本實施例與前一實施例中相同元件以相同的標號表示。
接著進行步驟S503，如圖1A形成第一摻雜區130’後，形成多個溝槽閘極結構於磊晶層110中，各溝槽閘極結構包括一上摻雜區155及一下摻雜區156以形成一PN接面102。在步驟S503中，詳細的製程流程請參照圖6B至圖6F。
在圖6B中，形成多個溝槽151於磊晶層110中。接著，請參照圖6C，在磊晶層110中形成多個溝槽151後，將絕緣層180形成於磊晶層110的表面，以及溝槽151的側壁面及底部。在本實施例中，是依序形成第一絕緣層180a、第二絕緣層180b及第三絕緣層180c。也就是說，第二絕緣層180b是夾設於第一絕緣層180a與第三絕緣層180c之間。在一實施例中，第一絕緣層180a與第三絕緣層180c皆為氧化矽層，第二絕緣層180b為氮化物層。形成第一絕緣層180a、第二絕緣層180b及第三絕緣層180c的方式可選擇物理氣相沉積法或化學氣相沉積法。
接著，如圖6D至圖6F所示，以在內摻雜化學氣相沉積製程(in-situ doping CVD process)，將閘極形成於溝槽151內。詳細而言，在圖6D中，以在內摻雜化學氣相沉積製程毯覆式地將第一多晶矽結構156’形成於第三絕緣層180c上，並填入溝槽151中。接著，回蝕(etch back)去除第三絕緣層180c表面上所覆蓋的第一多晶矽結構156’，以及位於溝槽151上半部的第一多晶矽結構156’， 而只留下位於溝槽151下半部的第一多晶矽結構156’。因此，位於溝槽151下半部的第一多晶矽結構156’後續將形成圖1A及圖2A的下摻雜區156。此外，第一多晶矽結構156’的頂端接近於第一摻雜區130’與漂移區120的界線，也就是接近於第一摻雜區130’的下方邊緣。
請參照圖6E，以第一多晶矽結構156’做為罩冪，部份地移除第二絕緣層180b及第三絕緣層180c。詳細而言，位於第一摻雜區130’上方，以及位於溝槽151上半部側壁面的第二絕緣層180b及第三絕緣層180c會被移除。只有位於溝槽151下半部的絕緣層180會被完整保留。值得一提的是，溝槽151下半部的絕緣層180即為與圖1A中的下絕緣層153的功能相似，但結構不同，而第一絕緣層180a則與為圖2A中的上絕緣層152的功能相同，且結構相似。在本實施例中，位於溝槽151下半部的絕緣層180作為下絕緣層使用，絕緣層180內夾置有一氮化物層。也就是說，在先前的步驟中所形成的第二絕緣層180b為氮化物層。且在圖6E中，第二絕緣層180b與第三絕緣層180c的頂部略低於基體區130的下方邊緣。
隨後，如圖6F所示，形成一第二多晶矽結構155’於溝槽151中。詳細而言，先以在內摻雜化學氣相沉積製程形成第二多晶矽結構155’全面覆蓋於第一絕緣層180a上，並填入溝槽151中。第二多晶矽結構155’具有第二型摻雜區。當進行NMOS電晶體製作時，第一型摻雜區為P型，則第二型摻雜區為N型。接著，回蝕去除第一摻雜區130’上方的第二多晶矽結構155’，留下位於溝槽151內的第二多晶矽結構155’。
接著，進行步驟S504，對第一摻雜區130’進行一源極摻雜製程後，進行一熱擴散製程以形成源極區140及基體區130，其中源極區140位於基體區130之上，如圖6G所示。在進行熱擴散製程的步驟中，第一型摻雜區內的雜質向外擴散而形成一下摻雜區 155，第二型摻雜區內的雜質則向外擴散而形成一上摻雜區156。並且，上摻雜區156與下摻雜區155即在溝槽151中形成PN接面。經由上述實施例的說明，本技術領域具有通常知識者應當可以輕易推知其他實施結構細節，在此不加贅述。
綜上所述，本發明實施例之溝槽式功率金氧半場效電晶體與其製造方法，可在閘極中形成PN接面。由於PN接面在逆向偏壓下可產生接面電容(junction capacitance,Cj)，且接面電容是和閘極/汲極電容(Cgd)串聯，藉此可降低等效電容Ct。如此，當功率型金氧半場效電晶體運作時，由於等效電容Ct降低，可增加元件的切換速度。
雖然本發明之實施例已揭露如上，然本發明並不受限於上述實施例，任何所屬技術領域中具有通常知識者，在不脫離本發明所揭露之範圍內，當可作些許之更動與調整，因此本發明之保護範圍應當以後附之申請專利範圍所界定者為準。
100‧‧‧基材
110‧‧‧磊晶層
101‧‧‧溝槽式電晶體單元
102‧‧‧PN接面
120‧‧‧漂移區
130‧‧‧基體區
140‧‧‧源極區
150‧‧‧溝槽閘極結構
151‧‧‧溝槽
154‧‧‧絕緣層
157‧‧‧閘極
155‧‧‧上摻雜區
156‧‧‧下摻雜區
152‧‧‧上絕緣層
153‧‧‧下絕緣層

Claims (20)

  1. 一種溝槽式功率金氧半場效電晶體，包括：一基材；一磊晶層，形成於該基材上方；以及多個溝槽式電晶體單元，形成於該磊晶層中，其中各該溝槽式電晶體單元包括一溝槽閘極結構，該溝槽閘極結構包括：一溝槽，形成於該磊晶層中，該溝槽的內側壁形成有一絕緣層；以及一閘極，形成於該溝槽內，其中該閘極包括一上摻雜區與一下摻雜區，以形成一PN接面。
  2. 如請求項1所述之溝槽式功率金氧半場效電晶體，其中各該溝槽式電晶體單元更包括：一源極區，位於該溝槽閘極結構的側邊；以及一基體區，位於該溝槽閘極結構的側邊並形成於該源極區下方；其中，該PN接面位於或低於該基體區下方邊緣。
  3. 如請求項1所述之溝槽式功率金氧半場效電晶體，其中該上摻雜區位於該下摻雜區域上方，以在該溝槽的中間位置形成該PN接面。
  4. 如請求項3所述之溝槽式功率金氧半場效電晶體，其中該上摻雜區與源極區為N型半導體，該下摻雜區為P型半導體。
  5. 如請求項3所述之溝槽式功率金氧半場效電晶體，其中該上摻雜區與源極區為P型半導體，該下摻雜區為N型半導體。
  6. 如請求項1所述之溝槽式功率金氧半場效電晶體，其中該上摻雜區位於該下摻雜區域上方，且該上摻雜區的寬度大於該下摻雜區的寬度。
  7. 如請求項1所述之溝槽式功率金氧半場效電晶體，其中該絕緣層包括一上絕緣層與一下絕緣層，該上絕緣層位於該下絕緣層上方，其 中該下絕緣層的厚度大於該上絕緣層的厚度，且該下絕緣層的頂部低於該溝槽式電晶體單元的一基體區下方邊緣。
  8. 如請求項1所述之溝槽式功率金氧半場效電晶體，其中該絕緣層包括一上絕緣層與一下絕緣層，該上絕緣層用以隔離該上摻雜區與該磊晶層，該下絕緣層用以隔離該下摻雜區與該磊晶層，其中該下絕緣層內夾置有一氮化物層，且該下絕緣層的頂部低於該溝槽式電晶體單元的一基體區的下方邊緣。
  9. 如請求項1所述之溝槽式功率金氧半場效電晶體，其中各該溝槽式電晶體單元更包括一漂移區，該溝槽閘極結構由該磊晶層的表面延伸至該漂移區中。
  10. 一種溝槽式功率金氧半場效電晶體的製作方法，包括：提供一基材；形成一磊晶層於該基材上方；對磊晶層進行一基體摻雜製程以形成一第一摻雜區；形成多個溝槽閘極結構於該磊晶層與該第一摻雜區中，各該溝槽閘極結構包括一上摻雜區與一下摻雜區以形成一PN接面；以及對該第一摻雜區進行一源極摻雜製程以形成一源極區與一基體區，其中該源極區位於該基體區上方。
  11. 如請求項10所述的溝槽式功率金氧半場效電晶體的製作方法，其中該PN接面低於該基體區的下方邊緣。
  12. 如請求項10所述的溝槽式功率金氧半場效電晶體的製作方法，其中形成各該溝槽閘極結構之步驟包括：形成一溝槽於該磊晶層中；形成一絕緣層於該溝槽的內側壁；以及形成一閘極於該溝槽內，其中該閘極包括該上摻雜區與該下摻 雜區，該上摻雜區位於該下摻雜區上方以於該溝槽內形成該PN接面。
  13. 如請求項12所述的溝槽式功率金氧半場效電晶體的製作方法，其中形成該絕緣層之步驟更包括：形成一下絕緣層於該溝槽底部，以隔離該下摻雜區與該磊晶層；以及形成一上絕緣層於該下絕緣層上方，以隔離該上摻雜區與該磊晶層，其中該下絕緣層的厚度大於該上絕緣層的厚度，且該下絕緣層的頂部低於該基體區的下方邊緣。
  14. 如請求項13所述的溝槽式功率金氧半場效電晶體的製作方法，其中形成該下絕緣層之步驟更包括：形成一氮化物層於該下絕緣層中，使該下絕緣層夾置該氮化物層。
  15. 如請求項12所述的溝槽式功率金氧半場效電晶體的製作方法，其中形成該閘極之步驟包括使用在內摻雜化學氣相沉積製程(in-situ doping CVD process)分別形成該上摻雜區與該下摻雜區。
  16. 如請求項10所述的溝槽式功率金氧半場效電晶體的製作方法，其中該源極區與該上摻雜區為N型半導體，該下摻雜區為P型半導體。
  17. 如請求項10所述的溝槽式功率金氧半場效電晶體的製作方法，其中該源極區與該上摻雜區為P型半導體，該下摻雜區為N型半導體。
  18. 如請求項10所述的溝槽式功率金氧半場效電晶體的製作方法，其中該些溝槽閘極結構自該磊晶層表面向下延伸至該基體區下方。
  19. 一種溝槽式功率金氧半場效電晶體的製作方法，包括：提供一基材；形成一磊晶層於該基材上方；對該磊晶層進行一基體摻雜製程以形成一第一摻雜區；形成多個溝槽於該磊晶層中；形成一第一型摻雜區與一第二型摻雜區於該些溝槽其中之一，其中該第一型摻雜區具有一溝渠，該第二型摻雜區位於該溝渠之內；對該第一摻雜區進行一源極摻雜製程；以及進行一熱擴散製程以形成一源極區與一基體區，其中該第一型摻雜區經該熱擴散製程形成一下摻雜區，該第二型摻雜區經該熱擴散製程向外擴散以形成一上摻雜區，其中該上摻雜區與該下摻雜區形成一PN接面。
  20. 如請求項19所述的溝槽式功率金氧半場效電晶體的製作方法，形成多個溝槽於該磊晶層中之後，更包括：形成一下絕緣層於該溝槽底部，以隔離該下摻雜區與該磊晶層，其中該下絕緣層為一疊層結構，且至少包括一氮化物層；以及形成一上絕緣層於該下絕緣層上方以隔離該上摻雜區與該磊晶層，其中該下絕緣層的厚度大於該上絕緣層的厚度，且該下絕緣層的頂部低於該基體區的下方邊緣。
TW103110454A 2014-03-20 2014-03-20 溝槽式功率金氧半場效電晶體與其製造方法 TWI544635B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103110454A TWI544635B (zh) 2014-03-20 2014-03-20 溝槽式功率金氧半場效電晶體與其製造方法
US14/600,280 US9349857B2 (en) 2014-03-20 2015-01-20 Trench power MOSFET and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103110454A TWI544635B (zh) 2014-03-20 2014-03-20 溝槽式功率金氧半場效電晶體與其製造方法

Publications (2)

Publication Number Publication Date
TW201537749A true TW201537749A (zh) 2015-10-01
TWI544635B TWI544635B (zh) 2016-08-01

Family

ID=54142898

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103110454A TWI544635B (zh) 2014-03-20 2014-03-20 溝槽式功率金氧半場效電晶體與其製造方法

Country Status (2)

Country Link
US (1) US9349857B2 (zh)
TW (1) TWI544635B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111785771A (zh) * 2019-04-03 2020-10-16 杭州士兰微电子股份有限公司 双向功率器件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247460A (ja) 2003-02-13 2004-09-02 Renesas Technology Corp 半導体装置
US7265415B2 (en) 2004-10-08 2007-09-04 Fairchild Semiconductor Corporation MOS-gated transistor with reduced miller capacitance
US8735974B2 (en) * 2010-02-16 2014-05-27 Toyota Jidosha Kabushiki Kaisha Semiconductor devices
US20120018800A1 (en) 2010-07-22 2012-01-26 Suku Kim Trench Superjunction MOSFET with Thin EPI Process
US8648412B1 (en) * 2012-06-04 2014-02-11 Semiconductor Components Industries, Llc Trench power field effect transistor device and method

Also Published As

Publication number Publication date
US9349857B2 (en) 2016-05-24
TWI544635B (zh) 2016-08-01
US20150270384A1 (en) 2015-09-24

Similar Documents

Publication Publication Date Title
TWI570917B (zh) 溝槽式功率金氧半場效電晶體與其製造方法
KR102226997B1 (ko) 핀펫을 포함하는 집적 회로 디바이스 및 그 제조 방법
TWI487110B (zh) 半導體裝置及其製造方法
TWI458097B (zh) 溝渠式閘極金氧半場效電晶體及其製造方法
US8129779B2 (en) Trench gate type VDMOSFET device with thicker gate insulation layer portion for reducing gate to source capacitance
TWI567830B (zh) 溝槽式功率電晶體結構及其製造方法
TWI407564B (zh) 具有溝槽底部多晶矽結構之功率半導體及其製造方法
US20190280119A1 (en) Super junction power transistor and preparation method thereof
TWI512841B (zh) 溝槽式閘極金氧半場效電晶體的製造方法
US9093477B1 (en) Implantation processing step for a recess in finFET
US10784337B2 (en) MOSFET and a method for manufacturing the same
TW201330250A (zh) 半導體裝置及其製造方法
TW201620131A (zh) 具有橫向擴散金屬氧化物半導體結構之高壓鰭式場效電晶體元件及其製造方法
TWI488309B (zh) 溝渠式閘極金氧半場效電晶體及其製造方法
TWI503983B (zh) 半導體裝置及其製造方法
KR20160035378A (ko) 반도체 장치 및 그 제조 방법
TWI629795B (zh) 溝槽式功率半導體元件及其製造方法
US20080073730A1 (en) Semiconductor device and method for formimg the same
TWM480763U (zh) 溝槽式功率金氧半場效電晶體
TWI544635B (zh) 溝槽式功率金氧半場效電晶體與其製造方法
TWI529943B (zh) 溝槽式功率金氧半場效電晶體與其製造方法
TWI458022B (zh) 低閘極電荷的溝槽式功率半導體製造方法
TW201926437A (zh) 溝槽式閘極金氧半場效電晶體的製造方法
US11322583B2 (en) Semiconductor device including barrier layer between active region and semiconductor layer and method of forming the same
CN111916448A (zh) 一种半导体器件及其制造方法、电子设备