TWI488309B - 溝渠式閘極金氧半場效電晶體及其製造方法 - Google Patents

溝渠式閘極金氧半場效電晶體及其製造方法 Download PDF

Info

Publication number
TWI488309B
TWI488309B TW102119353A TW102119353A TWI488309B TW I488309 B TWI488309 B TW I488309B TW 102119353 A TW102119353 A TW 102119353A TW 102119353 A TW102119353 A TW 102119353A TW I488309 B TWI488309 B TW I488309B
Authority
TW
Taiwan
Prior art keywords
trench
effect transistor
region
conductivity type
epitaxial layer
Prior art date
Application number
TW102119353A
Other languages
English (en)
Other versions
TW201445739A (zh
Inventor
鄭謙興
Original Assignee
碩頡科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 碩頡科技股份有限公司 filed Critical 碩頡科技股份有限公司
Priority to TW102119353A priority Critical patent/TWI488309B/zh
Priority to US14/190,107 priority patent/US20140353747A1/en
Publication of TW201445739A publication Critical patent/TW201445739A/zh
Application granted granted Critical
Publication of TWI488309B publication Critical patent/TWI488309B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Description

溝渠式閘極金氧半場效電晶體及其製造方法
本發明是有關於一種半導體元件及其製造方法，且特別是有關於一種溝渠式閘極金氧半場效電晶體(trench gate MOSFET)及其製造方法。
溝渠式閘極金氧半場效電晶體被廣泛地應用在電力開關(power switch)元件上，例如是電源供應器、整流器或低壓馬達控制器等等。一般而言，溝渠式閘極金氧半場效電晶體多採取垂直結構的設計，以提升元件密度。其利用晶片之背面作為汲極，而於晶片之正面製作多個電晶體之源極以及閘極。由於多個電晶體之汲極是並聯在一起的，因此其所耐受之電流大小可以相當大。
溝渠式金氧半導體場效電晶體的工作損失可分成切換損失(switching loss)及導通損失(conducting loss)兩大類，其中因輸入電容Ciss 所造成的切換損失會因操作頻率的提高而增加。輸入電容Ciss 包括閘極對源極之電容Cgs 以及閘極對汲極之電容Cgd 。因此，如何有效地降低閘極對源極之電容Cgs 進而減小輸入 電容Ciss ，已獲得業者的高度關注。
此外，溝渠式閘極金氧半場效電晶體之導通電阻(Ron)與崩潰電壓(Breakdown voltage，BV)通常存在2.4~2.5次方關係，亦即，Ron(BV)2.4~2.5 。換言之，額定電壓(rated voltage)越高，會造成晶片尺寸越大，導通電阻也隨之增加。因此，在相同或更小晶片尺寸下，達到更高耐壓，同時降低導通電阻，已成為設計溝渠式閘極金氧半場效電晶體的最大挑戰。
有鑑於此，本發明提供一種溝渠式閘極金氧半場效電晶體及其製造方法，可在相同或更小晶片尺寸下，製作出具有較高耐壓及較低導通電阻的溝渠式閘極金氧半場效電晶體。
本發明提供一種溝渠式閘極金氧半場效電晶體的製造方法。於具有第一導電型之基底上形成具有第一導電型之磊晶層。於磊晶層中形成具有第一導電型的源極區。於源極區中形成至少二第一溝渠。於多個第一溝渠中分別填滿多個第一絕緣層，以構成多個隔離結構。於磊晶層中形成第二溝渠，使得隔離結構位於第二溝渠的兩側且與第二溝渠接觸。於第二溝渠中形成第二絕緣層。於第二溝渠中填入第一導體層。於第二溝渠兩側的磊晶層中分別形成二第三溝渠。於多個第三溝渠中分別填入多個第二導體層。
在本發明的一實施例中，於形成第一溝渠之前，上述方法更包括：於源極區下方的磊晶層中形成具有第二導電型的第一摻雜 區；以及於第一摻雜區下方的磊晶層中形成具有第一導電型的第二摻雜區。
在本發明的一實施例中，形成上述源極區、第一摻雜區、第二摻雜區的方法各自包括進行一毯覆式植入製程。
在本發明的一實施例中，上述第二摻雜區的摻雜濃度高於磊晶層的摻雜濃度。
在本發明的一實施例中，於形成第一溝渠之後以及於第一溝渠中分別填滿第一絕緣層之前，上述方法更包括：於各第一溝渠下方的磊晶層中形成具有第二導電型之至少一第三摻雜區，此至少一第三摻雜區位於第二摻雜區下方。
在本發明的一實施例中，上述第三摻雜區與第二溝渠分開。
在本發明的一實施例中，上述部分第三摻雜區與第二溝渠接觸。
在本發明的一實施例中，於第二溝渠兩側的磊晶層中分別形成第三溝渠之後以及於第三溝渠中分別填入第二導體層之前，上述方法更包括：於各第三溝渠下方的磊晶層中形成具有第二導電型之至少一第四摻雜區，此至少一第四摻雜區位於第二摻雜區下方。
在本發明的一實施例中，上述第二摻雜區下方的磊晶層的摻雜濃度等於至少一第三摻雜區以及至少一第四摻雜區的摻雜濃度總和。
在本發明的一實施例中，於形成第三溝渠之後以及於第三溝渠中分別填入第二導體層之前，上述方法更包括：於各第三溝渠之 底部的第一摻雜區中形成具有第二導電型之第三摻雜區。
在本發明的一實施例中，形成上述第一絕緣層的方法包括進行矽局部氧化法、熱氧化法或化學氣相沉積製程。
在本發明的一實施例中，上述第一導電型為N型，第二導電型為P型；或第一導電型為P型，第二導電型為N型。
本發明另提供一種溝渠式閘極金氧半場效電晶體，包括具有第一導電型之基底、具有第一導電型之磊晶層、具有第一導電型的源極區、一絕緣層、一導體層、二隔離結構以及二導體插塞。磊晶層配置於基底上，其中磊晶層具有至少一溝渠。源極區配置於磊晶層中。絕緣層配置於溝渠中。導體層填滿溝渠。二隔離結構配置於溝渠兩側的源極區中，且與溝渠接觸。二導體插塞配置於溝渠兩側的磊晶層中且貫穿源極區。
在本發明的一實施例中，上述溝渠式閘極金氧半場效電晶體更包括：具有第二導電型的第一摻雜區，配置於源極區下方的磊晶層中；以及具有第一導電型的第二摻雜區，配置於第一摻雜區下方的磊晶層中。
在本發明的一實施例中，上述第二摻雜區的摻雜濃度高於磊晶層的摻雜濃度。
在本發明的一實施例中，上述溝渠式閘極金氧半場效電晶體更包括：具有第二導電型之至少二第三摻雜區，配置於第二摻雜區下方的磊晶層中，且第三摻雜區分別對應於隔離結構。
在本發明的一實施例中，上述第三摻雜區與溝渠分開。
在本發明的一實施例中，部分上述第三摻雜區與溝渠接觸。
在本發明的一實施例中，上述各第三摻雜區的寬度實質上等於或大於各隔離結構的寬度。
在本發明的一實施例中，上述溝渠式閘極金氧半場效電晶體更包括：具有第二導電型之至少二第四摻雜區，配置於第二摻雜區下方的磊晶層中，且第四摻雜區分別對應於導體插塞。
在本發明的一實施例中，上述第二摻雜區下方的磊晶層的摻雜濃度等於至少二第三摻雜區以及至少二第四摻雜區之摻雜濃度的總和。
在本發明的一實施例中，上述溝渠式閘極金氧半場效電晶體更包括：具有第二導電型之二個第三摻雜區，分別配置於導體插塞之底部的第一摻雜區中。
在本發明的一實施例中，上述導體層的材料包括摻雜多晶矽，導體插塞的材料包括Ti、TiN、W、Al或其組合，且隔離結構的材料包括氧化矽。
在本發明的一實施例中，上述溝渠式閘極金氧半場效電晶體更包括：介電層，配置於磊晶層上；以及金屬層，配置於介電層上並與源極區電性連接。
在本發明的一實施例中，上述第一導電型為N型，第二導電型為P型；或第一導電型為P型，第二導電型為N型。
基於上述，在本發明之溝渠式閘極金氧半場效電晶體中，透過於鄰接閘極的磊晶層中配置隔離結構，可有效降低閘極對源極之電容 Cgs ，並進而減小輸入電容Ciss 。此外，於磊晶層中形成超接面結構，以使元件具備耐高壓與低阻抗的特性。因此，本發明的結構可實現較低的導通電阻與切換損失，以大幅提高產品的競爭優勢。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100、200‧‧‧溝渠式閘極金氧半場效電晶體
102‧‧‧基底
104‧‧‧磊晶層
106‧‧‧源極區
107、108、114、127、129‧‧‧摻雜區
109‧‧‧氧化矽層
110、118‧‧‧圖案化罩幕層
111‧‧‧氮化矽層
112、120、130‧‧‧溝渠
116、122‧‧‧絕緣層
116a‧‧‧隔離結構
124‧‧‧導體層
126‧‧‧介電層
128‧‧‧開口
132‧‧‧金屬層
134‧‧‧導體插塞
A‧‧‧區塊
圖1A至1H為依據本發明一實施例所繪示的一種溝渠式閘極金氧半場效電晶體之製造方法的剖面示意圖。
圖2為依據本發明另一實施例所繪示的一種溝渠式閘極金氧半場效電晶體之製造方法的剖面示意圖。
圖1A至1H為依據本發明一實施例所繪示的一種溝渠式閘極金氧半場效電晶體之製造方法的剖面示意圖。
首先，請參照圖1A，於具有第一導電型之基底102上形成具有第一導電型之磊晶層104。基底102例如是N型重摻雜(N+ )之矽基底，其可作為溝渠式閘極金氧半場效電晶體之汲極。磊晶層104例如是N型輕摻雜(N- )之磊晶層，且其形成方法包括進行選擇性磊晶生長(selective epitaxy growth，SEG)製程。
請參照圖1B，於磊晶層104中形成(由上而下由磊晶層104表面算起)具有第一導電型的源極區106、具有第二導電型的摻雜區 107以及具有第一導電型的摻雜區108。源極區106例如是N+ 摻雜區。摻雜區107例如是P- 摻雜區，其可用來定義P型主體井區(body well)。摻雜區108例如是N型摻雜區，且其摻雜濃度高於N型基底102之摻雜濃度，以提供電流用的較小電阻路徑，進而降低元件的導通電阻(Rds(ON))。
在一實施例中，可以先以N型摻質進行第一毯覆式植入(blanket implant)製程，以於磊晶層104中形成塊狀N+ 摻雜區(未繪示)。N型摻質包括磷或砷。然後，以P型摻質進行第二毯覆式植入製程，以於所述塊狀N+ 摻雜區中形成作為摻雜區107的P- 摻雜區。P型摻質包括硼。此時，P- 摻雜區上方剩餘的塊狀N+ 摻雜區可作為源極區106，且P- 摻雜區下方剩餘的塊狀N+ 摻雜區可作為摻雜區108。
在另一實施例中，源極區106、摻雜區107及摻雜區108的形成方法各自包括進行一毯覆式植入製程，且本發明不對其形成順序作限制。
特別要說明的是，形成摻雜區108的步驟為選擇性步驟，可依製程需要而省略之。換句話說，也可以進行兩次的毯覆式植入製程，而僅於磊晶層104中形成源極區106及摻雜區107。
請參照圖1C，於磊晶層104上形成圖案化罩幕層110。圖案化罩幕層110的材料包括氧化矽、氮化矽、氮氧化矽或其組合，且其形成方法包括進行化學氣相沉積(CVD)製程。在一實施例中，圖案化罩幕層110可為包括氧化矽層109及氮化矽層110之堆疊結構，如圖1C所示。在另一實施例中(未繪示)，圖案化罩幕層110也可為單 一材料層。然後，以圖案化罩幕層110為罩幕進行蝕刻製程，以移除部分磊晶層104，並於源極區106中形成至少二個溝渠112。在一實施例中，溝渠112的深度小於源極區106的深度，如圖1C所示。
之後，於各溝渠112下方的磊晶層104中形成具有第二導電型之至少一摻雜區114，且摻雜區114位於摻雜區108下方。摻雜區114例如是P型摻雜區。形成摻雜區114的方法包括進行至少一次的離子植入製程，可依所需之摻雜區114的數目及深度做調整。由於此離子植入製程是以圖案化罩幕層110為罩幕，因此可視為一種自對準製程，且摻雜區114的寬度W2大致上等於溝渠112的寬度W1。在一實施例中，兩個摻雜區114對應於各溝渠112且配置於摻雜區108下方的磊晶層104中。此兩個摻雜區114呈縱向排列且彼此分開，如圖1C所示。然而，本發明並不以此為限。在另一實施例中(未繪示)，也可以是單一個或多於二個的摻雜區114配置於各溝渠112下方的磊晶層104中。
請參照圖1D，於溝渠112中分別填滿絕緣層116。絕緣層116的材料包括氧化矽，且其形成方法包括進行矽局部氧化法(LOCOS)、熱氧化法或化學氣相沉積製程。在一實施例中，絕緣層116為以矽局部氧化法所形成的氧化矽層，如圖1D所示。在另一實施例中(未繪示)，也可以進行例如高密度電漿(HDP)的學氣相沉積製程而於磊晶層104上形成毯覆式氧化層，且此毯覆式氧化層填入溝渠112中。
請參照圖1E，移除圖案化罩幕層110以及磊晶層104表面上的絕緣層116。移除圖案化罩幕層110的方法包括進行蝕刻製程。移 除磊晶層104表面上的絕緣層116的方法包括進行化學機械研磨(CMP)製程或回蝕刻製程。此時，留在溝渠112中的絕緣層116構成隔離結構116a。
之後，於磊晶層104上形成圖案化罩幕層118，且圖案化罩幕層118至少裸露出隔離結構116a之間的磊晶層104。在一實施例中，圖案化罩幕層118裸露出隔離結構116a之間的磊晶層104以及部分隔離結構116a。圖案化罩幕層118的材料包括氮化矽，且其形成方法包括進行化學氣相沉積製程。然後，以圖案化罩幕層118為罩幕進行蝕刻製程，以移除部分磊晶層104以及部分隔離結構116a，以於磊晶層104中形成溝渠120。此時，隔離結構116a位於溝渠120兩側且與溝渠120接觸。在一實施例中，溝渠120貫穿源極區106、摻雜區107及摻雜區108，且延伸至摻雜區108下方的部分磊晶層104中。接著，移除圖案化罩幕層118。
請參照圖1F，於溝渠120中形成絕緣層122。絕緣層122的材料包括氧化矽，且其形成方法包括進行熱氧化法或化學氣相沉積製程。然後，於溝渠120中填滿導體層124。導體層124的形成方法包括於磊晶層104上形成導體材料層(未繪示)，且導體材料層填入溝渠120。導體材料層的材料包括摻雜多晶矽，且其形成方法包括進行化學氣相沉積製程。之後，進行化學機械研磨製程或回蝕刻製程，以移除溝渠120外的導體材料層。
請參照圖1G，於磊晶層104上形成介電層126。介電層126的材料包括氧化矽、硼磷矽玻璃(BPSG)、磷矽玻璃(PSG)、 氟矽玻璃(FSG)或未摻雜之矽玻璃(USG)，且其形成方法包括進行化學氣相沉積製程。之後，於介電層126中形成至少一開口128。形成開口128的方法包括進行微影蝕刻製程。
之後，以介電層126為罩幕進行蝕刻製程，以於溝渠120兩側的磊晶層104中形成二第三溝渠130。在一實施例中，溝渠130貫穿源極區106，且延伸至部分摻雜區107中。
然後，於溝渠130之底部的摻雜區107中分別形成多個摻雜區129。摻雜區129例如是P+ 摻雜區，且其形成方法包括進行離子植入以及後續的驅入製程。由於此離子植入製程是以介電層126為罩幕，因此可視為一種自對準製程，且摻雜區129包覆溝渠130之整個底部以及部分側壁。
此外，可於各溝渠130下方的磊晶層104中形成具有第二導電型之至少一摻雜區127，且摻雜區127位於摻雜區108下方。特別要說明的是，形成摻雜區127的時間點可在形成摻雜區129的步驟之前或之後，或與形成摻雜區129的步驟同時進行之。本發明並不對形成摻雜區127的時間點作限制。
摻雜區127例如是P型摻雜區。形成摻雜區127的方法包括進行至少一次的離子植入製程，可依所需之摻雜區127的數目及深度做調整。由於此離子植入製程是以介電層126為罩幕，因此可視為一種自對準製程，且摻雜區127的寬度W4大致上等於溝渠130的寬度W3。在一實施例中，兩個摻雜區127對應於各溝渠130且配置於摻雜區108下方的磊晶層104中。此兩個摻雜區127呈縱向排列且彼此分 開，如圖1G所示。然而，本發明並不以此為限。在另一實施例中，也可以是單一個或多於二個的摻雜區127配置於各溝渠130下方的磊晶層104中。
特別要說明的是，摻雜區108下方的磊晶層104的摻雜濃度等於至少一摻雜區114以及至少一摻雜區127的摻雜濃度總和。具體言之，於磊晶層104的區塊A中，N型磊晶層104的N型摻雜濃度等於至少一P型摻雜區114以及至少一P型摻雜區127的P型摻雜濃度，使得區塊A呈電中性，達到電荷平衡(charge balance)。更具體言之，於磊晶層104的區塊A中，藉由P型摻質與N型摻質的交替配置而構成超接面(super junction)結構，以使元件具備耐高壓與低阻抗的特性。
此外，依製程需要，也可以選擇性地省略形成摻雜區114或形成摻雜區127的步驟。舉例來說，可以只形成摻雜區114於磊晶層104中，或只形成摻雜區127於磊晶層104中，只要能使磊晶層104的區塊A達到電荷平衡即可。
請參照圖1H，於介電層126上形成金屬層132，且金屬層132填入溝渠130中並與源極區106電性連接。金屬層132的材料包括Ti、TiN、W、A1或其組合，且其形成方法包括進行沉積製程或濺鍍製程。填入溝渠130的金屬層132構成導體插塞134。換言之，金屬層132透過導體插塞134與源極區106電性連接。至此，完成溝渠式閘極金氧半場效電晶體100的製造，其中絕緣層122作為閘絕緣層，且導體層124作為閘極。
在以上的實施例中，是以第一導電型為N型，第二導電型為P型為例來說明之，但本發明並不以此為限。本領域具有通常知識者應了解，第一導電型也可以為P型，而第二導電型為N型。
以下，將參照圖1H說明本發明之溝渠式閘極金氧半場效電晶體的結構。如圖1H所示，本發明之溝渠式閘極金氧半場效電晶體100包括N型基底102、N型磊晶層104、N型源極區106、絕緣層122、導體層124、二導體插塞134、二隔離結構116a、介電層126及金屬層132。N型磊晶層配置於N型基底102上。N型磊晶層104具有至少一溝渠120。N型源極區106配置於N型磊晶層104中。作為閘絕緣層之絕緣層122配置於溝渠120中。作為閘極之導體層124填滿溝渠120。二隔離結構116a配置於溝渠120兩側的N型源極區106中，且與溝渠120接觸。二導體插塞134配置於溝渠120兩側的N型磊晶層104中且貫穿N型源極區106。介電層126配置於N型磊晶層上。金屬層132配置於介電層126上並與N型源極區106電性連接。
特別要說明的是，在本發明之溝渠式閘極金氧半場效電晶體100中，藉由於鄰接閘極(即導體層124)的磊晶層104中配置隔離結構116a，可有效降低閘極對源極之電容Cgs ，並進而減小輸入電容Ciss 。
此外，本發明之溝渠式閘極金氧半場效電晶體100更包括P型摻雜區107、N型摻雜區108以及P型摻雜區129。P型摻雜區107配置於N型源極區106下方的N型磊晶層104中。N型摻雜區108配置於P型摻雜區107下方的N型磊晶層104中。此外，溝渠120貫穿N型源極區106、P型摻雜區107及N型摻雜區108，並延伸至N型摻 雜區108下方的部份N型磊晶層104中。由於N型摻雜區108鄰接溝渠120的側壁，且N型摻雜區108的摻雜濃度高於N型磊晶層104的摻雜濃度，因此可有效降低元件之垂直通道的電阻。此外，P型摻雜區129配置於導體插塞134之底部，以有效降低導體插塞134的歐姆電阻。
另外，本發明之溝渠式閘極金氧半場效電晶體100更包括至少一P型摻雜區114及/或至少一P型摻雜區127。P型摻雜區114、127配置於N型摻雜區108下方的N型磊晶層104中。在一實施例中，如圖1H所示，P型摻雜區114分別對應於隔離結構116a，且其寬度實質上等於或大於隔離結構116a的寬度。在一實施例中，溝渠120與摻雜區114分開，如圖1H所示。在另一實施例中，溝渠120也可以與部分摻雜區114接觸，使得一部分摻雜區114鄰接溝渠120的底角部分，而另一部分摻雜區114未與溝渠120接觸，如圖2所示。在又一實施例中(未繪示)，溝渠120也可以與全部摻雜區114接觸，使得摻雜區114鄰接溝渠120的側壁。此外，P型摻雜區127分別對應於導體插塞134，且其寬度實質上等於導體插塞134的寬度。
特別要說明的是，在本發明之溝渠式閘極金氧半場效電晶體100中，多個P型摻雜區114、127分開配置於N型磊晶層104中，藉由P型摻質與N型摻質的交替配置而構成超接面(super junction)結構，如圖1H的A區所示。所述超接面結構具有耐高壓與低阻抗的特性。
綜上所述，在本發明之溝渠式閘極金氧半場效電晶體中，透 過於鄰接閘極的磊晶層中配置隔離結構，可有效降低閘極對源極之電容Cgs ，並進而減小輸入電容Ciss 。此外，於磊晶層中形成超接面結構，以使元件具備耐高壓與低阻抗的特性。與習知MOSFET相較，在相同單位面積內，本發明的結構可實現較低的導通電阻與切換損失，進而提升每單位面積的功率密度，大幅提高產品的競爭優勢。另外，本發明的方法相當簡單，不需增加額外的光罩，利用自對準製程即可完成超接面結構，因此可大幅節省成本，提升競爭力。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧溝渠式閘極金氧半場效電晶體
102‧‧‧基底
104‧‧‧磊晶層
106‧‧‧源極區
107、108、114、127、129‧‧‧摻雜區
116a‧‧‧隔離結構
120、130‧‧‧溝渠
122‧‧‧絕緣層
124‧‧‧導體層
126‧‧‧介電層
128‧‧‧開口
132‧‧‧金屬層
134‧‧‧導體插塞
A‧‧‧區塊

Claims (25)

  1. 一種溝渠式閘極金氧半場效電晶體的製造方法，包括：於具有一第一導電型之一基底上形成具有該第一導電型之一磊晶層；於該磊晶層中形成具有該第一導電型的一源極區；於該源極區中形成至少二第一溝渠；於該些第一溝渠中分別填滿多個第一絕緣層，以構成多個隔離結構；於該磊晶層中形成一第二溝渠，使得該些隔離結構位於該第二溝渠的兩側且與該第二溝渠接觸；於該第二溝渠中形成一第二絕緣層；於該第二溝渠中填入一第一導體層；於該第二溝渠兩側的該磊晶層中分別形成二第三溝渠；以及於該些第三溝渠中分別填入多個第二導體層。
  2. 如申請專利範圍第1項所述之溝渠式閘極金氧半場效電晶體的製造方法，其中於形成該些第一溝渠之前，更包括：於該源極區下方的該磊晶層中形成具有一第二導電型的一第一摻雜區；以及於該第一摻雜區下方的該磊晶層中形成具有該第一導電型的一第二摻雜區。
  3. 如申請專利範圍第2項所述之溝渠式閘極金氧半場效電晶體的製造方法，其中形成該源極區、該第一摻雜區、該第二摻雜區的方法各自包括進行一毯覆式植入製程。
  4. 如申請專利範圍第2項所述之溝渠式閘極金氧半場效電晶體的製造方法，其中該第二摻雜區的摻雜濃度高於該磊晶層的摻雜濃度。
  5. 如申請專利範圍第2項所述之溝渠式閘極金氧半場效電晶體的製造方法，其中於形成該些第一溝渠之後以及於該些第一溝渠中分 別填滿該些第一絕緣層之前，更包括：於各第一溝渠下方的該磊晶層中形成具有該第二導電型之至少一第三摻雜區，該至少一第三摻雜區位於該第二摻雜區下方。
  6. 如申請專利範圍第5項所述之溝渠式閘極金氧半場效電晶體的製造方法，其中該第三摻雜區與該第二溝渠分開。
  7. 如申請專利範圍第5項所述之溝渠式閘極金氧半場效電晶體的製造方法，其中部分該第三摻雜區與該第二溝渠接觸。
  8. 如申請專利範圍第5項所述之溝渠式閘極金氧半場效電晶體的製造方法，於該第二溝渠兩側的該磊晶層中分別形成該些第三溝渠之後以及於該些第三溝渠中分別填入該些第二導體層之前，更包括：於各第三溝渠下方的該磊晶層中形成具有該第二導電型之至少一第四摻雜區，該至少一第四摻雜區位於該第二摻雜區下方。
  9. 如申請專利範圍第8項所述之溝渠式閘極金氧半場效電晶體的製造方法，其中該第二摻雜區下方的該磊晶層的摻雜濃度等於該至少一第三摻雜區以及該至少一第四摻雜區的摻雜濃度總和。
  10. 如申請專利範圍第2項所述之溝渠式閘極金氧半場效電晶體的製造方法，其中於形成該些第三溝渠之後以及於該些第三溝渠中分別填入該些第二導體層之前，更包括：於各第三溝渠之底部的該第一摻雜區中形成具有該第二導電型之一第三摻雜區。
  11. 如申請專利範圍第1項所述之溝渠式閘極金氧半場效電晶體的製造方法，其中形成該些第一絕緣層的方法包括進行矽局部氧化法、熱氧化法或化學氣相沉積製程。
  12. 如申請專利範圍第1項所述之溝渠式閘極金氧半場效電晶體的製造方法，其中該第一導電型為N型，該第二導電型為P型；或該第一導電型為P型，該第二導電型為N型。
  13. 一種溝渠式閘極金氧半場效電晶體，包括：具有一第一導電型之一基底；具有該第一導電型之一磊晶層，配置於該基底上，其中該磊晶層具有至少一溝渠；具有該第一導電型的一源極區，配置於該磊晶層中；一絕緣層，配置於該溝渠中；一導體層，填滿該溝渠；二隔離結構，配置於該溝渠兩側的該源極區中，且與該溝渠接觸；以及二導體插塞，配置於該溝渠兩側的該磊晶層中且貫穿該源極區。
  14. 如申請專利範圍第13項所述之溝渠式閘極金氧半場效電晶體，更包括：具有一第二導電型的一第一摻雜區，配置於該源極區下方的該磊晶層中；以及具有該第一導電型的一第二摻雜區，配置於該第一摻雜區下方的該磊晶層中。
  15. 如申請專利範圍第14項所述之溝渠式閘極金氧半場效電晶體，其中該第二摻雜區的摻雜濃度高於該磊晶層的摻雜濃度。
  16. 如申請專利範圍第14項所述之溝渠式閘極金氧半場效電晶體，更包括：具有該第二導電型之至少二第三摻雜區，配置於該第二摻雜區下方的該磊晶層中，且該些第三摻雜區分別對應於該些隔離結構。
  17. 如申請專利範圍第16項所述之溝渠式閘極金氧半場效電晶體，其中該些第三摻雜區與該溝渠分開。
  18. 如申請專利範圍第16項所述之溝渠式閘極金氧半場效電晶體，其中部分該些第三摻雜區與該溝渠接觸。
  19. 如申請專利範圍第16項所述之溝渠式閘極金氧半場效電晶體，其中各第三摻雜區的寬度實質上等於或大於各隔離結構的寬度。
  20. 如申請專利範圍第16項所述之溝渠式閘極金氧半場效電晶體，更包括：具有該第二導電型之至少二第四摻雜區，配置於該第二摻雜區下方的該磊晶層中，且該些第四摻雜區分別對應於該些導體插塞。
  21. 如申請專利範圍第20項所述之溝渠式閘極金氧半場效電晶體，其中該第二摻雜區下方的該磊晶層的摻雜濃度等於該至少二第三摻雜區以及該至少二第四摻雜區之摻雜濃度的總和。
  22. 如申請專利範圍第14項所述之溝渠式閘極金氧半場效電晶體，更包括：具有該第二導電型之二第三摻雜區，配置於該導體插塞之底部的該第一摻雜區中。
  23. 如申請專利範圍第13項所述之溝渠式閘極金氧半場效電晶體，其中該導體層的材料包括摻雜多晶矽，該些導體插塞的材料包括Ti、TiN、W、Al或其組合，且該些隔離結構的材料包括氧化矽。
  24. 如申請專利範圍第13項所述之溝渠式閘極金氧半場效電晶體，更包括：一介電層，配置於該磊晶層上；以及一金屬層，配置於該介電層上並與該源極區電性連接。
  25. 如申請專利範圍第14項所述之溝渠式閘極金氧半場效電晶體，其中該第一導電型為N型，該第二導電型為P型；或該第一導電型為P型，該第二導電型為N型。
TW102119353A 2013-05-31 2013-05-31 溝渠式閘極金氧半場效電晶體及其製造方法 TWI488309B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102119353A TWI488309B (zh) 2013-05-31 2013-05-31 溝渠式閘極金氧半場效電晶體及其製造方法
US14/190,107 US20140353747A1 (en) 2013-05-31 2014-02-26 Trench gate mosfet and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102119353A TWI488309B (zh) 2013-05-31 2013-05-31 溝渠式閘極金氧半場效電晶體及其製造方法

Publications (2)

Publication Number Publication Date
TW201445739A TW201445739A (zh) 2014-12-01
TWI488309B true TWI488309B (zh) 2015-06-11

Family

ID=51984181

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102119353A TWI488309B (zh) 2013-05-31 2013-05-31 溝渠式閘極金氧半場效電晶體及其製造方法

Country Status (2)

Country Link
US (1) US20140353747A1 (zh)
TW (1) TWI488309B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9466698B2 (en) * 2013-03-15 2016-10-11 Semiconductor Components Industries, Llc Electronic device including vertical conductive regions and a process of forming the same
US9564515B2 (en) * 2014-07-28 2017-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having super junction structure and method for manufacturing the same
US9548354B1 (en) * 2015-12-17 2017-01-17 Vanguard International Semiconductor Corporation Semiconductor devices and methods for fabricating the same
CN108922851B (zh) * 2018-08-31 2023-09-29 江苏丽隽功率半导体有限公司 一种带有超结结构的沟槽型vdmos器件及其制作方法
CN114639607B (zh) * 2022-03-16 2023-05-26 江苏东海半导体股份有限公司 Mos器件的形成方法
CN116845098B (zh) * 2023-08-25 2023-12-19 成都森未科技有限公司 一种自对准微沟槽结构及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6713352B2 (en) * 2000-08-31 2004-03-30 General Semiconductor, Inc. Method of forming a trench MOSFET with structure having increased cell density and low gate charge
US7851300B2 (en) * 2007-12-28 2010-12-14 Dongbu Hitek Co., Ltd. Method of fabricating a trench gate MOSFET for maximizing breakdown voltage
US8114762B2 (en) * 2009-01-07 2012-02-14 Niko Semiconductor Co., Ltd. Method for manufacturing trench MOSFET device with low gate charge
US8125026B2 (en) * 2008-12-09 2012-02-28 Dongbu Hitek Co., Ltd. Gate of trench type MOSFET device and method for forming the gate
US8357971B2 (en) * 2007-10-29 2013-01-22 Nxp B.V. Trench gate MOSFET and method of manufacturing the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2530721A4 (en) * 2010-01-29 2017-11-29 Fuji Electric Co., Ltd. Semiconductor device
JP6170812B2 (ja) * 2013-03-19 2017-07-26 株式会社東芝 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6713352B2 (en) * 2000-08-31 2004-03-30 General Semiconductor, Inc. Method of forming a trench MOSFET with structure having increased cell density and low gate charge
US8357971B2 (en) * 2007-10-29 2013-01-22 Nxp B.V. Trench gate MOSFET and method of manufacturing the same
US7851300B2 (en) * 2007-12-28 2010-12-14 Dongbu Hitek Co., Ltd. Method of fabricating a trench gate MOSFET for maximizing breakdown voltage
US8125026B2 (en) * 2008-12-09 2012-02-28 Dongbu Hitek Co., Ltd. Gate of trench type MOSFET device and method for forming the gate
US8114762B2 (en) * 2009-01-07 2012-02-14 Niko Semiconductor Co., Ltd. Method for manufacturing trench MOSFET device with low gate charge

Also Published As

Publication number Publication date
TW201445739A (zh) 2014-12-01
US20140353747A1 (en) 2014-12-04

Similar Documents

Publication Publication Date Title
TWI458097B (zh) 溝渠式閘極金氧半場效電晶體及其製造方法
TWI470790B (zh) 溝渠式閘極金氧半場效電晶體
US9245963B2 (en) Insulated gate semiconductor device structure
US9761696B2 (en) Self-aligned trench MOSFET and method of manufacture
JP5530602B2 (ja) 半導体装置およびその製造方法
US9837508B2 (en) Manufacturing method of trench power MOSFET
TWI488309B (zh) 溝渠式閘極金氧半場效電晶體及其製造方法
TWI512841B (zh) 溝槽式閘極金氧半場效電晶體的製造方法
KR20140086945A (ko) 수직 전력 ｍｏｓｆｅｔ 및 수직 전력 ｍｏｓｆｅｔ를 형성하는 방법
KR20140091956A (ko) 이중 병렬 채널 구조를 갖는 반도체 소자 및 상기 반도체 소자의 제조 방법
CN107564953B (zh) 变容晶体管及其制造方法
TWI567830B (zh) 溝槽式功率電晶體結構及其製造方法
US9000516B2 (en) Super-junction device and method of forming the same
KR20170084698A (ko) 결합된 게이트 및 소스 트렌치 형성 및 관련 구조
TWI644428B (zh) Vdmos及其製造方法
CN107910271B (zh) 功率半导体器件及其制造方法
CN110212026A (zh) 超结mos器件结构及其制备方法
TWI546956B (zh) 溝渠式閘極金氧半場效電晶體
TWI435447B (zh) 功率金氧半導體場效電晶體及其製造方法
US8227858B2 (en) Power MOSFET
US9349857B2 (en) Trench power MOSFET and manufacturing method thereof
TWI392031B (zh) 功率金氧半導體場效電晶體的製造方法
CN111092113B (zh) 金氧半场效应晶体管的终端区结构及其制造方法
CN108321206B (zh) Ldmos器件及其制造方法
TW201507154A (zh) 溝渠式閘極金氧半場效電晶體

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees