TWI392031B - 功率金氧半導體場效電晶體的製造方法 - Google Patents

Description

功率金氧半導體場效電晶體的製造方法

本發明是有關於一種半導體元件的製造方法，且特別是有關於一種功率金氧半導體場效電晶體(power metal-oxide-semiconductor field effect transistor；power MOSFET)的製造方法。

功率金氧半導體場效電晶體被廣泛地應用在切換(power switch)元件上，例如是電源供應器、整流器或低壓馬達控制器等等。一般而言，功率金氧半導體場效電晶體多採取垂直結構的設計，以提升元件密度。其利用晶片之背面作為汲極，而於晶片之正面製作多個電晶體之源極以及閘極。由於多個電晶體之汲極是並聯在一起的，因此其所耐受之電流大小可以相當大。

隨著功率金氧半導體場效電晶體之積集度的日益提升，功率金氧半導體場效電晶體之尺寸亦隨之縮小。因此，功率金氧半導體場效電晶體之接觸洞對溝渠的對準偏差(misalignment)容易產生，進而影響元件的效能。舉例來說，接觸洞對溝渠的對準偏差會影響通道開啟電阻(Ron)及臨界電壓(Vth)的變異，進而限制單元間之間距(cell pitch)的縮小。

此外，功率金氧半導體場效電晶體的工作損失可分成切換損失(switching loss)及導通損失(conducting loss)兩大類，其中，因輸入電容C_iss 所造成的切換損失會因操作頻率的提高而增加。輸入電容C_iss 包括閘極對源極之電容C_gs 以及閘極對汲極之電容C_gd 。因此，如何降低閘極對汲極之電容C_gd 以有效地降低切換損失，已成為業者亟為重視的議題之一。

有鑑於此，本發明提出一種功率金氧半導體場效電晶體的製造方法，其利用削減製程及自對準製程，可以避免功率金氧半導體場效電晶體之接觸洞對溝渠的對準偏差，並製作出具有低的閘極對汲極之電容C_gd 的功率金氧半導體場效電晶體。

本發明提出一種功率金氧半導體場效電晶體的製造方法。首先，於具有第一導電型之基底上形成具有第一導電型之磊晶層。然後，於磊晶層中形成具有第二導電型的主體層。接著，於基底上形成多數個罩幕圖案。之後，於罩幕圖案之間的主體層及部分磊晶層中形成多數個溝渠。繼之，於溝渠的表面形成第一氧化物層。然後，於溝渠中形成第一導體層。接著，對罩幕圖案進行削減製程，以縮小各罩幕圖案的線寬。之後，以經削減的罩幕圖案為罩幕，於各溝渠的兩側的主體層中形成具有第一導電型的二源極區。繼之，於第一導體層上及經削減的罩幕圖案之間形成多數個介電圖案。然後，移除經削減的罩幕圖案。

在本發明之一實施例中，於形成第一氧化物層的步驟之後以及形成第一導體層的步驟之前，上述方法更包括於溝渠的底部及罩幕圖案的頂部形成第二氧化物層。

在本發明之一實施例中，上述第二氧化物層的材料包括介電常數低於4的氧化物。

在本發明之一實施例中，形成上述第二氧化物層的步驟描述如下。首先，於基底上依序形成罩幕層及氧化物材料層。然後，以罩幕層為阻擋層，移除位於溝渠及罩幕圖案之側壁上的氧化物材料層。接著，移除未被第二氧化物層覆蓋的罩幕層。此外，罩幕層的材料包括氮化矽。

在本發明之一實施例中，於溝渠中形成第一導體層的步驟描述如下。首先，於基底上形成導體材料層以填入溝渠中。然後，對導體材料層進行全面蝕刻製程，以移除部分導體材料層。此外，全面蝕刻製程包括乾蝕刻製程。

在本發明之一實施例中，上述第一導體層的表面不高於主體層的表面。

在本發明之一實施例中，於移除經削減的罩幕圖案的步驟之後，上述方法更包括於基底上形成第二導體層，且第二導體層與源極區電性連接。此外，第二導體層的材料包括鋁。

在本發明之一實施例中，於移除經削減的罩幕圖案的步驟之後以及形成第二導體層的步驟之前，上述方法更包括以介電圖案為罩幕，於主體層中形成具有第二導電型的多數個摻雜區，且第二導體層與摻雜區電性連接。

在本發明之一實施例中，上述削減製程包括濕蝕刻製程。

在本發明之一實施例中，形成上述介電圖案的步驟描述如下。首先，於基底上形成介電層以覆蓋罩幕圖案。然後，移除部分介電層，直到曝露出罩幕圖案的表面。此外，移除部分介電層的步驟包括進行回蝕刻法或化學機械研磨製程。

在本發明之一實施例中，上述罩幕圖案的材料包括氮化矽。

在本發明之一實施例中，上述罩幕圖案包括單一層或多層的堆疊結構。

在本發明之一實施例中，上述第一導體層的材料包括摻雜多晶矽。

在本發明之一實施例中，於形成磊晶層的步驟之後以及形成主體層的步驟之前，上述方法更包括於基底上形成墊氧化物層。

在本發明之一實施例中，形成上述第一氧化物層的步驟包括進行熱氧化製程。

在本發明之一實施例中，上述第一導電型為N型，第二導電型為P型；或第一導電型為P型，第二導電型為N型。

基於上述，本發明的方法利用削減製程及自對準製程而經由形成溝渠的罩幕圖案來形成功率金氧半導體場效電晶體的接觸窗，因此接觸窗與溝渠之間不會發生對準偏差。所以，可以大幅縮小單元間的間距，提高元件的集積度。此外，本發明的方法相當簡單，不需增加額外的光罩，利用自對準製程即可完成源極區、摻雜區及接觸窗的製作，大幅節省成本，提升競爭力。另外，本發明的閘氧化物層(即第一氧化物層)為經由熱氧化法一次形成，所以不會有習知的閘氧化物層具有不連續之接面而降低元件效能的情形發生。再者，本發明於溝渠之底部形成的底氧化物層(即第二氧化物層)的材料為介電常數低於4的氧化物，因此可以降低閘極對汲極之電容C_gd ，有效地減少切換損失。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A至1H為依據本發明一實施例所繪示的一種功率金氧半導體場效電晶體的製造方法之剖面示意圖。

首先，請參照圖1A，於作為汲極之具有第一導電型之基底102上形成具有第一導電型之磊晶層104。基底102例如是具有N型重摻雜之矽基底。磊晶層104例如是具有N型輕摻雜之磊晶層，且其形成方法包括進行選擇性磊晶生長(selective epitaxy growth；SEG)製程。接著，於磊晶層104中形成具有第二導電型的主體層106。主體層106例如是P型主體層，且其形成方法包括進行離子植入製程與後續的驅入(drive-in)製程。在一實施例中，於形成磊晶層104的步驟之後以及形成主體層106的步驟之前，也可以選擇性地於基底102上形成墊氧化物層105。墊氧化物層105可以避免進行離子植入製程以形成主體層106時造成的穿隧效應(tunneling effect)。墊氧化物層105的材料例如是氧化矽，且其形成方法例如是進行熱氧化製程。

然後，於基底102上依序形成罩幕層108及圖案化光阻層110。罩幕層108的材料包括氮化矽，且其形成方法包括進行化學氣相沉積(CVD)製程。在一實施例中，罩幕層108例如是厚度約5000~6000埃的單一氮化矽層，如圖1所示。在另一實施例中(未繪示)，依製程需要，罩幕層108也可以為多層結構，例如包括底氮化矽層及頂氧化矽層之雙層結構。

之後，請參照圖1B，以圖案化光阻層110為罩幕，對罩幕層108及墊氧化物層105依序進行圖案化，以於基底102上形成墊氧化物圖案105a及罩幕圖案108a。繼之，移除圖案化光阻層110。接下來，以罩幕圖案108a為罩幕，進行乾蝕刻製程，以於罩幕圖案108a之間的主體層106及部分磊晶層104中形成多數個溝渠112。在一實施例中，於形成溝渠112的步驟之後，也可以選擇性地對溝渠112表面進行等向性蝕刻製程，以移除溝渠112的表面損傷。然後，也可以選擇性地於基底102上形成犧牲氧化物層(未繪示)再移除之，以修補溝渠112的表面晶格破壞。特別要注意的是，當上述的罩幕層108為包括底氮化矽層及頂氧化矽層之雙層結構時，在移除犧牲氧化物層的步驟中，也會將頂氧化矽層一併移除之。

接著，請參照圖1C，於溝渠112的表面形成氧化物層114。氧化物層114的材料例如是氧化矽，且其形成方法例如是進行熱氧化製程。氧化物層114的厚度例如是約100~1000埃。在一實施例中，氧化物層114的厚度例如是約500埃。然後，於基底102上依序形成罩幕層116及氧化物材料層118。形成罩幕層116及氧化物材料層118的方法包括進行化學氣相沉積製程。罩幕層116例如是厚度約200埃的氮化矽層。氧化物材料層118的材料包括介電常數低於4的氧化物。氧化物材料層118例如是厚度約4000埃的氧化矽層。然而，由於化學氣相沉積製程的限制，氧化物材料層118於罩幕圖案108a的頂部及溝渠112之底部的厚度通常大於氧化物材料層118於溝渠112及罩幕圖案108a之側壁的厚度。在一實施例中，氧化物材料層118於罩幕圖案108a的頂部及溝渠112的底部的厚度約為4000埃，但其於溝渠112及罩幕圖案108a之側壁的厚度約為2000埃。

之後，請參照圖1D，以罩幕層116為阻擋層(stop layer)，進行全面蝕刻(blanket etching)製程，以移除位於溝渠112及罩幕圖案108a之側壁上的氧化物材料層118，並留下位於罩幕圖案108a的頂部及溝渠112之底部的氧化物層120。在一實施例中，氧化物層120的厚度約為2000埃。全面蝕刻製程例如是濕蝕刻製程，其使用的蝕刻液例如為蝕刻氧化緩衝液(buffer oxide etchant，BOE)或稀釋之氫氟酸(diluted hydrofluoric acid，DHF)。繼之，移除未被氧化物層120覆蓋的罩幕層116。移除未被氧化物層120覆蓋的罩幕層116的方法例如是進行濕蝕刻製程，其使用的蝕刻液例如為磷酸(phosphoric acid，H₃ PO₄ )。特別要說明的是，於溝渠112之底部形成氧化物層120的目的是為了降低閘極對汲極之電容C_gd ，以有效地減少切換損失。在不考慮閘極對汲極之電容C_gd 的情況下，也可以不形成溝渠112之底部的氧化物層120。也就是說，可以省略下列步驟：形成罩幕層116及氧化物材料層118的步驟、移除部分氧化物材料層118以形成氧化物層120的步驟、以及移除未被氧化物層120覆蓋的罩幕層116的步驟。

然後，請參照圖1E，於各溝渠112中形成導體層122。形成導體層122的步驟包括於基底102上形成導體材料層121(如圖1D所示)以填入溝渠112中。導體材料層121的材料例如是摻雜多晶矽。接著，對導體材料層121進行全面蝕刻製程，以移除部分導體材料層121。在一實施例中，全面蝕刻製程例如是以氧化物層120為阻擋層的乾蝕刻製程，如圖1E所示。在另一實施例中，當未形成上述的氧化物層120時，全面蝕刻製程例如是利用時間模式(time mode)來決定蝕刻終點的乾蝕刻製程。在一實施例中，於形成導體層122的步驟之後，也可以選擇性地對導體層122進行熱氧化製程，以提高導體層122的耐電壓程度。此外，導體層122的表面不高於主體層106的表面，也就是說，導體層122的表面實質上等於或低於主體層106的表面。之後，移除罩幕圖案108a上的氧化物層120。

繼之，請參照圖1F，對罩幕圖案108a進行削減製程，以縮小各罩幕圖案108a的線寬。罩幕圖案108a的線寬由W1(如圖1E所示)縮小為W2(如圖1F所示)。削減製程例如為濕蝕刻製程，其使用的蝕刻液例如為磷酸。在一實施例中，由於罩幕圖案108a與罩幕層116的材料均為氮化矽，因此於削減罩幕圖案108a的步驟中，也會同時移除位於罩幕圖案108a上的罩幕層116。然後，以經削減的罩幕圖案108a為罩幕，於各溝渠112的兩側的主體層106中形成具有第一導電型的二源極區124。源極區124例如是具有N型重摻雜之摻雜區。N型雜質例如是磷或是砷。形成源極區124的步驟包括進行離子植入製程與後續的驅入製程，因此形成的部分源極區124會延伸到罩幕圖案108a的下方。形成源極區124的離子植入製程是以經削減的罩幕圖案108a為罩幕，因此為一種自對準製程(self-aligned process)。

接著，請參照圖1G，於導體層122上及經削減的罩幕圖案108a之間形成多數個介電圖案126。形成介電圖案126的步驟包括於基底102上形成介電層125(如圖1F所示)以覆蓋經削減的罩幕圖案108a。介電層125的材料例如是氧化矽、硼磷矽玻璃(BPSG)、磷矽玻璃(PSG)、氟矽玻璃(FSG)或未摻雜之矽玻璃(USG)，且其形成方法包括進行化學氣相沉積製程。然後，移除部分介電層125，直到曝露出經削減的罩幕圖案108a的表面。移除部分介電層125的方法包括進行回蝕刻法或化學機械研磨(CMP)製程。特別要注意的是，在此步驟中，介電圖案126與罩幕圖案108a實質上為互補圖案。

之後，請參照圖1H，移除經削減的罩幕圖案108a。繼之，移除墊氧化物圖案105a，以形成介電圖案126之間的接觸洞127。移除墊氧化物圖案105a的方法例如是濕蝕刻製程，其使用的蝕刻液例如為蝕刻氧化緩衝液(BOE)或稀釋之氫氟酸(DHF)。在一實施例中，於移除墊氧化物圖案105a的步驟中，也會同時移除部分的介電圖案126。接下來，以介電圖案126為罩幕，於主體層106中形成具有第二導電型的多數個摻雜區128。形成摻雜區128的目的是為了降低後續形成的接觸窗與主體層106之間的電阻。摻雜區128例如是具有P型重摻雜之摻雜區。P型雜質例如是硼。形成摻雜區128的離子植入製程是以介電圖案126為罩幕，因此為一種自對準製程。接著，於基底102上形成導體層130，導體層130與源極區124及摻雜區128電性連接。導體層130的材料例如是鋁，且其形成方法包括進行化學氣相沉積製程。至此，完成本發明之功率金氧半導體場效電晶體100的製造。

在以上的實施例中，是以第一導電型為N型，第二導電型為P型為例來說明之，但本發明並不以此為限。熟知此技藝者應了解，第一導電型也可以為P型，而第二導電型為N型。

綜上所述，本發明之功率金氧半導體場效電晶體100的形成方法包括對形成溝渠112的罩幕圖案108a進行削減製程以縮小其線寬。然後，以罩幕圖案108a為罩幕，於溝渠112兩側的主體層106中形成源極區124。接著，形成經削減之罩幕圖案108a的補償圖案(即介電圖案126)。之後，移除經削減之罩幕圖案108a以形成接觸洞127，使得後續形成的導體層130與源極區124電性連接。

也就是說，本發明的方法藉由削減製程及自對準製程而形成功率金氧半導體場效電晶體100的接觸窗，因此接觸窗與溝渠112之間不會發生對準偏差。所以，可以最小化單元間的間距。換言之，溝渠到溝渠的距離可以縮小至微影機台的極限(即微影解析度)，然後再利用削減製程及自對準製程而經由形成溝渠的罩幕圖案108a來形成接觸窗，所以可以大幅縮小單元間的間距，提高元件的集積度。

此外，本發明的製造方法相當簡單，不需增加額外的光罩，利用自對準製程即可完成源極區124、摻雜區128及接觸窗的製作，大幅節省成本，提升競爭力。

另外，本發明的閘氧化物層(即氧化物層114)為經由熱氧化製程一次形成，所以不會有習知的閘氧化物層具有不連續之接面而降低元件效能的情形發生。

再者，本發明於溝渠112之底部形成的底氧化物層(即氧化物層120)的材料為介電常數低於4的氧化物，因此可以降低閘極對汲極之電容C_gd ，有效地減少切換損失。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100．．．功率金氧半導體場效電晶體

102．．．基底

104．．．磊晶層

105．．．墊氧化物層

105a．．．墊氧化物圖案

106．．．主體層

108、116．．．罩幕層

108a．．．罩幕圖案

110．．．圖案化光阻層

112．．．溝渠

114、120．．．氧化物層

118．．．氧化物材料層

121．．．導體材料層

122、130．．．導體層

124．．．源極區

125．．．介電層

126．．．介電圖案

127．．．接觸洞

128．．．摻雜區

W1、W2．．．線寬

圖1A至1H為依據本發明一實施例所繪示的一種功率金氧半導體場效電晶體的製造方法之剖面示意圖。

102．．．基底

104．．．磊晶層

105a．．．墊氧化物圖案

106．．．主體層

108a．．．罩幕圖案

112．．．溝渠

116．．．罩幕層

120．．．氧化物層

122．．．導體層

124．．．源極區

125．．．介電層

Claims (20)

1. 一種功率金氧半導體場效電晶體的製造方法，包括：於具有一第一導電型之一基底上形成具有該第一導電型之一磊晶層；於該磊晶層中形成具有一第二導電型的一主體層；於該基底上形成多數個罩幕圖案；於該些罩幕圖案之間的該主體層及部分該磊晶層中形成多數個溝渠；於該些溝渠的表面形成一第一氧化物層；於該些溝渠中形成一第一導體層；對該些罩幕圖案進行一削減製程，以縮小各該罩幕圖案的線寬；以經削減的該些罩幕圖案為罩幕，於各該溝渠的兩側的該主體層中形成具有該第一導電型的二源極區；於該第一導體層上及經削減的該些罩幕圖案之間形成多數個介電圖案；以及移除經削減的該些罩幕圖案。
2. 如申請專利範圍第1項所述之功率金氧半導體場效電晶體的製造方法，於形成該第一氧化物層的步驟之後以及形成該第一導體層的步驟之前，更包括於該些溝渠的底部及該些罩幕圖案的頂部形成一第二氧化物層。
3. 如申請專利範圍第2項所述之功率金氧半導體場效電晶體的製造方法，其中該第二氧化物層的材料包括介電常數低於4的氧化物。
4. 如申請專利範圍第2項所述之功率金氧半導體場效電晶體的製造方法，其中形成該第二氧化物層的步驟包括：於該基底上依序形成一罩幕層及一氧化物材料層；以該罩幕層為阻擋層，移除位於該些溝渠及該些罩幕圖案之側壁上的該氧化物材料層；以及移除未被該第二氧化物層覆蓋的該罩幕層。
5. 如申請專利範圍第4項所述之功率金氧半導體場效電晶體的製造方法，其中該罩幕層的材料包括氮化矽。
6. 如申請專利範圍第1項所述之功率金氧半導體場效電晶體的製造方法，其中於該些溝渠中形成該第一導體層的步驟包括：於該基底上形成一導體材料層以填入該些溝渠中；以及對該導體材料層進行一全面蝕刻製程，以移除部分該導體材料層。
7. 如申請專利範圍第6項所述之功率金氧半導體場效電晶體的製造方法，其中該全面蝕刻製程包括乾蝕刻製程。
8. 如申請專利範圍第1項所述之功率金氧半導體場效電晶體的製造方法，其中該第一導體層的表面不高於該主體層的表面。
9. 如申請專利範圍第1項所述之功率金氧半導體場效電晶體的製造方法，於移除經削減的該些罩幕圖案的步驟之後，更包括於該基底上形成一第二導體層，且該第二導體層與該些源極區電性連接。
10. 如申請專利範圍第9項所述之功率金氧半導體場效電晶體的製造方法，其中該第二導體層的材料包括鋁。
11. 如申請專利範圍第9項所述之功率金氧半導體場效電晶體的製造方法，於移除經削減的該些罩幕圖案的步驟之後以及形成該第二導體層的步驟之前，更包括以該些介電圖案為罩幕，於該主體層中形成具有該第二導電型的多數個摻雜區，且該第二導體層與該些摻雜區電性連接。
12. 如申請專利範圍第1項所述之功率金氧半導體場效電晶體的製造方法，其中該削減製程包括濕蝕刻製程。
13. 如申請專利範圍第1項所述之功率金氧半導體場效電晶體的製造方法，其中形成該些介電圖案的步驟包括：於該基底上形成一介電層以覆蓋該些罩幕圖案；以及移除部分該介電層，直到曝露出該些罩幕圖案的表面。
14. 如申請專利範圍第13項所述之功率金氧半導體場效電晶體的製造方法，其中移除部分該介電層的步驟包括進行回蝕刻法或化學機械研磨製程。
15. 如申請專利範圍第1項所述之功率金氧半導體場效電晶體的製造方法，其中該些罩幕圖案的材料包括氮化矽。
16. 如申請專利範圍第1項所述之功率金氧半導體場效電晶體的製造方法，其中各該罩幕圖案包括單一層或多層的堆疊結構。
17. 如申請專利範圍第1項所述之功率金氧半導體場效電晶體的製造方法，其中該第一導體層的材料包括摻雜多晶矽。
18. 如申請專利範圍第1項所述之功率金氧半導體場效電晶體的製造方法，於形成該磊晶層的步驟之後以及形成該主體層的步驟之前，更包括於該基底上形成墊氧化物層。
19. 如申請專利範圍第1項所述之功率金氧半導體場效電晶體的製造方法，其中形成該第一氧化物層的步驟包括進行熱氧化製程。
20. 如申請專利範圍第1項所述之功率金氧半導體場效電晶體的製造方法，其中該第一導電型為N型，該第二導電型為P型；或該第一導電型為P型，該第二導電型為N型。