TWI435447B - 功率金氧半導體場效電晶體及其製造方法 - Google Patents

功率金氧半導體場效電晶體及其製造方法 Download PDF

Info

Publication number
TWI435447B
TWI435447B TW098100617A TW98100617A TWI435447B TW I435447 B TWI435447 B TW I435447B TW 098100617 A TW098100617 A TW 098100617A TW 98100617 A TW98100617 A TW 98100617A TW I435447 B TWI435447 B TW I435447B
Authority
TW
Taiwan
Prior art keywords
trench
layer
field effect
effect transistor
mos field
Prior art date
Application number
TW098100617A
Other languages
English (en)
Other versions
TW201027745A (en
Inventor
Kou Way Tu
Hsiu Wen Hsu
Original Assignee
Niko Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Niko Semiconductor Co Ltd filed Critical Niko Semiconductor Co Ltd
Priority to TW098100617A priority Critical patent/TWI435447B/zh
Priority to US12/389,360 priority patent/US20100176444A1/en
Publication of TW201027745A publication Critical patent/TW201027745A/zh
Priority to US13/225,555 priority patent/US8426275B2/en
Application granted granted Critical
Publication of TWI435447B publication Critical patent/TWI435447B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

功率金氧半導體場效電晶體及其製造方法
本發明是有關於一種半導體元件及其製造方法，且特別是有關於一種功率金氧半導體場效電晶體(power metal-oxide-semiconductor field effect transistor；power MOSFET)及其製造方法。
功率金氧半導體場效電晶體被廣泛地應用在切換(power switch)元件上，例如是電源供應器、整流器或低壓馬達控制器等等。一般而言，功率金氧半導體場效電晶體多採取垂直結構的設計，以提升元件密度。其利用晶片之背面作為汲極，而於晶片之正面製作多個電晶體之源極以及閘極。由於多個電晶體之汲極是並聯在一起的，因此其所耐受之電流大小可以相當大。
功率金氧半導體場效電晶體的工作損失可分成切換損失(switching loss)及導通損失(conducting loss)兩大類，其中，因輸入電容Ciss 所造成的切換損失會因操作頻率的提高而增加。輸入電容Ciss 包括閘極對源極之電容Cgs 以及閘極對汲極之電容Cgd 。降低閘極對汲極之電容Cgd 就可以有效地降低切換損失，同時有助於在制電感性負載切換(unclamped inductive load switching；UIS)的情況下提升雪崩能量(avalanche energy)。
因此，如何製作出具有低的閘極對汲極之電容Cgd 的功率金氧半導體場效電晶體，已成為業者亟為重視的議題之一。
本發明提出一種功率金氧半導體場效電晶體，具有低的閘極對汲極之電容Cgd ，可以有效地降低切換損失，同時在制電感性負載切換的情況下提升雪崩能量。
本發明另提出一種功率金氧半導體場效電晶體的製造方法，利用雙溝渠及自對準製程，可以增加閘極下方之絕緣層的厚度，降低閘極對汲極之電容Cgd 。
本發明提出一種功率金氧半導體場效電晶體，其包括具有第一導電型之基底、具有第一導電型之磊晶層、具有第二導電型之主體層、第一絕緣層、第二絕緣層、第一導體層及具有第一導電型的二源極區。磊晶層配置在基底上。主體層配置在磊晶層中。主體層具有第一溝渠，磊晶層具有第二溝渠，配置於第一溝渠之部分底部下方，且第二溝渠的寬度小於第一溝渠的寬度。第一絕緣層至少配置於第二溝渠中。第一導體層配置於第一溝渠中。第二絕緣層至少配置於第一溝渠的側壁與第一導體層之間。源極區分別配置於第一溝渠之兩側的主體層中。
在本發明之一實施例中，上述之功率金氧半導體場效電晶體更包括具有第一導電型之二重摻雜區，配置於第一溝渠底部以及第二溝渠之兩側的具有第一導電型之磊晶層中。
在本發明之一實施例中，上述之第二溝渠的側壁與第一溝渠的底部的夾角大於或約等於90度。
在本發明之一實施例中，上述之第一導電型為N型，第二導電型為P型；或第一導電型為P型，第二導電型為N型。
在本發明之一實施例中，上述之第一溝渠的寬度為第二溝渠的寬度的2~3倍。
在本發明之一實施例中，上述之第一溝渠的深度大於0.8微米(um)，第二溝渠的深度大於0.15um。
在本發明之一實施例中，上述之功率金氧半導體場效電晶體更包括介電層及第二導體層。介電層配置第一導體層及源極區上。第二導體層配置於介電層上，至少與源極區之一電性耦接。
在本發明之一實施例中，上述之部分第二絕緣層配置於第一導體層與磊晶層之間。
在本發明之一實施例中，上述之第一溝渠更延伸至主體層下方之磊晶層中。
本發明另提出一種功率金氧半導體場效電晶體的製造方法。首先，於具有第一導電型之基底上形成具有第一導電型之磊晶層。接著，於磊晶層中形成第一溝渠。然後，於第一溝渠的部分底部形成第二溝渠，其中第二溝渠的寬度小於第一溝渠的寬度。之後，形成第一絕緣層以至少填滿第二溝渠。繼之，至少於第一溝渠的側壁上形成第二絕緣層。接著，於第一溝渠中形成第一導體層。然後，於第一溝渠周圍的磊晶層中形成具有第二導電型的主體層。之後，於第一溝渠之兩側的主體層中形成具有第一導電型的二源極區。
在本發明之一實施例中，於形成第一溝渠的步驟之後以及形成第二溝渠的步驟之前，上述之功率金氧半導體場效電晶體的製造方法更包括於第一溝渠的底部形成具有第一導電型之重摻雜區。此外，上述之第二溝渠係貫穿重摻雜區。
在本發明之一實施例中，於形成第二溝渠的步驟之後以及形成第二絕緣層的步驟之前，上述之功率金氧半導體場效電晶體的製造方法更包括於第二溝渠的兩側形成具有第一導電型之二重摻雜區。
在本發明之一實施例中，上述之第二溝渠的側壁與第一溝渠的底部的夾角大於或約等於90度。
在本發明之一實施例中，上述之形成第二溝渠的方法包括以下步驟。首先，於第一溝渠的側壁上形成間隙壁。接著，以間隙壁為罩幕，移除部分磊晶層，以於第一溝渠的部分底部形成第二溝渠。
在本發明之一實施例中，上述之形成第二溝渠的步驟之後，更包括移除間隙壁。
在本發明之一實施例中，上述之形成該間隙壁的方法包括於基底上順應性地形成間隙壁材料層，然後進行非等向性蝕刻製程，以移除部分的間隙壁材料層。
在本發明之一實施例中，上述之形成第一絕緣層的方法包括以下步驟。首先，在基底上形成絕緣材料層，且絕緣材料層填滿第一溝渠及第二溝渠。接著，進行回蝕刻製程，移除部分之絕緣材料層，以形成第一絕緣層。然後，移除間隙壁。此外，形成絕緣材料層的方法包括進行化學氣相沉積製程或旋塗製程。
在本發明之一實施例中，上述之形成第一絕緣層的方法包括以下步驟。首先，在基底上形成絕緣材料層，且絕緣材料層填滿第一溝渠及第二溝渠。接著，進行回蝕刻製程，移除間隙壁及部分之絕緣材料層，以形成第一絕緣層。此外，形成絕緣材料層的方法包括進行化學氣相沉積製程或旋塗製程。
在本發明之一實施例中，上述之形成第一絕緣層的方法包括以下步驟。首先，在基底上形成絕緣材料層，且絕緣材料層填滿第一溝渠及第二溝渠。接著，進行回蝕刻製程，移除部分之絕緣材料層，以形成第一絕緣層。此外，形成絕緣材料層的方法包括進行化學氣相沉積製程或旋塗製程。
在本發明之一實施例中，上述之第一絕緣層以及第二絕緣層是以進行熱氧化法同時形成之。
在本發明之一實施例中，上述之第一導電型為N型，第二導電型為P型；或第一導電型為P型，第二導電型為N型。
在本發明之一實施例中，上述之第一溝渠的寬度為第二溝渠的寬度的2~3倍。
在本發明之一實施例中，上述之第一溝渠的深度大於0.8微米(um)，第二溝渠的深度大於0.15um。
在本發明之一實施例中，於形成源極區的步驟之後，上述之功率金氧半導體場效電晶體的製造方法更包括於第一導體層及源極區上形成介電層，以及於介電層上形成第二導體層，第二導體層至少與源極區之一電性耦接。
基於上述，由於本發明之功率金氧半導體場效電晶體在第一溝渠的底部具有向基底方向延伸的第二溝渠，因此位於第一溝渠中的第一導體層(即此功率金氧半導體場效電晶體之閘極)至第二溝渠底部之間的絕緣層厚度增加，可以有效地降低閘極對汲極之電容Cgd ，進而降低切換損失，並在制電感性負載切換的情況下提升雪崩能量。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1為依據本發明一實施例所繪示的一種功率金氧半導體場效電晶體之剖面示意圖。
請參照圖1，本發明之功率金氧半導體場效電晶體100包括具有第一導電型之基底102、具有第一導電型之磊晶層(epitaxial layer)104、具有第二導電型之主體層(body layer)106、絕緣層108、絕緣層110、導體層112、具有第一導電型之源極區114與116、介電層118、導體層120以及具有第一導電型之重摻雜區122與124。基底100例如是具有N型重摻雜(N+)之矽基底。此具有N型重摻雜之矽基底作為功率金氧半導體場效電晶體100之汲極。磊晶層104配置於基底100上。磊晶層104例如是具有N型輕摻雜(N-)之磊晶層。主體層106配置在磊晶層104中。主體層106例如是P型主體層。N+表示具有較高濃度之N型雜質者；N-表示具有較低濃度之N型雜質者。
主體層106中具有溝渠107。溝渠107的底部必須延伸到主體層106下方之具有第一導電型之磊晶層104中。磊晶層104中具有溝渠103，其配置於溝渠107之部分底部下方，且溝渠103的寬度小於107溝渠的寬度。舉例來說，溝渠107的寬度例如是溝渠103的寬度的2~3倍左右，溝渠107的深度例如是大於0.8um左右，溝渠103的深度例如是大於0.15um左右。溝渠103的側壁與溝渠107的底部的夾角θ可以大於或等於90度。圖1為溝渠103的側壁與溝渠107的底部的夾角θ大於90度的示意圖，但本發明並不以此為限。
另外，絕緣層108至少配置於溝渠103中。絕緣層108的材料例如是氧化矽、氮化矽或介電常數為4以上之高介電常數材料。導體層112配置於溝渠107中。導體層112是作為此功率金氧半導體場效電晶體100之閘極。導體層112的材料例如是摻雜多晶矽，此外，也可以在摻雜多晶矽上製作金屬矽化物以降低閘極電阻。絕緣層110至少配置於溝渠107之側壁與導體層112之間，其中部份的絕緣層110也可以配置於導體層112與位於溝渠107底部之磊晶層104之間。絕緣層110的材料例如是氧化矽、氮化矽或介電常數為4以上之高介電常數材料。在一實施例中，絕緣層108及絕緣層110的材料相同。在另一實施例中，絕緣層108及絕緣層110的材料相異。源極區114與116分別配置於溝渠107之兩側的主體層106中。源極區114與116例如是具有N型重摻雜之摻雜區。介電層118配置在導體層112以及源極區114與116上。介電層118的材料例如是氧化矽、硼磷矽玻璃(borophosphosilicate glass；BPSG)、磷矽玻璃(phosphosilicate glass；PSG)、氟矽玻璃(fluorosilicate glass；FSG)或未摻雜之矽玻璃(undoped silicon glass；USG)。導體層120配置於介電層118上。導體層120至少與源極區114、116之一電性耦接。在本實施例中，導體層120同時與源極區114與116電性耦接。導體層120的材料例如是鋁。在本實施例中，重摻雜區122與124配置於溝渠107底部以及溝渠103兩側的磊晶層104中。不過，在另一實施例中，由於熱擴散的效果，重摻雜區122與124的範圍會擴張至溝渠107的側壁下緣。重摻雜區122與124例如是具有N型重摻雜之摻雜區。
由於本發明之功率金氧半導體場效電晶體100在溝渠107的底部具有向基底100方向延伸的溝渠103，使得位於溝渠107中的導體層112至溝渠103底部之間的絕緣層108厚度增加，因此可以有效地降低閘極對汲極之電容Cgd ，進而降低切換損失，並在制電感性負載切換的情況下提升雪崩能量。
其次，重摻雜區122與124的存在可以改變主體層106深度分佈。如圖1所示，主體層106在鄰近於溝渠107處，會因為重摻雜區122與124的存在，而限制其向下擴散之深度，因而可以避免主體層106覆蓋第一溝渠107的底部而導致電晶體失效。在此同時，如圖1所示，主體層106遠離溝渠107處的深度可以大幅增加，而有助於防止雪崩電流貫穿磊晶層104與導體層112間之絕緣層。
以下，將列舉多個實施例說明本發明之功率金氧半導體場效電晶體的製造方法。
第一實施例
圖1A至1D為依據本發明之第一實施例所繪示的一種功率金氧半導體場效電晶體的製造方法之剖面示意圖。
首先，請參照圖1A，於作為汲極之具有第一導電型之基底102上依序形成具有第一導電型之磊晶層104及圖案化罩幕層105。基底100例如是具有N型重摻雜之矽基底。磊晶層104例如是具有N型輕摻雜之磊晶層，且其形成方法包括進行選擇性磊晶生長(selective epitaxy growth；SEG)製程。圖案化罩幕層105例如是由氧化矽層與氮化矽層所組成之堆疊層，且其形成方法包括進行化學氣相沉積製程。接著，以圖案化罩幕層105為罩幕，進行蝕刻製程，以於磊晶層104中形成溝渠107。溝渠107的深度例如是約大於0.8um。然後，進行離子植入製程，植入離子130於磊晶層104中，以於磊晶層104中形成具有第一導電型之重摻雜區123。此離子植入製程與前述蝕刻製程同樣是以圖案化罩幕層105為罩幕，因此，為一種自對準製程(self-aligned process)，可以使得摻雜區123準確地形成在溝渠107的底部。重摻雜區123例如是具有N型重摻雜之摻雜區。N型雜質例如是磷或是砷。
之後，請參照圖1B，先於基底102上共形地或稱順應性地(conformally)形成間隙壁材料層(未繪示)，再進行非等向性蝕刻製程，以移除部分的間隙壁材料層，於溝渠107的側壁上形成間隙壁109。間隙壁材料層的材料例如是氮化矽，且其形成方法包括進行化學氣相沉積製程。然後，以間隙壁109為罩幕，移除部分磊晶層104，以於溝渠107的部分底部形成溝渠103。在此步驟中，溝渠103是以間隙壁109為罩幕，直接形成於溝渠107底部之中央處，亦為一種自對準製程。此步驟同時利用溝渠103將重摻雜區123分隔開為重摻雜區122與124。溝渠103的寬度例如是溝渠107的寬度的1/2~1/3，深度例如是約大於0.15um。溝渠103的側壁與溝渠107的底部的夾角θ可以大於或約等於90度。特別要注意的是，在製作溝渠103的步驟中，同時去除位於溝渠107正下方之部份重摻雜區123，因此，有助於避免操作過程中崩潰電流集中於溝渠103的下方。繼之，於基底102上形成絕緣材料層126，且絕緣材料層126填滿溝渠103及溝渠107。絕緣材料層126的材料例如是氧化矽、氮化矽或介電常數為4以上之高介電常數材料，且其形成方法包括進行化學氣相沉積製程或是旋塗製程。
接著，請參照圖1C，進行回蝕刻製程，移除部分之絕緣材料層126，以形成絕緣層108。絕緣層108至少填滿溝渠103。之後，移除圖案化罩幕層105及間隙壁109。然後，至少於溝渠107的側壁上形成絕緣層110。絕緣層110的材料例如是氧化矽、氮化矽或介電常數為4以上之高介電常數材料。在本實施例中，絕緣層110是以化學氣相沈積法形成於溝渠107的側壁及底面上。在此步驟中，高溫會使得重摻雜區122與124向其周圍擴散至覆蓋部分溝渠107的側壁。
接著，請參照圖1D，於溝渠107中形成導體層112。導體層112的材料例如是摻雜多晶矽，此外，亦可在摻雜多晶矽上製作金屬矽化物以降低閘極電阻，且其形成方法包括進行化學氣相沉積製程。然後，於溝渠107周緣的磊晶層104中形成具有第二導電型的主體層106，使溝渠107位於主體層106中。主體層106例如是P型主體層，且其形成方法包括進行離子植入製程與後續的驅入(drive-in)製程。特別要說明的是，由於N+摻雜區122與124配置於溝渠103之兩側的磊晶層104中，可使P型主體層106自對準於溝渠107的側壁下緣，並可以防止P型主體層106擴散至覆蓋溝渠107的底部而導致功率金氧半導體場效電晶體失效。也因此，P型主體層106的深度可以儘量增加，而無需顧慮溝渠107的底部被P型主體層106覆蓋。
之後，請繼續參照圖1D，於溝渠107之兩側的主體層106中形成具有第一導電型的源極區114與116。源極區114與116例如是具有N型重摻雜之摻雜區，且其形成方法包括進行離子植入製程。繼之，於導體層112以及源極區114與116上形成介電層118。介電層118的材料例如是氧化矽、硼磷矽玻璃(BPSG)、磷矽玻璃(PSG)、氟矽玻璃(FSG)或未摻雜之矽玻璃(USG)，且其形成方法包括進行化學氣相沉積製程。接著，於介電層118上形成導體層120，以電性耦接源極區114與116。導體層120的材料例如是鋁，且其形成方法包括進行化學氣相沉積製程。至此，完成第一實施例之功率金氧半導體場效電晶體100的製造。
第二實施例
圖2A至2D為依據本發明之第二實施例所繪示的一種功率金氧半導體場效電晶體的製造方法之剖面示意圖。第二實施例與第一實施例的差異在於第一實施例是先進行離子植入製程植入離子130於溝渠107底部，再形成溝渠103，而第二實施例是先形成溝渠103再進行離子植入製程。以下，將說明第二實施例與第一實施例的不同處，相同處則不再贅述。
首先，請參照圖2A，於基底102上依序形成具有第一導電型之磊晶層104及圖案化罩幕層105。接著，以圖案化罩幕層105為罩幕，進行蝕刻製程，以於磊晶層104中形成溝渠107。接著，先於基底102上順應性地形成間隙壁材料層(未繪示)，再進行非等向性蝕刻製程，以移除部分的間隙壁材料層，於溝渠107的側壁上形成間隙壁111。間隙壁材料層的材料例如是氧化矽，且其形成方法包括進行化學氣相沉積製程。
然後，請參照圖2B，以間隙壁111為罩幕，移除部分磊晶層104，以於溝渠107的部分底部形成溝渠103。在此步驟中，溝渠103會自對準於溝渠107之中央處。之後，於基底102上形成絕緣材料層132，且絕緣材料層132填滿溝渠103及溝渠107。絕緣材料層132的材料例如是氧化矽、氧化矽、氮化矽或介電常數為4以上之高介電常數材料，且其形成方法包括進行化學氣相沉積製程或是旋塗製程。
繼之，請參照圖2C，進行回蝕刻製程，移除間隙壁111及部分之絕緣材料層132，以形成絕緣層108。絕緣層108至少填滿溝渠103。接著，進行離子植入製程，植入離子130於溝渠107的底部，以於溝渠107的底部及溝渠103的兩側形成重摻雜區122及124。值得注意的是，因為絕緣層108已經填滿溝渠103，因此，離子130不會植入溝渠103的底部。
然後，請參照圖2D，於溝渠107的側壁及底部上形成絕緣層110。絕緣層110的材料例如是氧化矽，且其形成方法包括進行化學氣相沉積製程。在此步驟中，高溫會使得重摻雜區122與124向其周圍擴散。之後，依照圖1D步驟，完成第二實施例之功率金氧半導體場效電晶體200的製作。
第三實施例
圖3A至3C為依據本發明之第三實施例所繪示的一種功率金氧半導體場效電晶體的製造方法之剖面示意圖。第三實施例與第一實施例的差異在於形成絕緣層108及絕緣層110的方法不同。以下，將說明第三實施例與第一實施例的不同處，相同處則不再贅述。
首先，提供如圖1A的中間結構。接著，請參照圖3A，先於基底102上順應性地形成間隙壁材料層(未繪示)，再進行非等向性蝕刻製程，以移除部分的間隙壁材料層，於溝渠107的側壁上形成間隙壁111。間隙壁材料層的材料例如是氧化矽，且其形成方法包括進行化學氣相沉積製程。然後，以間隙壁111為罩幕，移除部分磊晶層104，以於溝渠107的部分底部形成溝渠103。溝渠103的形成方法為自對準製程，並同時將重摻雜區123分隔開為重摻雜區122與124。
之後，請參照圖3B，移除圖案化罩幕層105及間隙壁111。繼之，於基底102上形成絕緣材料層128，且絕緣材料層128填滿溝渠103及溝渠107。絕緣材料層128的材料例如是氧化矽、氧化矽、氮化矽或介電常數為4以上之高介電常數材料，且其形成方法包括進行化學氣相沉積製程或是旋塗製程。
接著，請參照圖3C，進行回蝕刻製程，移除部分之絕緣材料層128，以形成絕緣層108。絕緣層108至少填滿溝渠103。在此實施例中，絕緣層108填滿溝渠103及溝渠107的底部。之後，於溝渠107的側壁上形成絕緣層110。絕緣層110的材料例如是氧化矽，且其形成方法包括進行熱氧化法。在此步驟中，高溫會使得摻雜區122與124向其周圍擴散。之後，依照圖1D步驟，完成第三實施例之功率金氧半導體場效電晶體300的製作。
第四實施例
圖4A至4B為依據本發明之第四實施例所繪示的一種功率金氧半導體場效電晶體的製造方法之剖面示意圖。第四實施例與第三實施例的差異在於形成絕緣層108及絕緣層110的方法不同。以下，將說明第四實施例與第三實施例的不同處，相同處則不再贅述。
首先，提供如圖3A的中間結構。接著，請參照圖4A，移除圖案化罩幕層105及間隙壁111。然後，進行熱氧化法，以形成絕緣層113填滿溝渠103及覆蓋溝渠107的側壁及底部。換句話說，第四實施例的絕緣層113可用以取代第一、二及三實施例之絕緣層108及絕緣層110。如此一來，並不需要兩個步驟完成絕緣層108及絕緣層110，僅需單一步驟進行熱氧化法就可以同時完成之，可簡化製程，提升競爭力。在此步驟中，由於絕緣層113於重摻雜區的生長速度高於絕緣層113於輕摻雜區的生長速度，因此絕緣層113在溝渠103之側壁的生長速度會因配置於溝渠103之兩側的重摻雜區122與124而高於絕緣層113於溝渠107之側壁及底部的生長速度。同時，適度控制溝渠103的寬度大小，可確保絕緣層113完全填滿溝渠103。此外，透過蝕刻的控制，可以使得所形成之溝渠103之側壁與溝渠107的底部的夾角θ大於90度，以避免絕緣層113成長過程在其內部產生孔洞。另外，在此步驟中，高溫會使得摻雜區122與124向其周圍擴散。
之後，依照圖3C步驟，完成第四實施例之功率金氧半導體場效電晶體400，如圖4B所示。
在以上的實施例中，是以第一導電型為N型，第二導電型為P型為例來說明之，但本發明並不以此為限。熟知此技藝者應了解，第一導電型也可以為P型，而第二導電型為N型。
綜上所述，本發明之功率金氧半導體場效電晶體100藉由溝渠103的形成，可以使得溝渠103之中的絕緣層厚度大於溝渠107側壁的絕緣層，因此配置在溝渠107中的導體層112至溝渠103底部之間的距離增加，可以有效地降低閘極對汲極之電容Cgd ，進而降低切換損失。另外，位於溝渠103之兩側的N+摻雜區122與124可以防止P型主體層106擴散至覆蓋溝渠103的底部而導致功率金氧半導體場效電晶體失效，有助於防止雪崩電流聚集於溝渠107的下方，因而可以提升雪崩能量。此外，本發明之功率金氧半導體場效電晶體的製造方法相當簡單，不需增加額外的光罩，利用自對準製程即可完成溝渠103及N+摻雜區122與124的製作，大幅節省成本，提升競爭力。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200、300、400．．．功率金氧半導體場效電晶體
102．．．基底
103、107．．．溝渠
104．．．磊晶層
105．．．圖案化罩幕層
106．．．主體層
108、110、113．．．絕緣層
109、111．．．間隙壁
112、120．．．導體層
114、116．．．源極區
118．．．介電層
122、123、124．．．摻雜區
126、128、132．．．絕緣材料層
130．．．N型離子
圖1為依據本發明一實施例所繪示的一種功率金氧半導體場效電晶體之剖面示意圖。
圖1A至1D為依據本發明之第一實施例所繪示的一種功率金氧半導體場效電晶體的製造方法之剖面示意圖。
圖2A至2D為依據本發明之第二實施例所繪示的一種功率金氧半導體場效電晶體的製造方法之剖面示意圖。
圖3A至3C為依據本發明之第三實施例所繪示的一種功率金氧半導體場效電晶體的製造方法之剖面示意圖。
圖4A至4B為依據本發明之第四實施例所繪示的一種功率金氧半導體場效電晶體的製造方法之剖面示意圖。
100．．．功率金氧半導體場效電晶體
102．．．基底
103、107．．．溝渠
104．．．磊晶層
106．．．主體層
108、110．．．絕緣層
112、120．．．導體層
114、116．．．源極區
118．．．介電層
122、124．．．摻雜區

Claims (28)

  1. 一種功率金氧半導體場效電晶體，包括：具有一第一導電型之一基底；具有該第一導電型之一磊晶層，配置在該基底上；具有一第二導電型之一主體層，配置在該磊晶層中，其中該主體層中具有一第一溝渠，該磊晶層中具有一第二溝渠，該第二溝渠配置於該第一溝渠之部分底部下方，且該第二溝渠的寬度小於該第一溝渠的寬度；一第一絕緣層，至少配置於該第二溝渠中；一第一導體層，配置於該第一溝渠中且該第一導體層為閘極；一第二絕緣層，至少配置於該第一溝渠之側壁與該第一導體層之間；以及具有該第一導電型的二源極區，配置於該第一溝渠之兩側的該主體層中。
  2. 如申請專利範圍第1項所述之功率金氧半導體場效電晶體，更包括具有該第一導電型之二重摻雜區，配置於該第一溝渠底部以及該第二溝渠之兩側的該磊晶層中。
  3. 如申請專利範圍第1項所述之功率金氧半導體場效電晶體，其中該第二溝渠的側壁與該第一溝渠的底部的夾角大於或等於90度。
  4. 如申請專利範圍第1項所述之功率金氧半導體場效電晶體，其中該第一導電型為N型，該第二導電型為P型；或該第一導電型為P型，該第二導電型為N型。
  5. 如申請專利範圍第1項所述之功率金氧半導體場效電晶體，其中該第一溝渠的寬度為該第二溝渠的寬度的2~3倍。
  6. 如申請專利範圍第1項所述之功率金氧半導體場效電晶體，其中該第一溝渠的深度大於0.8um，該第二溝渠的深度大於0.15um。
  7. 如申請專利範圍第1項所述之功率金氧半導體場效電晶體，更包括：一介電層，配置該第一導體層及該些源極區上；以及一第二導體層，配置於該介電層上，至少與該些源極區之一電性耦接。
  8. 如申請專利範圍第1項所述之功率金氧半導體場效電晶體，其中部分該第二絕緣層配置於該第一導體層與該磊晶層之間。
  9. 如申請專利範圍第1項所述之功率金氧半導體場效電晶體，其中該第一溝渠更延伸至該主體層下方之該磊晶層中。
  10. 一種功率金氧半導體場效電晶體的製造方法，包括：於具有一第一導電型之一基底上形成具有該第一導電型之一磊晶層；於該磊晶層中形成一第一溝渠；於該第一溝渠的部分底部形成一第二溝渠，其中該第二溝渠的寬度小於該第一溝渠的寬度； 形成一第一絕緣層以至少填滿該第二溝渠；至少於該第一溝渠的側壁上形成一第二絕緣層；於該第一溝渠中形成一第一導體層，且該第一導體層為閘極；於該第一溝渠周圍的該磊晶層中形成具有一第二導電型的一主體層；以及於該第一溝渠之兩側的該主體層中形成具有該第一導電型的二源極區。
  11. 如申請專利範圍第10項所述之功率金氧半導體場效電晶體的製造方法，於形成該第一溝渠的步驟之後以及形成該第二溝渠的步驟之前，更包括於該第一溝渠的底部形成具有該第一導電型之一重摻雜區。
  12. 如申請專利範圍第11項所述之功率金氧半導體場效電晶體的製造方法，其中，該第二溝渠係貫穿該重摻雜區。
  13. 如申請專利範圍第10項所述之功率金氧半導體場效電晶體的製造方法，於形成該第二溝渠的步驟之後以及形成該第二絕緣層的步驟之前，更包括於該第二溝渠的兩側形成具有該第一導電型之二重摻雜區。
  14. 如申請專利範圍第10項所述之功率金氧半導體場效電晶體的製造方法，其中該第二溝渠的側壁與該第一溝渠的底部的夾角大於或等於90度。
  15. 如申請專利範圍第10項所述之功率金氧半導體場效電晶體的製造方法，其中形成該第二溝渠的方法包括： 於該第一溝渠的側壁上形成一間隙壁；以及以該間隙壁為罩幕，移除部分該磊晶層，以於該第一溝渠的部分底部形成該第二溝渠。
  16. 如申請專利範圍第15項所述之功率金氧半導體場效電晶體的製造方法，其中形成該間隙壁的步驟包括：於該基底上順應性地形成一間隙壁材料層；以及進行非等向性蝕刻製程，以移除部分的該間隙壁材料層。
  17. 如申請專利範圍第15項所述之功率金氧半導體場效電晶體的製造方法，其中形成該第一絕緣層的方法包括：在該基底上形成一絕緣材料層，且該絕緣材料層填滿該第一溝渠及該第二溝渠；進行回蝕刻製程，移除部分之該絕緣材料層，以形成該第一絕緣層；以及移除該間隙壁。
  18. 如申請專利範圍第17項所述之功率金氧半導體場效電晶體的製造方法，其中形成該絕緣材料層的方法包括進行化學氣相沉積製程或旋塗製程。
  19. 如申請專利範圍第15項所述之功率金氧半導體場效電晶體的製造方法，其中形成該第一絕緣層的方法包括：在該基底上形成一絕緣材料層，且該絕緣材料層填滿該第一溝渠及該第二溝渠；以及 進行回蝕刻製程，移除該間隙壁及部分之該絕緣材料層，以形成該第一絕緣層。
  20. 如申請專利範圍第19項所述之功率金氧半導體場效電晶體的製造方法，其中形成該絕緣材料層的方法包括進行化學氣相沉積製程或旋塗製程。
  21. 如申請專利範圍第15項所述之功率金氧半導體場效電晶體的製造方法，於形成該第二溝渠的步驟之後，更包括移除該間隙壁。
  22. 如申請專利範圍第21項所述之功率金氧半導體場效電晶體的製造方法，其中形成該第一絕緣層的方法包括：在該基底上形成一絕緣材料層，且該絕緣材料層填滿該第一溝渠及該第二溝渠；以及進行回蝕刻製程，移除部分之該絕緣材料層，以形成該第一絕緣層。
  23. 如申請專利範圍第22項所述之功率金氧半導體場效電晶體的製造方法，其中形成該絕緣材料層的方法包括進行化學氣相沉積製程或旋塗製程。
  24. 如申請專利範圍第10項所述之功率金氧半導體場效電晶體的製造方法，其中該第一絕緣層以及該第二絕緣層是以進行熱氧化法同時形成之。
  25. 如申請專利範圍第10項所述之功率金氧半導體場效電晶體的製造方法，其中該第一導電型為N型，該第二導電型為P型；或該第一導電型為P型，該第二導電型 為N型。
  26. 如申請專利範圍第10項所述之功率金氧半導體場效電晶體的製造方法，其中該第一溝渠的寬度為該第二溝渠的寬度的2~3倍。
  27. 如申請專利範圍第10項所述之功率金氧半導體場效電晶體的製造方法，其中該第一溝渠的深度大於0.8um，該第二溝渠的深度大於0.15um。
  28. 如申請專利範圍第10項所述之功率金氧半導體場效電晶體的製造方法，於形成該些源極區的步驟之後，更包括：於該第一導體層及該些源極區上形成一介電層；以及於該介電層上形成一第二導體層，該第二導體層至少與該些源極區之一電性耦接。
TW098100617A 2009-01-09 2009-01-09 功率金氧半導體場效電晶體及其製造方法 TWI435447B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW098100617A TWI435447B (zh) 2009-01-09 2009-01-09 功率金氧半導體場效電晶體及其製造方法
US12/389,360 US20100176444A1 (en) 2009-01-09 2009-02-19 Power mosfet and method of fabricating the same
US13/225,555 US8426275B2 (en) 2009-01-09 2011-09-06 Fabrication method of trenched power MOSFET

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098100617A TWI435447B (zh) 2009-01-09 2009-01-09 功率金氧半導體場效電晶體及其製造方法

Publications (2)

Publication Number Publication Date
TW201027745A TW201027745A (en) 2010-07-16
TWI435447B true TWI435447B (zh) 2014-04-21

Family

ID=42318438

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098100617A TWI435447B (zh) 2009-01-09 2009-01-09 功率金氧半導體場效電晶體及其製造方法

Country Status (2)

Country Link
US (1) US20100176444A1 (zh)
TW (1) TWI435447B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI575740B (zh) * 2015-10-06 2017-03-21 世界先進積體電路股份有限公司 半導體裝置及其製造方法
US9548354B1 (en) 2015-12-17 2017-01-17 Vanguard International Semiconductor Corporation Semiconductor devices and methods for fabricating the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4893160A (en) * 1987-11-13 1990-01-09 Siliconix Incorporated Method for increasing the performance of trenched devices and the resulting structure
US5424231A (en) * 1994-08-09 1995-06-13 United Microelectronics Corp. Method for manufacturing a VDMOS transistor
US6433385B1 (en) * 1999-05-19 2002-08-13 Fairchild Semiconductor Corporation MOS-gated power device having segmented trench and extended doping zone and process for forming same
US6291298B1 (en) * 1999-05-25 2001-09-18 Advanced Analogic Technologies, Inc. Process of manufacturing Trench gate semiconductor device having gate oxide layer with multiple thicknesses
TW442972B (en) * 1999-10-01 2001-06-23 Anpec Electronics Corp Fabricating method of trench-type gate power metal oxide semiconductor field effect transistor
US6285060B1 (en) * 1999-12-30 2001-09-04 Siliconix Incorporated Barrier accumulation-mode MOSFET
JP3949869B2 (ja) * 2000-03-22 2007-07-25 セイコーインスツル株式会社 縦形ｍｏｓトランジスタ及びその製造方法
US6580123B2 (en) * 2000-04-04 2003-06-17 International Rectifier Corporation Low voltage power MOSFET device and process for its manufacture
US6709930B2 (en) * 2002-06-21 2004-03-23 Siliconix Incorporated Thicker oxide formation at the trench bottom by selective oxide deposition
US6849898B2 (en) * 2001-08-10 2005-02-01 Siliconix Incorporated Trench MIS device with active trench corners and thick bottom oxide
US6882000B2 (en) * 2001-08-10 2005-04-19 Siliconix Incorporated Trench MIS device with reduced gate-to-drain capacitance
US6573569B2 (en) * 2001-11-06 2003-06-03 Fairchild Semiconductor Corporation Trench MOSFET with low gate charge
US7012005B2 (en) * 2002-06-25 2006-03-14 Siliconix Incorporated Self-aligned differential oxidation in trenches by ion implantation
US6800509B1 (en) * 2003-06-24 2004-10-05 Anpec Electronics Corporation Process for enhancement of voltage endurance and reduction of parasitic capacitance for a trench power MOSFET
JP4059510B2 (ja) * 2004-10-22 2008-03-12 株式会社東芝 半導体装置及びその製造方法
US7282406B2 (en) * 2006-03-06 2007-10-16 Semiconductor Companents Industries, L.L.C. Method of forming an MOS transistor and structure therefor
US20090085107A1 (en) * 2007-09-28 2009-04-02 Force-Mos Technology Corp. Trench MOSFET with thick bottom oxide tub

Also Published As

Publication number Publication date
US20100176444A1 (en) 2010-07-15
TW201027745A (en) 2010-07-16

Similar Documents

Publication Publication Date Title
TWI470790B (zh) 溝渠式閘極金氧半場效電晶體
USRE44547E1 (en) Semiconductor device having deep trench charge compensation regions and method
JP4024503B2 (ja) 半導体装置及びその製造方法
TWI548086B (zh) 溝渠式橫向擴散金屬氧化半導體元件及其製造方法
US9722071B1 (en) Trench power transistor
TWI462295B (zh) 溝渠型功率電晶體元件及其製作方法
TWI458097B (zh) 溝渠式閘極金氧半場效電晶體及其製造方法
TWI512841B (zh) 溝槽式閘極金氧半場效電晶體的製造方法
TWI407564B (zh) 具有溝槽底部多晶矽結構之功率半導體及其製造方法
TWI567830B (zh) 溝槽式功率電晶體結構及其製造方法
TW201351651A (zh) 半導體裝置及其製造方法
US10497782B2 (en) Trench power semiconductor component and method of manufacturing the same
US10529847B2 (en) Trench power semiconductor component and method of manufacturing the same
TWI488309B (zh) 溝渠式閘極金氧半場效電晶體及其製造方法
US8492221B2 (en) Method for fabricating power semiconductor device with super junction structure
US8426275B2 (en) Fabrication method of trenched power MOSFET
CN109887840B (zh) 沟槽式栅极金氧半场效晶体管的制造方法
TWI435447B (zh) 功率金氧半導體場效電晶體及其製造方法
US11444167B2 (en) Method of manufacturing trench type semiconductor device
TWI546956B (zh) 溝渠式閘極金氧半場效電晶體
TWI435449B (zh) 溝槽式功率半導體元件及其製造方法
US20190267449A1 (en) Trench gate mosfet
TWI571939B (zh) 橫向擴散金屬氧化半導體元件及其製造方法
US20100289074A1 (en) Semiconductor device and method of fabricating the same
TWI392031B (zh) 功率金氧半導體場效電晶體的製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees