TWI571939B - 橫向擴散金屬氧化半導體元件及其製造方法 - Google Patents
橫向擴散金屬氧化半導體元件及其製造方法 Download PDFInfo
- Publication number
- TWI571939B TWI571939B TW105101741A TW105101741A TWI571939B TW I571939 B TWI571939 B TW I571939B TW 105101741 A TW105101741 A TW 105101741A TW 105101741 A TW105101741 A TW 105101741A TW I571939 B TWI571939 B TW I571939B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- gate structure
- semiconductor device
- oxide semiconductor
- metal oxide
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 71
- 239000004065 semiconductor Substances 0.000 title claims description 32
- 229910044991 metal oxide Inorganic materials 0.000 title claims description 28
- 150000004706 metal oxides Chemical class 0.000 title claims description 28
- 239000010410 layer Substances 0.000 claims description 132
- 239000004020 conductor Substances 0.000 claims description 101
- 239000000758 substrate Substances 0.000 claims description 86
- 125000006850 spacer group Chemical group 0.000 claims description 72
- 238000002955 isolation Methods 0.000 claims description 40
- 239000000463 material Substances 0.000 claims description 38
- 239000012790 adhesive layer Substances 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 17
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 5
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 5
- 229910001507 metal halide Inorganic materials 0.000 claims description 5
- 150000005309 metal halides Chemical class 0.000 claims description 5
- 229910052797 bismuth Inorganic materials 0.000 claims description 4
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 4
- 229910000420 cerium oxide Inorganic materials 0.000 claims description 4
- 239000007769 metal material Substances 0.000 claims description 4
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 229910052735 hafnium Inorganic materials 0.000 claims description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 claims 2
- BCZWPKDRLPGFFZ-UHFFFAOYSA-N azanylidynecerium Chemical compound [Ce]#N BCZWPKDRLPGFFZ-UHFFFAOYSA-N 0.000 claims 1
- 229910052727 yttrium Inorganic materials 0.000 claims 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical group [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 description 22
- 230000015556 catabolic process Effects 0.000 description 12
- 238000005468 ion implantation Methods 0.000 description 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 238000004380 ashing Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 3
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 3
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 3
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本發明是有關於一種半導體元件及其製造方法，且特別是有關於一種橫向擴散金氧半導體元件及其製造方法。
橫向擴散金氧半導體(laterally diffused metal oxide semiconductor, LDMOS)元件是一種典型的高壓元件，其可與互補式金氧半導體製程整合，藉以在單一晶片上製造控制、邏輯以及電源開關。LDMOS元件在操作時必須具有高崩潰電壓(breakdown voltage)以及低開啟電阻(on-state resistance，Ron)。具有高崩潰電壓以及低開啟電阻的LDMOS元件在高壓應用時具有較低的功率損耗。此外，較低的開啟電阻則可以使得電晶體在飽和狀態時具有較高的汲極電流藉以增加元件的操作速度。
然而，目前的LDMOS電晶體的崩潰電壓無法進一步上升且開啟電阻也無法進一步下降，以獲得更佳的元件特性。故目前極需一種具有高崩潰電壓及/或低開啟電阻的LDMOS電晶體，以提升LDMOS電晶體的元件特性。
本發明提供一種橫向擴散金氧半導體元件的製造方法，可製作出具有高崩潰電壓及/或低開啟電阻的橫向擴散金氧半導體元件，且製程簡便。
本發明提供一種橫向擴散金氧半導體元件，具有高崩潰電壓及/或低開啟電阻。
本發明的橫向擴散金氧半導體元件的製造方法，其步驟如下。提供基底，基底上已依序形成有介電層、第一導體層、黏著層以及第二導體層。圖案化第二導體層，以形成導體結構。於導體結構的第一側的第一導體層與介電層中形成第一溝渠。以導體結構作為罩幕，移除第一導體層與第一溝渠所暴露的部分基底，以形成閘極結構與第二溝渠，第二溝渠形成於閘極結構的第一側的基底中。於閘極結構的第一側的基底中形成第一導電型的第一井區。於閘極結構的第二側的基底中形成第二導電型的第二井區，其中第二側與第一側相對。於閘極結構的側壁形成間隙壁，間隙壁填滿第二溝渠。於閘極結構的第一側的基底中形成汲極區，並於閘極結構的第二側的基底中形成源極區。
在本發明的一實施例中，上述的於導體結構的第一側的第一導體層與介電層中形成第一溝渠之步驟如下。於導體結構的側壁形成犧牲間隙壁。移除導體結構的第一側的犧牲間隙壁以及部分黏著層，以於黏著層中形成開口。移除導體結構的第二側的犧牲間隙壁。移除開口所暴露的第一導體層與介電層。
在本發明的一實施例中，上述的犧牲間隙壁的材料包括氮氧化矽、氧化矽或氮化矽。
在本發明的一實施例中，上述的橫向擴散金屬氧化半導體元件的製造方法之步驟更包括於閘極結構與汲極區之間的基底中形成第一淡摻雜區，並於閘極結構與源極區之間的基底中形成第二淡摻雜區。
在本發明的一實施例中，上述的第一淡摻雜區環繞第二溝渠的周圍。
在本發明的一實施例中，上述的第一導電型為N型，第二導電型為P型。或第一導電型為P型，第二導電型為N型。
在本發明的一實施例中，上述的橫向擴散金屬氧化半導體元件的製造方法之步驟更包括在形成間隙壁之前，於閘極結構的兩側以及第二溝渠上形成襯氧化層。
在本發明的一實施例中，上述的橫向擴散金屬氧化半導體元件的製造方法之步驟更包括在基底中形成至少一個隔離結構。
在本發明的一實施例中，上述的間隙壁的材料包括氮氧化矽、氧化矽或氮化矽。
在本發明的一實施例中，上述的第一導體層的材料包括多晶矽。
在本發明的一實施例中，上述的第二導體層的材料包括金屬材料。
在本發明的一實施例中，上述的黏著層的材料包括金屬矽化物。
本發明的橫向擴散金氧半導體元件，包括：基底、閘極結構、第一井區、第二井區、間隙壁、汲極區以及源極區。基底中具有溝渠。閘極結構設置於基底上。第一井區具有第一導電型，且設置於閘極結構的第一側的基底中。第二井區具有第二導電型，且閘極結構的第二側設置於基底中。間隙壁設置於閘極結構的側壁，且設置於閘極結構的第一側的間隙壁更填滿溝渠。汲極區設置於閘極結構的第一側的基底中。源極區設置於閘極結構的第二側的基底中。
在本發明的一實施例中，上述的閘極結構包括第一導體層、黏著層、第二導體層以及介電層。
在本發明的一實施例中，上述的橫向擴散金屬氧化半導體元件更包括第一淡摻雜區以及第二淡摻雜區。第一淡摻雜區設置於閘極結構與汲極區之間的基底中。第二淡摻雜區設置於閘極結構與源極區之間的基底中。
在本發明的一實施例中，上述的第一淡摻雜區環繞溝渠的周圍。
在本發明的一實施例中，上述的間隙壁的材料包括氮氧化矽、氧化矽或氮化矽。
在本發明的一實施例中，上述的橫向擴散金屬氧化半導體元件更包括至少一個隔離結構。隔離結構設置於基底中。
在本發明的一實施例中，上述的橫向擴散金屬氧化半導體元件更包括襯氧化層。襯氧化層設置於閘極結構與間隙壁之間，以及設置於第一井區與間隙壁之間。
在本發明的一實施例中，上述的第一導電型為N型，第二導電型為P型。或第一導電型為P型，第二導電型為N型。
基於上述，本發明提出的橫向擴散金氧半導體元件的製造方法中，以導體結構作為自對準罩幕，同時形成第一導體層與位於基底中的溝渠，由於不需要額外的微影製程，因此製程較為簡便。由於使靠近汲極區的間隙壁往下延伸並填入基底的溝渠中，而作為次元件隔離結構。次元件隔離結構的深度(即溝渠的深度)藉由自對準製程控制，因此，其有助於避免填入於溝渠中的間隙壁(作為次元件隔離結構使用)之深度過深，以利於降低橫向擴散金氧半導體元件的開啟電阻。此外，在閘極結構與汲極區之間形成次元件隔離結構，其有助於降低閘極結構與汲極區之間的電場，以利於提昇橫向擴散金氧半導體元件的崩潰電壓。
在本發明的橫向擴散金氧半導體元件中，靠近汲極的間隙壁往下延伸並填入基底的溝渠中，而作為次元件隔離結構，此次元件隔離結構有利於降低橫向擴散金氧半導體元件的開啟電阻。而且，次元件隔離結構設置於閘極結構與汲極區之間，其有助於降低閘極結構與汲極區之間的電場，以利於提昇橫向擴散金氧半導體元件的崩潰電壓。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A~圖1H為依照本發明一實施例所繪示的橫向擴散金氧半導體元件的製造流程的剖面示意圖。
以下，將以第一導電型為N型，第二導電型為P型為例子來說明，但本發明並不以此為限。本領域具有通常知識者應了解，亦可以將第一導電型置換成P型，將第二導電型置換成N型。其中，N型摻質例如是磷或砷；P型摻質例如是硼。
請參照圖1A，提供基底100，基底100中已具有至少一個隔離結構102。基底100例如是P型半導體基底。隔離結構102例如是淺溝渠隔離結構。然後，於基底100上依序形成介電層104、第一導體層106、黏著層108以及第二導體層110。
介電層104的材料例如是氧化矽。介電層104的形成方法例如是熱氧化法或化學氣相沉積法。
第一導體層106的材料包括導體材料，例如是多晶矽或摻雜多晶矽等。第一導體層106的形成方法例如是化學氣相沈積法。黏著層108的材料包括金屬、金屬矽化物或金屬氮化物，例如是鎢、鈦/氮化鈦。黏著層108的形成方法例如是物理氣相沈積法或化學氣相沈積法。第二導體層110的材料包括金屬材料，例如是鎢等。第二導體層110的形成方法例如是物理氣相沈積法或化學氣相沈積法。在本實施例中，第一導體層106的材料例如是多晶矽，且第二導體層110的材料例如是鎢。因此，在形成第二導體層110時，能藉由金屬矽化反應而於第一導體層106以及第二導體層110之間形成材料為金屬矽化物的黏著層108，以增加製程的便利性。
請參照圖1B，首先，圖案化第二導體層110，以形成導體結構110a。圖案化第二導體層110的方法包括微影蝕刻製程。舉例來說，先在第二導體層110上形成圖案化罩幕層(未繪示)，以暴露出部分第二導體層110。之後，以圖案化罩幕層為罩幕，對暴露出的部份第二導體層110進行蝕刻製程。然後，移除圖案化罩幕層。
接著，於導體結構110a的側面上形成犧牲間隙壁112。犧牲間隙壁112的材料需與第一導體層106的材料有適當的蝕刻選擇比，除此之外並無特別限制，犧牲間隙壁112的材料例如是氮氧化矽、氧化矽或氮化矽。犧牲間隙壁112的形成方法例如是先利用化學氣相沉積法於基底100上形成間隙壁材料層(未繪示)，再進行非等向性蝕刻製程以移除部分間隙壁材料層。
請參照圖1C，於基底100上形成圖案化的光阻層114。圖案化的光阻層114至少暴露出導體結構110a的第一側上的犧牲間隙壁112。在一實施例中，圖案化的光阻層114僅暴露出導體結構110a的第一側上的犧牲間隙壁112。在另一實施例中，圖案化的光阻層114暴露出導體結構110a的第一側上的犧牲間隙壁112以及部份導體結構110a的頂面。此圖案化的光阻層114例如是經由曝光及顯影而形成。以圖案化的光阻層114為罩幕，移除位於導體結構110a的第一側上的犧牲間隙壁112，之後進一步移除部分黏著層108，以形成具有開口116a的黏著層108a。移除犧牲間隙壁112及黏著層108的方法包括濕式蝕刻法或乾式蝕刻法。在上述之移除位於導體結構110a的第一側上的犧牲間隙壁112的製程中，若圖案化的光阻層114暴露出部份導體結構110a的頂面，則暴露出的部份導體結構110a也可作為罩幕，因此，其可視為一種自對準製程。
請參照圖1D，移除圖案化的光阻層114，移除圖案化的光阻層114的方法例如是進行濕式去光阻、灰化等製程。然後，移除位於導體結構110a的第二側上的犧牲間隙壁112。移除犧牲間隙壁112的方法包括濕式蝕刻法或乾式蝕刻法。當以濕式蝕刻法來移除犧牲間隙壁112時，其蝕刻液例如是選自氫氟酸(HF)與磷酸(H
3PO
4)所組成的群組。舉例來說，當犧牲間隙壁112的材料是氧化矽時，移除犧牲間隙壁112例如是以氫氟酸(HF)作為蝕刻液；而當犧牲間隙壁112的材料是氮化矽時，移除犧牲間隙壁112例如是以磷酸(H
3PO
4)與氫氟酸(HF)作為蝕刻液。
請參照圖1E，以導體結構110a與黏著層108a為罩幕，移除部分第一導體層106以及部分介電層104，以於導體結構110a的第一側的第一導體層106與介電層104中形成溝渠116。溝渠116暴露出基底100的頂面。在一實施例中，導體結構110a的一側面會與溝渠116的一側面對齊。移除部分第一導體層106以及部分介電層104的方法包括乾式蝕刻法或濕式蝕刻法。
請參照圖1F，以導體結構110為罩幕，移除部分黏著層108a、部分第一導體層106a與溝渠116所暴露的部分基底100，以形成閘極結構120與溝渠118。閘極結構120包括被第一導體層106b覆蓋的介電層104a、第一導體層106b、黏著層108b以及導體結構110a。第一導體層106b位於導體結構110a下方。黏著層108b位於第一導體層106b與導體結構110a之間。溝渠118形成於閘極結構120的第一側的基底100中。移除部分黏著層108a、部分第一導體層106a與溝渠116所暴露的部分基底100的方法包括乾式蝕刻法或濕式蝕刻法。
在本發明中，以導體結構110a作為罩幕，而於基底100中形成溝渠118，亦即採用自對準製程來形成溝渠118，由於不需要使用到額外的微影製程，因此可以簡化製程。此外，在移除第一導體層106a時，一併移除部分基底100來形成溝渠118，可使溝渠118的深度由第一導體層106b的高度來控制。在一實施例中，溝渠118的深度等於第一導體層106b的高度。在另一實施例中，溝渠118的深度小於第一導體層106b的高度。
請參照圖1G，首先，於閘極結構120的第一側的基底100中形成第一導電型的第一井區122。在本實施例中，第一井區122的形成方式例如是先在基底上形成一層圖案化光阻層(未繪示)，至少覆蓋閘極結構120之第二側的基底100。然後，以圖案化光阻層為罩幕，進行離子植入製程。此離子植入製程包括相對於基底100夾一角度(0~90度)的傾斜角度的離子植入製程。藉由離子植入製程，可使形成的第一井區122完整地環繞溝渠118，且部分的第一井區122延伸至閘極結構120下方。在一實施例中，第一井區122例如是N型摻雜區。在本實施例中，第一井區122作為橫向擴散金氧半導體元件的漂移區(Drift region)。第一井區122可減少電流於溝渠118下方群聚，因此可提升橫向擴散金氧半導體元件的崩潰電壓。然後，移除圖案化光阻層。移除圖案化光阻層的方法例如是進行濕式去光阻、灰化等製程。
接著，於基底100上形成另一層圖案化光阻層(未繪示)，至少覆蓋閘極結構120之第一側的基底100。圖案化光阻層例如是經由曝光及顯影而形成。以圖案化光阻層為罩幕，進行離子植入製程，於閘極結構120的第二側的基底100中形成第二導電型的第二井區124。此離子植入製程包括相對於基底100夾一角度(0~90度)的傾斜角度的離子植入製程。藉由離子植入製程，部分的第二井區124延伸至閘極結構120下方，使第二井區124與第一井區122相鄰。在一實施例中，第二井區124例如是P型摻雜區。在本實施例中，第二井區124作為橫向擴散金氧半導體元件的基體區(Body region)。在閘極結構120下方的第二井區124作為橫向擴散金氧半導體元件的通道區域。在一實施例中，第二井區124接觸第一井區122，但本發明並不以此為限。然後，移除圖案化光阻層。移除圖案化光阻層的方法例如是進行濕式去光阻、灰化等製程。
之後，以閘極結構120為罩幕，依序進行離子植入製程，分別於第一井區122及第二井區124中形成具有第一導電型的第一淡摻雜區126以及具有第一導電型的第二淡摻雜區128，其中第一淡摻雜區126環繞溝渠118的周圍。在一實施例中，第一淡摻雜區126以及第二淡摻雜區128例如是N型淡摻雜區。在本實施例中，第一淡摻雜區126作為橫向擴散金氧半導體元件的漂移區。由於上述之離子植入製程是以閘極結構120作為罩幕，因此也為一種自對準製程。
然後，在閘極結構120的側壁以及溝渠118上形成襯氧化層130。襯氧化層130的材料包括介電材料，例如是氧化矽。襯氧化層130的形成方式例如是熱氧化法或化學氣相沈積法。在一實施例中，襯氧化層130覆蓋於閘極結構120的側壁以及溝渠118的表面，但本發明不以此為限。
請參照圖1H，首先，於閘極結構120的側壁形成間隙壁132，且間隙壁132填滿溝渠118。間隙壁132的材料例如是氮氧化矽、氧化矽或氮化矽。間隙壁132的形成方式例如是先利用化學氣相沉積法於基底100上形成間隙壁材料層(未繪示)，且間隙壁材料層實質上會填滿基底100中的溝渠118。然後，進行非等向性蝕刻製程，移除部分間隙壁材料層，留下位於閘極結構120側壁的間隙壁132。在閘極結構120第一側的間隙壁132往下延伸並填入基底100的溝渠118中，而作為橫向擴散金氧半導體元件10的次元件隔離結構，此次元件隔離結構有利於降低橫向擴散金氧半導體元件10的開啟電阻。
之後，以閘極結構120與間隙壁132為罩幕，於閘極結構120的第一側的基底100中形成汲極區134，並於閘極結構120的第二側的基底100中形成源極區136。汲極區134及源極區136的形成方式例如是離子植入製程。汲極區134位於第一淡摻雜區126以及閘極結構120的第一側的基底100中之隔離結構102之間。源極區136位於第二淡摻雜區128以及閘極結構120的第二側的基底100中之隔離結構102之間。在一實施例中，汲極區134及源極區136例如是N型摻雜區。
再來，於第二井區124中形成具有第二導電型的基體極138。基體極138的形成方式例如是離子植入製程。基體極138與源極區136相鄰。在一實施例中，基體極138例如是P型摻雜區。
在本實施例中，以導體結構110a作為自對準罩幕，同時形成第一導體層106b與位於基底100中的溝渠118，由於不需要額外的微影製程，因此製程較為簡便。而且，溝渠118的深度可由第一導體層106b的高度來控制，因此可避免位於溝渠118中的間隙壁132(作為隔離結構使用)之深度過深。位於溝渠118中的間隙壁132之深度若較淺，則可縮短載子從源極區136到汲極區134的路徑，因而降低橫向擴散金氧半導體元件10的開啟電阻。此外，由於溝渠118中的間隙壁132(作為次元件隔離結構使用)設置於第一井區122中，因此次元件隔離結構介於閘極結構120與汲極區134之間，其有助於降低閘極結構120與汲極區134之間的電場，以提昇橫向擴散金氧半導體元件10的崩潰電壓。
接著，說明本發明一實施例所繪示的橫向擴散金氧半導體元件。
請參照圖1H，本實施例的橫向擴散金氧半導體元件10包括基底100、隔離結構102、介電層104a、閘極結構120、第一井區122、第二井區124、第一淡摻雜區126、第二淡摻雜區128、襯氧化層130、間隙壁132、汲極區134、源極區136以及基體極138。
基底100中具有溝渠118，且具有隔離結構102。基底100例如是P型半導體基底。隔離結構102例如是淺溝渠隔離結構。
閘極結構120設置於基底100上。閘極結構120包括導體結構110a、黏著層108b、第一導體層106b以及介電層104a。導體結構110a的材料包括金屬材料，例如是鎢等。黏著層108b的材料包括金屬、金屬矽化物或金屬氮化物，例如是鎢、鈦/氮化鈦。第一導體層106b的材料包括導體材料，例如是多晶矽或摻雜多晶矽等。介電層104a的材料包括介電材料，例如是氧化矽。
第一井區122具有第一導電型，且設置於閘極結構120的第一側的基底100中，其中溝渠118設置於第一井區122中。
第二井區124具有第二導電型，設置於閘極結構120的第二側且設置於基底100中。
襯氧化層130設置於閘極結構120與間隙壁132之間，以及設置於第一井區122與間隙壁132之間。襯氧化層130的材料包括介電材料，例如是氧化矽。
間隙壁132設置於閘極結構120的側壁，且設置於閘極結構120的第一側的間隙壁132更填滿溝渠118。間隙壁132的材料例如是氮氧化矽、氧化矽或氮化矽。在閘極結構120第一側的間隙壁132往下延伸並填入基底100的溝渠118中，而作為橫向擴散金氧半導體元件10的次元件隔離結構，此次元件隔離結構有利於降低橫向擴散金氧半導體元件10的開啟電阻。
汲極區134設置於閘極結構120的第一側的基底100中。源極區136設置於閘極結構120的第二側的基底100中。
第一淡摻雜區126設置於閘極結構120與汲極區134之間的基底100中，且環繞溝渠118的周圍。第二淡摻雜區128設置於閘極結構120與源極區136之間的基底100中。
在本實施例中，靠近汲極區134的間隙壁132往下延伸並填入基底100的溝渠118中，而作為次元件隔離結構。位於溝渠118中的間隙壁132(次元件隔離結構)之深度若較淺，則可縮短載子從源極區136到汲極區134的路徑，因而降低橫向擴散金氧半導體元件10的開啟電阻。而且，次元件隔離結構設置於閘極結構120與汲極區134之間，其有助於降低閘極結構130與汲極區134之間的電場，以利於提昇橫向擴散金氧半導體元件的崩潰電壓。
綜上所述，本發明提出的橫向擴散金氧半導體元件的製造方法中，以導體結構作為自對準罩幕，同時形成第一導體層與位於基底中的溝渠，由於不需要額外的微影製程，因此製程較為簡便。由於使靠近汲極區的間隙壁往下延伸並填入基底的溝渠中，而作為次元件隔離結構。次元件隔離結構的深度(即溝渠的深度)藉由自對準蝕刻製程控制，因此，其有助於避免填入於溝渠中的間隙壁(作為次元件隔離結構使用)之深度過深，以利於降低橫向擴散金氧半導體元件的開啟電阻。此外，在閘極結構與汲極區之間形成次元件隔離結構，其有助於降低閘極結構與汲極區之間的電場，以利於提昇橫向擴散金氧半導體元件的崩潰電壓。
在本發明的橫向擴散金氧半導體元件中，靠近汲極區的間隙壁往下延伸並填入基底的溝渠中，而作為次元件隔離結構，此次元件隔離結構有利於降低橫向擴散金氧半導體元件的開啟電阻。而且，次元件隔離結構設置於閘極結構與汲極區之間，其有助於降低閘極結構與汲極區之間的電場，以利於提昇橫向擴散金氧半導體元件的崩潰電壓。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧橫向擴散金氧半導體元件
100‧‧‧基底
102‧‧‧隔離結構
104、104a‧‧‧介電層
106、106a、106b‧‧‧第一導體層
108、108a、108b‧‧‧黏著層
110、110a‧‧‧第二導體層
112‧‧‧犧牲間隙壁
114‧‧‧光阻層
116、118‧‧‧溝渠
116a‧‧‧開口
120‧‧‧閘極結構
122‧‧‧第一井區
124‧‧‧第二井區
126‧‧‧第一淡摻雜區
128‧‧‧第二淡摻雜區
130‧‧‧襯氧化層
132‧‧‧間隙壁
134‧‧‧汲極區
136‧‧‧源極區
138‧‧‧基體極
100‧‧‧基底
102‧‧‧隔離結構
104、104a‧‧‧介電層
106、106a、106b‧‧‧第一導體層
108、108a、108b‧‧‧黏著層
110、110a‧‧‧第二導體層
112‧‧‧犧牲間隙壁
114‧‧‧光阻層
116、118‧‧‧溝渠
116a‧‧‧開口
120‧‧‧閘極結構
122‧‧‧第一井區
124‧‧‧第二井區
126‧‧‧第一淡摻雜區
128‧‧‧第二淡摻雜區
130‧‧‧襯氧化層
132‧‧‧間隙壁
134‧‧‧汲極區
136‧‧‧源極區
138‧‧‧基體極
圖1A~圖1H為依照本發明一實施例所繪示的橫向擴散金氧半導體元件的製造流程的剖面示意圖。
10‧‧‧橫向擴散金氧半導體元件
100‧‧‧基底
102‧‧‧隔離結構
104a‧‧‧介電層
106b‧‧‧第一導體層
108b‧‧‧黏著層
110a‧‧‧第二導體層
118‧‧‧溝渠
120‧‧‧閘極結構
122‧‧‧第一井區
124‧‧‧第二井區
126‧‧‧第一淡摻雜區
128‧‧‧第二淡摻雜區
130‧‧‧襯氧化層
132‧‧‧間隙壁
134‧‧‧汲極區
136‧‧‧源極區
138‧‧‧基體極
Claims (20)
- 一種橫向擴散金屬氧化半導體元件的製造方法，包括： 提供基底，所述基底上已依序形成有介電層、第一導體層、黏著層以及第二導體層； 圖案化所述第二導體層，以形成導體結構； 於所述導體結構的第一側的所述第一導體層與所述介電層中形成第一溝渠； 以所述導體結構作為罩幕，移除所述第一導體層與所述第一溝渠所暴露的部分所述基底，以形成閘極結構與第二溝渠，所述第二溝渠形成於所述閘極結構的所述第一側的所述基底中； 於所述閘極結構的所述第一側的所述基底中形成第一導電型的第一井區； 於所述閘極結構的第二側的所述基底中形成第二導電型的第二井區，其中所述第二側與所述第一側相對； 於所述閘極結構的側壁形成間隙壁，所述間隙壁填滿所述第二溝渠；以及 於所述閘極結構的所述第一側的所述基底中形成汲極區，並於所述閘極結構的所述第二側的所述基底中形成源極區。
- 如申請專利範圍第1項所述的橫向擴散金屬氧化半導體元件的製造方法，其中於所述導體結構的所述第一側的所述第一導體層與所述介電層中形成所述第一溝渠，包括： 於所述導體結構的側壁形成犧牲間隙壁； 移除所述導體結構的所述第一側的所述犧牲間隙壁以及部分所述黏著層，以於所述黏著層中形成開口； 移除所述導體結構的所述第二側的所述犧牲間隙壁；以及 移除所述開口所暴露的所述第一導體層與所述介電層。
- 如申請專利範圍第2項所述的橫向擴散金屬氧化半導體元件的製造方法，其中所述犧牲間隙壁的材料包括氮氧化矽、氧化矽或氮化矽。
- 如申請專利範圍第1項所述的橫向擴散金屬氧化半導體元件的製造方法，更包括： 於所述閘極結構與所述汲極區之間的所述基底中形成第一淡摻雜區，並於所述閘極結構與所述源極區之間的所述基底中形成第二淡摻雜區。
- 如申請專利範圍第4項所述的橫向擴散金屬氧化半導體元件的製造方法，其中所述第一淡摻雜區環繞所述第二溝渠的周圍。
- 如申請專利範圍第1項所述的橫向擴散金屬氧化半導體元件的製造方法，其中所述第一導電型為N型，所述第二導電型為P型；或所述第一導電型為P型，所述第二導電型為N型。
- 如申請專利範圍第1項所述的橫向擴散金屬氧化半導體元件的製造方法，更包括： 在形成所述間隙壁之前，於所述閘極結構的兩側以及所述第二溝渠上形成襯氧化層。
- 如申請專利範圍第1項所述的橫向擴散金屬氧化半導體元件的製造方法，更包括： 在所述基底中形成至少一個隔離結構。
- 如申請專利範圍第1項所述的橫向擴散金屬氧化半導體元件的製造方法，其中所述間隙壁的材料為包括氮氧化矽、氧化矽或氮化矽。
- 如申請專利範圍第1項所述的橫向擴散金屬氧化半導體元件的製造方法，其中所述第一導體層的材料包括多晶矽或摻雜多晶矽。
- 如申請專利範圍第1項所述的橫向擴散金屬氧化半導體元件的製造方法，其中所述第二導體層的材料包括金屬材料。
- 如申請專利範圍第1項所述的橫向擴散金屬氧化半導體元件的製造方法，其中所述黏著層的材料包括金屬、金屬矽化物或金屬氮化物。
- 一種橫向擴散金屬氧化半導體元件，包括： 基底，所述基底中具有溝渠； 閘極結構，設置於所述基底上； 第一井區，具有第一導電型，設置於所述閘極結構的第一側的所述基底中，所述溝渠設置於所述第一井區中； 第二井區，具有第二導電型，設置於所述閘極結構的第二側的所述基底中； 間隙壁，設置於所述閘極結構的側壁，其中設置於所述閘極結構的所述第一側的所述間隙壁更填滿所述溝渠； 汲極區，設置於所述閘極結構的所述第一側的所述基底中；以及 源極區，設置於所述閘極結構的所述第二側的所述基底中。
- 如申請專利範圍第13項所述的橫向擴散金屬氧化半導體元件，其中所述閘極結構包括第一導體層、黏著層、第二導體層以及介電層。
- 如申請專利範圍第13項所述的橫向擴散金屬氧化半導體元件，更包括： 第一淡摻雜區，設置於所述閘極結構與所述汲極區之間的所述基底中；以及 第二淡摻雜區，設置於所述閘極結構與所述源極區之間的所述基底中。
- 如申請專利範圍第15項所述的橫向擴散金屬氧化半導體元件，其中所述第一淡摻雜區環繞所述溝渠的周圍。
- 如申請專利範圍第13項所述的橫向擴散金屬氧化半導體元件，其中所述間隙壁的材料包括氮氧化矽、氧化矽或氮化矽。
- 如申請專利範圍第13項所述的橫向擴散金屬氧化半導體元件，更包括至少一個隔離結構，設置於所述基底中。
- 如申請專利範圍第13項所述的橫向擴散金屬氧化半導體元件，更包括襯氧化層，設置於所述閘極結構與所述間隙壁之間，以及設置於所述第一井區與所述間隙壁之間。
- 如申請專利範圍第13項所述的橫向擴散金屬氧化半導體元件，其中所述第一導電型為N型，所述第二導電型為P型；或所述第一導電型為P型，所述第二導電型為N型。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW105101741A TWI571939B (zh) | 2016-01-20 | 2016-01-20 | 橫向擴散金屬氧化半導體元件及其製造方法 |
| CN201610079339.4A CN106992123B (zh) | 2016-01-20 | 2016-02-04 | 横向扩散金属氧化半导体元件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW105101741A TWI571939B (zh) | 2016-01-20 | 2016-01-20 | 橫向擴散金屬氧化半導體元件及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI571939B true TWI571939B (zh) | 2017-02-21 |
| TW201727756A TW201727756A (zh) | 2017-08-01 |
Family
ID=58608535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW105101741A TWI571939B (zh) | 2016-01-20 | 2016-01-20 | 橫向擴散金屬氧化半導體元件及其製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN106992123B (zh) |
| TW (1) | TWI571939B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113380627B (zh) * | 2021-08-12 | 2021-11-05 | 晶芯成(北京)科技有限公司 | 一种ldmos晶体管及其形成方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050205897A1 (en) * | 2004-03-09 | 2005-09-22 | Riccardo Depetro | High voltage insulated-gate transistor |
| US20070145477A1 (en) * | 2003-09-29 | 2007-06-28 | Samsung Electronics, Co., Ltd. | Transistor having a protruded drain |
| US20070284659A1 (en) * | 2003-05-06 | 2007-12-13 | Abadeer Wagdi W | Method of forming high voltage n-ldmos transistors having shallow trench isolation region with drain extensions |
| US8193563B2 (en) * | 2007-04-30 | 2012-06-05 | International Business Machines Corporation | High power device isolation and integration |
| TW201334182A (zh) * | 2012-02-07 | 2013-08-16 | United Microelectronics Corp | 半導體裝置及其製作方法 |
| US20150145034A1 (en) * | 2013-11-24 | 2015-05-28 | United Microelectronics Corporation | Ldmos structure and manufacturing method thereof |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5491099A (en) * | 1994-08-29 | 1996-02-13 | United Microelectronics Corporation | Method of making silicided LDD with recess in semiconductor substrate |
| US8138559B2 (en) * | 2007-04-03 | 2012-03-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Recessed drift region for HVMOS breakdown improvement |
| KR100974697B1 (ko) * | 2008-07-09 | 2010-08-06 | 주식회사 동부하이텍 | Ｌｄｍｏｓ 소자 및 ｌｄｍｏｓ 소자의 제조 방법 |
-
2016
- 2016-01-20 TW TW105101741A patent/TWI571939B/zh active
- 2016-02-04 CN CN201610079339.4A patent/CN106992123B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070284659A1 (en) * | 2003-05-06 | 2007-12-13 | Abadeer Wagdi W | Method of forming high voltage n-ldmos transistors having shallow trench isolation region with drain extensions |
| US20070145477A1 (en) * | 2003-09-29 | 2007-06-28 | Samsung Electronics, Co., Ltd. | Transistor having a protruded drain |
| US20050205897A1 (en) * | 2004-03-09 | 2005-09-22 | Riccardo Depetro | High voltage insulated-gate transistor |
| US8193563B2 (en) * | 2007-04-30 | 2012-06-05 | International Business Machines Corporation | High power device isolation and integration |
| TW201334182A (zh) * | 2012-02-07 | 2013-08-16 | United Microelectronics Corp | 半導體裝置及其製作方法 |
| US20150145034A1 (en) * | 2013-11-24 | 2015-05-28 | United Microelectronics Corporation | Ldmos structure and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106992123A (zh) | 2017-07-28 |
| TW201727756A (zh) | 2017-08-01 |
| CN106992123B (zh) | 2020-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112825327B (zh) | 半导体结构及其形成方法 | |
| JP2005026664A (ja) | 半導体装置およびその製造方法 | |
| US6552389B2 (en) | Offset-gate-type semiconductor device | |
| KR101531882B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20190087786A (ko) | 반도체 소자 및 그 제조 방법 | |
| US10593781B2 (en) | Semiconductor device and fabrication method thereof | |
| US9099435B2 (en) | Method of manufacturing semiconductor device | |
| KR20190090270A (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2005347367A (ja) | 半導体装置とその製造方法 | |
| JP5378925B2 (ja) | 半導体装置およびその製造方法 | |
| US20230100307A1 (en) | Method for manufacturing trench-gate mosfet | |
| KR102350485B1 (ko) | 반도체 소자 | |
| TWI571939B (zh) | 橫向擴散金屬氧化半導體元件及其製造方法 | |
| KR100929635B1 (ko) | 수직형 트랜지스터 및 그의 형성방법 | |
| JP6459304B2 (ja) | 半導体装置の製造方法 | |
| JP2012160601A (ja) | 半導体装置の製造方法 | |
| CN114823841A (zh) | 半导体结构及其形成方法 | |
| US10290728B2 (en) | Semiconductor device and manufacturing method thereof | |
| US11545396B2 (en) | Semiconductor structure and method for forming the same | |
| CN113437149B (zh) | 半导体结构及其形成方法 | |
| TWI804234B (zh) | 半導體結構及其形成方法 | |
| TWI824342B (zh) | 半導體結構及其形成方法 | |
| CN113437148B (zh) | 半导体结构及其形成方法 | |
| CN111092113B (zh) | 金氧半场效应晶体管的终端区结构及其制造方法 | |
| CN109216450B (zh) | 沟槽式功率半导体元件的制造方法 |