TWI804234B - 半導體結構及其形成方法 - Google Patents

半導體結構及其形成方法 Download PDF

Info

Publication number
TWI804234B
TWI804234B TW111109311A TW111109311A TWI804234B TW I804234 B TWI804234 B TW I804234B TW 111109311 A TW111109311 A TW 111109311A TW 111109311 A TW111109311 A TW 111109311A TW I804234 B TWI804234 B TW I804234B
Authority
TW
Taiwan
Prior art keywords
conductive plug
layer
forming
conductive
disposed
Prior art date
Application number
TW111109311A
Other languages
English (en)
Other versions
TW202339271A (zh
Inventor
温文瑩
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW111109311A priority Critical patent/TWI804234B/zh
Priority to CN202210538561.1A priority patent/CN116799030A/zh
Application granted granted Critical
Publication of TWI804234B publication Critical patent/TWI804234B/zh
Publication of TW202339271A publication Critical patent/TW202339271A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Abstract

提供一種半導體結構及其形成方法。所述半導體結構包括具有第一導電型態的基板與磊晶層、具有第二導電型態的第一導電插塞與第二導電插塞及電晶體結構。磊晶層設置在基板上。第一導電插塞及第二導電插塞設置於磊晶層中。第二導電插塞與第一導電插塞交錯設置且彼此分離。電晶體結構設置於磊晶層中。電晶體結構直接設置於第二導電插塞上。電晶體結構包括與第二導電插塞接觸的襯層、具有第一導電型態且設置於襯層上的遮蔽電極、設置於遮蔽電極上的中間介電層、設置於中間介電層上的閘極介電層及設置於中間介電層上的閘極電極。

Description

半導體結構及其形成方法
本發明是關於半導體結構及其形成方法，特別是關具有高崩潰電壓的半導體結構及其形成方法。
由於溝槽式金屬氧化物半導體場效電晶體(metal oxide semiconductor field effect transistor，MOSFET)具有溝槽結構，所以能降低元件間距(pitch)及閘極-汲極間電容(gate-to-drain capacitor)，進而有效降低導通電阻(on-state resistance)與開關損耗(switching loss)。
在溝槽式MOSFET中，遮蔽閘極溝槽式(shielded gate trench，SGT)MOSFET能夠藉由電荷平衡效應來調整電場的分布。舉例而言，由於在SGT-MOSFET中設置遮蔽電極(shield electrode)在閘極電極的下方作為場板，且前述遮蔽電極受到介電層圍繞而產生矽空乏區，所以能藉由矽空乏區的範圍來調整電場的分布。然而，SGT-MOSFET的崩潰電壓仍難以符合高壓應用。
是以，雖然現存的半導體結構及其形成方法已逐步滿足它們既定的用途，但它們仍未在各方面皆徹底的符合要求。因此，關於半導體結構及其形成方法仍有一些問題需要克服。
本揭露提供一種具有高崩潰電壓的半導體結構及其形成方法，以解決一般SGT-MOSFET的崩潰電壓不足的問題。舉例而言，由於SGT-MOSFET的通道長度較短，因此可能會產生擊穿(punch through)的問題。
鑒於上述問題，本揭露藉由設置第一導電插塞及第二導電插塞的技術手段，來實現提升半導體結構的崩潰電壓的效果。具體而言，在磊晶層中且在鄰近電晶體結構處設置第一導電插塞，並在電晶體結構下方設置第二導電插塞。因此，在以剖面圖觀察時，第一導電插塞的上部及電晶體結構可視為SGT-MOSFET結構，且第一導電插塞的下部與第二導電插塞可視為接面場效電晶體(junction field-effect transistor，JFET)結構。所以，本揭露的半導體結構能夠視為將SGT-MOSFET結構與JFET結構進行串聯之後的半導體結構。如此一來，在本揭露的半導體結構同時包括SGT-MOSFET結構及JFET結構之兩者，也就是設置有第一導電插塞及第二導電插塞的情況下，能提高本揭露的半導體結構的崩潰電壓，而提升半導體結構的應用廣泛性。
根據一些實施例，提供半導體結構。所述半導體結構包括基板、磊晶層、第一導電插塞、第二導電插塞及電晶體結構。基板具有第一導電型態。磊晶層具有第一導電型態且設置在基板上。第一導電插塞具有不同於第一導電型態的第二導電型態且設置於磊晶層中。第二導電插塞具有第二導電型態且設置於磊晶層中。第二導電插塞與第一導電插塞交錯設置且彼此分離。電晶體結構設置於磊晶層中且直接設置於第二導電插塞上。電晶體結構包括：襯層、遮蔽電極、中間介電層、閘極介電層及閘極電極。襯層與第二導電插塞接觸。遮蔽電極具有第一導電型態且設置於襯層上。中間介電層設置於遮蔽電極上。閘極電極具有第一導電型態且設置於中間介電層上。襯層及中間介電層環繞遮蔽電極。
根據一些實施例，提供半導體結構的形成方法。所述半導體結構的形成方法包括：形成第一遮罩層及磊晶層在基板上。形成第一溝槽及第二溝槽在第一遮罩層及磊晶層中。沉積導電材料在第一溝槽及第二溝槽中，以形成在第一溝槽中的第一導電插塞及在第二溝槽中的第二導電插塞。移除第二導電插塞，以使第二導電插塞的頂表面低於磊晶層的頂表面。形成電晶體結構在第二導電插塞上。
本揭露的半導體結構可應用於多種類型的半導體裝置，為讓本揭露的部件及優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下。
以下揭露提供了很多不同的實施例或範例，用於實施所提供的半導體結構的不同部件。各部件及其配置的具體範例描述如下，以簡化本揭露實施例。當然，這些僅僅是範例，並非用以限定本揭露。舉例而言，敘述中若提及第一部件形成在第二部件之上，可能包括第一部件及第二部件直接接觸的實施例，也可能包括額外的部件形成在第一部件及第二部件之間，使得它們不直接接觸的實施例。此外，本揭露實施例可能在不同的範例中重複元件符號及/或字符。如此重複是為了簡明及清楚，而非用以表示所討論的不同實施例及/或態樣之間的關係。
以下描述實施例的一些變化。在不同圖式及說明的實施例中，相似的元件符號被用來標明相似的元件。可以理解的是，在方法的之前、期間中、之後可以提供額外的操作，且一些敘述的操作可為了前述方法的其他實施例被取代或刪除。
再者，空間上的相關用語，例如「在…上」、「在…下」、「在…上方」、「在…下方」及類似的用詞，除了包括圖式繪示的方位外，也包括使用或操作中的裝置的不同方位。當裝置被轉向至其他方位時(旋轉90度或其他方位)，則在此所使用的空間相對描述可同樣依旋轉後的方位來解讀。在此，「大約」、「實質上」或其類似用語通常表示在一給定值或範圍的20%之內，較佳是10%之內，且更佳是5%之內，或3%之內，或2%之內，或1%之內，或0.5%之內。應注意的是，說明書中所提供的數量為大約的數量，亦即在沒有特定說明「大約」、「實質上」或其類似用語的情況下，仍可隱含「大約」、「實質上」或其類似用語的含義。
第1圖至第10圖是根據本揭露的一些實施例，繪示在各個階段形成半導體結構1的剖面示意圖。
參照第1圖，在基板100上依序形成磊晶層200及第一遮罩層201。在一些實施例中，基板100可以為或包括塊材半導體(bulk semiconductor)基板、絕緣體上覆半導體(semiconductor-on-insulator，SOI)基板或其類似基板。一般而言，絕緣體上覆半導體基板包括形成於絕緣體上的半導體膜層。舉例而言，前述絕緣層可包括或可為氧化矽(silicon oxide)層、氮化矽(silicon nitride)層、多晶矽(poly-silicon)層或其組合，且提供前述絕緣層於矽(silicon)基板或氮化鋁(AlN)基板上。基板100可為經摻雜的基板或未摻雜的基板。舉例而言，使用P型或N型摻質(dopant)來摻雜。
基板100亦可為其他種類的基板，例如多層(multi-layered)基板或漸變(gradient)基板。在一些實施例中，基板100可為元素半導體，且前述元素半導體可包括：矽(silicon)、鍺(germanium)；基板100亦可為化合物半導體，且前述化合物半導體可包括：舉例而言，碳化矽(silicon carbide)、砷化鎵(gallium arsenide)、磷化鎵(gallium phosphide)、磷化銦(indium phosphide)、砷化銦(indium arsenide)及/或銻化銦(indium antimonide)，但不限於此；基板100亦可為合金半導體，且前述合金半導體可包括：舉例而言，SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP或其任意組合，但不限於此。在一些實施例中，基板100為矽基板。
在一些實施例中，磊晶層200可包括矽、鍺、矽鍺、III-V族化合物或其組合。前述磊晶層200可藉由諸如有機金屬化學氣相沉積(Metal Organic Chemical Vapor Deposition，MOCVD)、原子層沉積(Atomic Layer Deposition，ALD)、分子束磊晶(Molecular Beam Epitaxy，MBE)、液相磊晶(Liquid Phase Epitaxy，LPE)、其組合、或其類似製程的沉積製程或磊晶製程來形成。
在一些實施例中，可進一步形成半導體層800在磊晶層200中，或者可形成在磊晶層200上方。在一些實施例中，可在形成第一遮罩層201之前或之後形成半導體層800。在一些實施例中，半導體層800與磊晶層200的材料及形成製程可為相同或不同。
在一些實施例，基板100及磊晶層200可具有第一導電型態，且半導體層800可具有不同於第一導電型態的第二導電型態。在一些實施例中，基板100及磊晶層200具有的第一導電型態為N型，則半導體層800具有的第二導電型態為P型。在一些實施例中，基板100及磊晶層200具有的第一導電型態為P型，則半導體層800具有的第二導電型態為N型。第一導電型態與第二導電型態可依據需求調整，同時，摻雜濃度、摻雜深度及摻雜區域的大小亦可依據需求調整。為了便於說明，在後續實施例中，以基板100及磊晶層200具有N型導電型態，且半導體層800具有P型導電型態來描述。
如第1圖所示，在一些實施例中，可直接形成第一遮罩層201在磊晶層200上。在一些實施例中，第一遮罩層201可包括或可為諸如氧化矽的氧化物、諸如氮化矽的氮化物、諸如氮氧化矽的氮氧化物、其類似物或其組合。在一些實施例中，第一遮罩層201可為氧化矽。
參照第2圖，蝕刻第一遮罩層201，以圖案化第一遮罩層201。在蝕刻製程之後，第一遮罩層201可作為具有開口的圖案化遮罩，並能夠藉由經圖案化的第一遮罩層201來蝕刻磊晶層200，而在磊晶層200中形成第一溝槽210及第二溝槽220。在一些實施例中，以剖面圖觀察時，第一溝槽210及第二溝槽220彼此交錯且彼此分離。在一些實施裡中，以俯視圖觀察時，第一溝槽210可環繞第二溝槽220。舉例而言，以俯視圖觀察時，第一溝槽210可包括具有封閉形狀的一部分，且第二溝槽220可設置於具有封閉形狀的前述部分中。
具體而言，在一些實施例中，先形成圖案化光阻(未顯示出)在第一遮罩層201上，並藉由圖案化光阻作為蝕刻遮罩來圖案化第一遮罩層201。接著，藉由經圖案化的第一遮罩層201作為蝕刻遮罩來蝕刻在第一遮罩層201下方的磊晶層200，以在第一遮罩層201及磊晶層200中形成第一溝槽210及第二溝槽220。在一些實施例中，第一溝槽210及第二溝槽220貫穿第一遮罩層201且未貫穿磊晶層200。在一些實施例中，第一溝槽210及第二溝槽220的底表面可高於基板100的頂表面。然後，可藉由諸如灰化的移除製程來移除圖案化光阻。
在一些實施例中，蝕刻製程可包括乾式蝕刻、濕式蝕刻或其他蝕刻製程。乾式蝕刻可包含但不限於電漿蝕刻、無電漿氣體蝕刻、濺射蝕刻(sputter etching)、離子研磨(ion milling)、反應離子蝕刻(reactive ion etching，RIE)。濕式蝕刻可包含但不限於使用酸性溶液、鹼性溶液或是溶劑來移除待移除結構的至少一部分。
需特別說明的是，如第2圖所示，第一溝槽210的寬度可小於第二溝槽220的寬度，然本揭露不限於此。第一溝槽210的寬度可實質上等於或大於第二溝槽220的寬度。在一些實施例中，可藉由調整第一溝槽210及第二溝槽220的深度及寬度，來獲得具有較大深寬比的溝槽，而利於在後續填充導電材料時能夠減少空隙或接縫的產生，進而提升半導體結構的可靠性。另外，第一溝槽210的深度及寬度可用於調整後續形成於第一溝槽210中的第一導電插塞310的電阻及/或電容。在一些實施例中，可調整第一溝槽210的深寬比，以使得在本揭露的半導體結構於截止狀態(off-state)下時，第一導電插塞310具有0位準。
繼續參照第2圖，沉積導電材料300在第一溝槽210及第二溝槽220中，以形成在第一溝槽210中的第一導電插塞310及在第二溝槽220中的第二導電插塞320。具體而言，在一些實施例中，毯覆式地沉積導電材料300在第一遮罩層201上且第一溝槽210及第二溝槽220中。接著，執行移除製程以移除導電材料300的一部份，來暴露第一遮罩層201的頂表面。
在一些實施例中，移除製程可為平坦化製程。因此，可藉由執行平坦化製程來移除導電材料300而暴露第一遮罩層201的頂表面，並形成第一導電插塞310及第二導電插塞320。在此實施例中，第一遮罩層201、第一導電插塞310及第二導電插塞320的頂表面可實質上齊平。或者，可因為執行平坦化製程而存在的蝕刻選擇比的差異，使得第一導電插塞310及第二導電插塞320的頂表面實質上低於第一遮罩層201的頂表面。在另一些實施例中，移除製程可為回蝕製程。藉由回蝕製程來移除位於第一遮罩層201上的導電材料，以暴露第一遮罩層201的頂表面及側表面，且使得第一導電插塞310及第二導電插塞320的頂表面實質上低於第一遮罩層201的頂表面。
在一些實施例中，導電材料300可包括多晶矽、非晶矽、金屬、金屬氮化物、導電金屬氧化物、其他合適的材料或其組合。在一些實施例中，導電材料300可為多晶矽。需特別說明的是，在本揭露中，由於在後續會利用因不同導電類型的半導體材料相互接觸而產生的空乏區(depleting region)，來調整夾止(pinched off)位置，因此在本揭露的基板100及磊晶層200具有第一導電類型的情況下，導電材料300具有不同於第一導電類型的第二導電類型。在一些實施例中，基板及磊晶層具有N型導電類型，因此導電材料300具有P型導電類型。舉例而言，導電材料300可為P型多晶矽。
在一些實施例中，第一導電插塞310及第二導電插塞320設置於磊晶層200中。第一導電插塞310與基板100彼此分離。第二導電插塞320與基板100彼此分離。第一導電插塞310的底表面可與基板100的頂表面間隔一距離。第二導電插塞320的底表面可與基板100的頂表面間隔一距離。換句話說，磊晶層200介於第一導電插塞310與基板100之間且介於第二導電插塞320與基板100之間。在一些實施例中，第一導電插塞310及第二導電插塞320的底表面齊平，以利於控制夾止位置在磊晶層200中。
在一些實施例中，以剖面圖觀察時，第一導電插塞310及第二導電插塞320可交錯設置。在一些實施例中，第一導電插塞310及第二導電插塞320可物理上地彼此分離。在一些實施例中，第一導電插塞310與磊晶層200直接接觸。在一些實施例中，第二導電插塞320與磊晶層200直接接觸。因此，在第二導電插塞320與磊晶層200直接接觸的情況下，可在本揭露的半導體結構中形成JFET結構，並使得磊晶層200作為JFET結構的通道(channel)。在一些實施例中，如第2圖所示的複數個第一導電插塞310可彼此分離或彼此連接。
參照第3圖，可形成第二遮罩層202在第一遮罩層201上，以覆蓋第一遮罩層201的頂表面及側表面、第一導電插塞310的頂表面及第二導電插塞320的頂表面。在一些實施例中，第二遮罩層202的材料及形成方法可與第一遮罩層201的材料及形成方法相同或不同。接著，形成圖案化光阻203在第二遮罩層202上。在一些實施例中，圖案化光阻203具有開口，且所述開口對應圖案化光阻203下方的第二導電插塞320設置。換句話說，圖案化光阻203的開口用於後續暴露第二導電插塞320的頂表面。
參照第4圖，可藉由圖案化光阻203作為蝕刻遮罩，以移除第二遮罩層202的一部分，來圖案化第二遮罩層202。在一些實施例中，圖案化第二遮罩層202暴露第二導電插塞320的頂表面。第二遮罩層202可覆蓋第一遮罩層201的頂表面及側表面及第一導電插塞310的頂表面。因此，藉由設置第二遮罩層202在第一導電插塞310上，可避免第一導電插塞310受到後續蝕刻製程的損傷。在另一些實施例中，第二遮罩層202可設置在第一導電插塞310上且暴露第一遮罩層201的頂表面。在又一些實施例中，第二遮罩層202可設置在第一導電插塞310上，且第二遮罩層202可覆蓋第一遮罩層201的頂表面的一部分並暴露第一遮罩層201的頂表面的另一部分。因此，可提升形成第二遮罩層202的製程容忍度。
參照第5圖，藉由使用第二遮罩層202及位於第二遮罩層202下方的第一遮罩層201作為蝕刻遮罩，來移除第二導電插塞320的一部分。換句話說，藉由第二遮罩層202及第一遮罩層201來回蝕第二導電插塞320，使得第二導電插塞320的頂表面可實質上低於磊晶層200的頂表面。在一些實施例中，回蝕的深度可依據後續電性需求來調整。如第5圖所示，第一導電插塞310可具有第一高度h1，且第二導電插塞320可具有第二高度h2，且第一高度h1可大於第二高度h2。接著，可藉由諸如灰化製程的移除製程來移除圖案化光阻203。在一些實施例中，第一導電插塞310的頂表面可高於第二導電插塞320的頂表面。
參照第6圖，形成電晶體結構在磊晶層200中的第二溝槽220中且形成在第二導電插塞320上。具體而言，電晶體結構可直接設置在第二導電插塞320上，以與第二導電插塞320接觸。在一些實施例中，所述電晶體結構可為金屬氧化物半導體場效電晶體(MOSFET)結構。舉例而言，電晶體結構可包括如第6圖所示的襯層400及遮蔽電極500與如第7圖所示的中間介電層600、閘極介電層400’及閘極電極700。需特別說明的是，雖然本揭露顯示電晶體結構可為SGT-MOSFET結構，然本揭露不限制於此。舉例而言，在一些實施例中，可省略遮蔽電極500，以直接形成溝槽式MOSEFT結構在第二溝槽220中。
如第6圖所示，可順應性地(conformally)形成襯層400在如第4圖所示的第二溝槽220中。具體而言，在一些實施例中，可順應性地形成襯層400在第二導電插塞320的頂表面及磊晶層200的側表面上。襯層400可與第二導電插塞320的頂表面直接接觸。在一些實施例中，襯層400可藉由沉積製程或熱氧化製程來形成。沉積製程可為低壓化學氣相沉積法(low pressure chemical vapor deposition，LPCVD)、低溫化學氣相沉積法(low temperature chemical vapor deposition，LTCVD)、快速升溫化學氣相沉積法(rapid thermal chemical vapor deposition，RTCVD)、PECVD、原子層沉積法(atomic layer deposition，ALD)或其它合適的沉積製程。在一些實施例中，襯層400由熱氧化製程形成，因此襯層400可暴露第一遮罩層201及第二遮罩層202的側表面。在另一些實施例中，襯層400由沉積製程形成，因此襯層400可覆蓋第一遮罩層201及第二遮罩層202的側表面。
在一些實施例中，襯層400可包括或可為諸如氧化矽的氧化物、諸如氮化矽的氮化物、諸如氮氧化矽的氮氧化物、介電材料、其它任何合適的介電材料或其組合。前述介電材料可包括金屬氧化物、金屬氮化物、金屬矽化物、過渡金屬氧化物、過渡金屬氮化物、過渡金屬矽化物、金屬的氮氧化物、金屬鋁酸鹽、其類似物或其組合。在一些實施例中，襯層400可為氧化矽。在一些實施例中，襯層400可視為本揭露的半導體結構中的遮蔽電極介電層。
接續上述，如第6圖所示，形成遮蔽電極500在襯層400上。遮蔽電極500可藉由化學氣相沉積、濺鍍法、電阻加熱蒸鍍法、電子束蒸鍍法、或其它任何適合的沉積製程來形成。在一些實施例中，遮蔽電極500的頂表面可低於磊晶層200的頂表面。在一些實施例中，可先毯覆式地形成遮蔽電極材料在襯層400形成的溝槽中，接著執行回蝕(etch back)製程，來形成遮蔽電極500。在一些實施例中，遮蔽電極材料可包括多晶矽、非晶矽、金屬、金屬氮化物、導電金屬氧化物、其他合適的材料或其組合。在一些實施例中，遮蔽電極500可為多晶矽。在一些實施例中，遮蔽電極500具有與基板100相同的第一導電型態。具體而言，遮蔽電極500為經N型摻質摻雜的N型多晶矽。換句話說，遮蔽電極500與第一導電插塞310及第二導電插塞320具有相反的導電型態。
參照第7圖，接續上述，在一些實施例中，可移除襯層400的一部分，使得襯層400的頂表面與遮蔽電極500的頂表面實質上齊平。換句話說，可藉由移除襯層400來暴露磊晶層200的側表面。在另一些實施例中，襯層400的頂表面可低於遮蔽電極500的頂表面。在一些實施例中，可形成中間介電層600在遮蔽電極500上。中間介電層600可覆蓋遮蔽電極500的頂表面及襯層400的頂表面。在一些實施例中，形成中間介電層600的材料與形成方法可與形成襯層400的材料與形成方法相同或不同。在一些實施例中，中間介電層600可為氧化矽。在一些實施例中，可藉由熱氧化製程或沉積製程來形成中間介電層600。接著，可形成閘極介電層400’在中間介電層600上。形成閘極介電層400’的材料與形成方法可與形成襯層400及/或中間介電層600的材料與形成方法相同或不同。在一些實施例中，藉由熱氧化製程或沉積製程來形成閘極介電層400’。在一些實施例中，閘極介電層400’可覆蓋磊晶層200的側表面。閘極介電層400’可暴露中間介電層600的頂表面。在另一些實施例中，閘極介電層400’可進一步覆蓋中間介電層600的頂表面。可藉由調整閘極介電層400’的厚度來調整後續形成的閘極電極700的寬度。如第7圖所示，閘極介電層400’的厚度可小於襯層400的厚度，因此後續形成的閘極電極700的寬度可大於遮蔽電極500的寬度，以獲得優異的電性條件，然本揭露不限於此。
接續上述，在一些實施例中，可形成閘極電極700在中間介電層600上。在一些實施例中，形成閘極電極700的材料與形成方法與形成遮蔽電極500的材料與形成方法可為相同或不同。在一些實施例中，閘極電極700具有與遮蔽電極500相同的第一導電型態。具體而言，閘極電極700為N型多晶矽。換句話說，遮蔽電極500及閘極電極700之兩者的導電型態與第一導電插塞310及第二導電插塞320之兩者的導電型態不同。在一些實施例中，襯層400及中間介電層600可共同環繞遮蔽電極500。具體而言，襯層400可覆蓋遮蔽電極500的底表面及側表面且中間介電層600可覆蓋遮蔽電極500的頂表面。
參照第8圖，可進一步執行移除製程，以暴露第一導電插塞310、第二導電插塞320及閘極電極700的頂表面。在一些實施例中，移除製程可為平坦化製程，以使磊晶層200、第一導電插塞310、閘極介電層400’及閘極電極700的頂表面實質上齊平。在另一些實施例中，可沉積諸如層間介電層的其他層，並執行蝕刻製程來形成所需的電性互連結構。
參照第9圖，可形成半導體層800、第一摻雜區810及第二摻雜區820於磊晶層200的遠離基板100的表面處。在一些實施例中，形成半導體層800、第一摻雜區810及/或第二摻雜區820的方式包括離子植入(ion implantation)或擴散(diffusion)製程，但不限於此。另外，還可藉由快速熱退火(rapid thermal annealing，RTA)製程來活化被植入的摻質。
在一些實施例中，半導體層800可具有第二導電類型，且可介於第一導電插塞310及第二導電插塞320之間。在一些實施例中，形成第一摻雜區810在半導體層800上，且第一摻雜區810具有第一導電型態。第一摻雜區810可與閘極介電層400’直接接觸。形成第二摻雜區820在半導體層800上，且第二摻雜區820具有不同於第一導電形態的第二導電形態。第二摻雜區820可與第一摻雜區810直接接觸。在一些實施例中，第一摻雜區810及/或第二摻雜區820的摻雜濃度可大於半導體層800的摻雜濃度。具體而言，當基板100與磊晶層200為N型，半導體層800為P型，則第一摻雜區810可為重摻雜的N+型態，且第二摻雜區820可為重摻雜的P+型態。
在一些實施例中，第二摻雜區820可包括第一子摻雜區821及第二子摻雜區822。在一些實施例中，可摻雜具有第二導電型態的摻質至半導體層800的上部中，以形成第一子摻雜區821。可摻雜具有第二導電型態的摻質至第一導電插塞310的上部，以形成第二子摻雜區822。換句話說，可藉由直接將摻質進一步摻雜至第一導電插塞310的一部分來形成第二摻雜區820。在一些實施例中，第二摻雜區820的寬度大於第一導電插塞310的寬度。
參照第10圖，在一些實施例中，可形成層間介電(interlayer dielectric)層830於閘極電極700、閘極介電層400’及第一摻雜區810上。在一些實施例中，用於形成層間介電層830的材料及製程可與用於形成襯層400及/或中間介電層600的材料及形成方法相同或不同。如第10圖所示，可進一步形成金屬層840於層間介電層830上，且金屬層840可與第二摻雜區820電性連接，以獲得半導體結構1。在一些實施例中，金屬層840可進一步包括貫穿層間介電層830的接觸插塞(未顯示出)。在一些實施例中，金屬層840可包括金屬材料、導電材料、其他合適的材料或其組合。在一些實施例中，可執行進一步製程於半導體結構1上。
參照第11A圖，可進一步形成接觸物於半導體結構1上。在一些實施例中，接觸物可包括金屬材料、導電材料、其他合適的材料或其組合。在一些實施例中，可形成第一閘極接觸物911及第二閘極接觸物912在閘極電極700上，以使閘極電極700分別與第一閘極接觸物911及第二閘極接觸物912電性連接。在一些實施例中，可形成源極接觸物920在第二摻雜區820上，以使源極接觸物920與第二摻雜區820及第一導電插塞310電性連接。
在一些實施例中，可形成汲極接觸物930在基板100下方，以使汲極接觸物930與基板100電性連接。在一些實施例中，遮蔽電極500可與源極接觸物920電性連接，使得遮蔽電極500作為源極遮蔽電極。換句話說，遮蔽電極500可實質上與第一導電插塞310電性連接。在一些實施例中，可對汲極接觸物930施加電壓，且源極接觸物920、第二摻雜區820及第一導電插塞310可共同接地。
如第11A圖所示，藉由以虛線顯示的第一區域R1及第二區域R2來例示性說明本揭露的半導體結構1中的結構。在第一區域R1中的結構可視為具有N型通道的SGT-MOSFET結構，且在第二區域R2中的結構可視為具有N型通道的JFET結構。因此，本揭露的半導體結構1中包括經串聯的SGT-MOSFET結構及JFET結構，以藉由額外設置JFET結構來提升半導體結構1的崩潰電壓。
在一些實施例中，在第一區域R1中，第一導電插塞310的上部可視為SGT-MOSFET結構中的源極電極，也就是視為後續第11B圖中的第一源極S1。閘極電極700可視為SGT-MOSFET結構中的閘極電極，也就是視為後續第11B圖中的第一閘極G1。在一些實施例中，在第二區域R2中，第一導電插塞310的下部可視為JFET結構中的閘極電極，也就是視為後續第11B圖中的第二閘極G2。第二導電插塞320可視為JFET結構中的基板，也就是JFET結構中的另一閘極。介於第一導電插塞310的下部及第二導電插塞320之間的磊晶層200可視為JFET結構中的N形通道。在一些實施例中，汲極接觸物930可視為後續第11B圖中的第二汲極D2。在一些實施例中，後續第11B圖中的第一汲極D1及第二源極S2的位置可依據半導體結構1的電性需求來設置。
參照第11B圖，顯示半導體結構1中的第一區域R1及第二區域R2的等效電路示意圖。如第11B圖所示，諸如電子的多數載子流至第一區域R1中的第一源極S1及第二區域R2中的第二源極S2，因此SGT-MOSFET結構及JFET結構為串聯。因此，在本揭露中，可藉由額外設置作為源極電極的第一導電插塞310及浮置(floating)的第二導電插塞320，來額外設置JFET結構於SGT-MOSFET結構下方，進而提升崩潰電壓。
參照第11C圖，顯示半導體結構1在截止狀態下的空乏區分佈示意圖。在一些實施例中，在截止狀態中，第一導電插塞310與磊晶層200之間形成第一空乏區R3。第二導電插塞320與磊晶層200之間形成第二空乏區R4。需特別說明的是，本揭露藉由控制第一導電插塞310及/第二導電插塞320的尺寸、深度、摻質種類、摻雜濃度及或其他類似條件，使得第一空乏區R3與第二空乏區R4在夾止位置PO處直接接觸，且前述夾止位置PO位於磊晶層200中。因此，能夠將靠近汲極接觸物930的通道被夾止，而呈現飽和的定電流。由於前述夾止位置PO位於磊晶層200中，所以在到達半導體裝置的突崩潰(avalanche breakdown)之前，JFET結構已經完全空乏，而使得半導體結構1的崩潰電壓提升。
在一些實施例中，由於第一導電插塞310可實質上環繞第二導電插塞320，且第一導電插塞310與第二導電插塞320不接觸，而使得第二導電插塞320為浮置(floating)。因此第一空乏區R3可實質上環繞第二空乏區R4。據此，在第一空乏區R3與第二空乏區R4接觸的位置上產生的夾止位置PO亦可環繞第二導電插塞320，而可環繞SGT-MOSFET結構的主動區，避免半導體結構1在未產生夾止位置PO處崩潰。
參照第12圖，顯示半導體結構1的俯視示意圖。為了便於說明，僅顯示第一導電插塞310、閘極介電層400’、閘極電極700及半導體層800。如第12圖所示，第一導電插塞310可環繞閘極電極700。搭配第10圖所示，由於遮蔽電極500及第二導電插塞320設置在閘極電極700下方，因此第一導電插塞310可環繞遮蔽電極500及第二導電插塞320。在第一導電插塞310具有封閉形狀的一部分的情況下，可以完全圍繞SGT-MOSFET結構中的主動區域。在一些實施例中，具有封閉形狀的前述部分可為環狀或框狀。在一些實施例中，第一導電插塞310可包括複數個彼此連接的具有封閉形狀的部分。在一些實施例中，相鄰的SGT-MOSFET結構可共用具有封閉形狀的前述部分。在另一些實施例中，以俯視圖觀察時，第一導電插塞310可為彼此平行的條狀形狀。
參照第13圖，顯示半導體結構2。為了簡要說明，相同或相似的元件符號不予贅述。在一些實施例中，半導體結構2中的閘極電極700的寬度可實質上等於遮蔽電極500的寬度。在一些實施例中，閘極介電層400’的厚度可實質上等於襯層400的厚度，因此閘極電極700的寬度可實質上等於遮蔽電極500的寬度。在一些實施例中，本揭露的半導體結構1、2可適用於超高壓應用。
綜上所述，根據本揭露的一些實施例，藉由設置第一導電插塞310及第二導電插塞320，進而降低崩潰電壓，來達到提升半導體結構的可靠性的目的。舉例而言，藉由形成彼此串聯的SGT-MOSFET結構及JFET結構，來增加額外的電阻及/或電容，進而提升半導體結構整體的崩潰電壓。
本揭露的保護範圍並未侷限於說明書內所述特定實施例中的製程、機器、製造、物質組成、裝置、方法及步驟，任何所屬技術領域中具有通常知識者可從本揭露一些實施例的揭示內容中理解現行或未來所發展出的製程、機器、製造、物質組成、裝置、方法及步驟，只要可以在此處所述實施例中實施大抵相同功能或獲得大抵相同結果皆可根據本揭露一些實施例使用。因此，本揭露的保護範圍包括前述製程、機器、製造、物質組成、裝置、方法及步驟。另外，每一申請專利範圍構成個別的實施例，且本揭露的保護範圍也包括各個申請專利範圍及實施例的組合。
以上概述數個實施例，以便在所屬技術領域中具有通常知識者可以更理解本揭露實施例的觀點。在所屬技術領域中具有通常知識者應該理解，他們能以本揭露實施例為基礎，設計或修改其他製程及結構，以達到與在此介紹的實施例相同目的及/或優點。在所屬技術領域中具有通常知識者也應該理解到，此類等效的製程及結構並無悖離本揭露的精神與範圍，且他們能在不違背本揭露的精神及範圍下，做各式各樣的改變、取代及替換。
1, 2:半導體結構 100:基板 200:磊晶層 201:第一遮罩層 202:第二遮罩層 203:圖案化光阻 210:第一溝槽 220:第二溝槽 300:導電材料 310:第一導電插塞 320:第二導電插塞 400:襯層 400’:閘極介電層 500:遮蔽電極 600:中間介電層 700:閘極電極 800:半導體層 810:第一摻雜區 820:第二摻雜區 821:第一子摻雜區 822:第二子摻雜區 830:層間介電層 840:金屬層 911:第一閘極接觸物 912:第二閘極接觸物 920:源極接觸物 930:汲極接觸物 D1:第一汲極 D2:第二汲極 h1:第一高度 h2:第二高度 G1:第一閘極 G2:第二閘極 PO:夾止位置 S1:第一源極 S2:第二源極 R1:第一區域 R2:第二區域 R3:第一空乏區 R4:第二空乏區
藉由以下的詳述配合所附圖式，能夠更加理解本揭露實施例的觀點。值得注意的是，根據工業上的標準慣例，一些部件(feature)可能沒有按照比例繪製。事實上，為了能清楚地討論，不同部件的尺寸可能被增加或減少。 第1圖至第10圖是根據本揭露的一些實施例，繪示在各個階段形成半導體結構的剖面示意圖。 第11A圖是根據本揭露的一些實施例，繪示半導體結構的剖面示意圖。 第11B圖是根據本揭露的一些實施例，繪示半導體結構的等效電路圖。 第11C圖是根據本揭露的一些實施例，繪示半導體結構的空乏區分布示意圖。 第12圖是根據本揭露的一些實施例，繪示半導體結構的俯視示意圖。 第13圖是根據本揭露的一些實施例，繪示半導體結構的剖面示意圖。
1:半導體結構
100:基板
200:磊晶層
310:第一導電插塞
320:第二導電插塞
400:襯層
400’:閘極介電層
500:遮蔽電極
600:中間介電層
700:閘極電極
800:半導體層
810:第一摻雜區
820:第二摻雜區
821:第一子摻雜區
822:第二子摻雜區
830:層間介電層
840:金屬層

Claims (12)

  1. 一種半導體結構，包括： 一基板，具有一第一導電型態； 一磊晶層，具有該第一導電型態且設置在該基板上； 一第一導電插塞，具有不同於該第一導電型態的一第二導電型態，設置於該磊晶層中； 一第二導電插塞，具有該第二導電型態，設置於該磊晶層中，與該第一導電插塞交錯設置且彼此分離；以及 一電晶體結構，設置於該磊晶層中，直接設置於該第二導電插塞上，且該電晶體結構包括： 一襯層，與該第二導電插塞接觸； 一遮蔽電極，具有該第一導電型態且設置於該襯層上； 一中間介電層，設置於該遮蔽電極上； 一閘極介電層，設置於該中間介電層上；以及 一閘極電極，具有該第一導電型態且設置於該中間介電層上，且該襯層及該中間介電層環繞該遮蔽電極。
  2. 如請求項1之半導體結構，其中該第一導電插塞環繞該第二導電插塞。
  3. 如請求項2之半導體結構，其中該第一導電插塞環繞該遮蔽電極與該閘極電極。
  4. 如請求項1之半導體結構，其中該第一導電插塞與該磊晶層之間形成一第一空乏區，該第二導電插塞與該磊晶層之間形成一第二空乏區，且該第一空乏區與該第二空乏區在一夾止位置處直接接觸，且該夾止位置位於該磊晶層中。
  5. 如請求項1之半導體結構，其中該第一導電插塞的頂表面高於該第二導電插塞的頂表面。
  6. 如請求項1之半導體結構，更包括：一半導體層，具有該第二導電型態，設置於該磊晶層中，且介於該第一導電插塞及該第二導電插塞之間；一第一摻雜區，具有該第一導電型態，設置於該半導體層中，且與該閘極介電層直接接觸；一第二摻雜區，具有該第二導電型態，設置於該第一導電插塞上；一層間介電層，設置於該閘極電極上；以及一金屬層，設置於該層間介電層上。
  7. 一種半導體結構的形成方法，包括：形成一第一遮罩層及一磊晶層在一基板上；形成一第一溝槽及一第二溝槽在該第一遮罩層及該磊晶層中；沉積一導電材料在該第一溝槽及該第二溝槽中，以形成在該第一溝槽中的一第一導電插塞及在該第二溝槽中的一第二導電插塞，其中該第二導電插塞與該第一導電插塞交錯設置且彼此分離；移除該第二導電插塞，以使該第二導電插塞的頂表面低於該磊晶層的頂表面；以及形成一電晶體結構在該第二導電插塞上。
  8. 如請求項7之形成方法，更包括：形成一第二遮罩層以覆蓋該第一導電插塞的頂表面；且 其中，藉由該第一遮罩層及該第二遮罩層作為蝕刻遮罩，來移除該第二導電插塞。
  9. 如請求項7之形成方法，其中形成該電晶體結構在該第二導電插塞上更包括：順應性地形成一襯層在該第二導電插塞及該磊晶層上；形成一遮蔽電極在該襯層上；形成一中間介電層在該遮蔽電極上；形成一閘極介電層在該中間介電層上；以及形成一閘極電極在該中間介電層上。
  10. 如請求項7之形成方法，更包括：形成一半導體層在該磊晶層中，且該半導體層具有一第二導電型態並介於該第一導電插塞及該第二導電插塞之間；形成一第一摻雜區在該半導體層上，且該第一摻雜區具有一第一導電型態；形成一第二摻雜區在該第一導電插塞上，且該第二摻雜區具有該第二導電型態；形成一層間介電層在該閘極電極上；以及形成一金屬層在該層間介電層上。
  11. 如請求項10之形成方法，其中該第二摻雜區更包括一第一子摻雜區及一第二子摻雜區，且形成該第二摻雜區更包括：摻雜具有該第二導電型態的摻質至該半導體層的上部中，以形成該第一子摻雜區；以及摻雜具有該第二導電型態的摻質至該第一導電插塞的上部，以形 成該第二子摻雜區。
  12. 如請求項7之形成方法，其中在形成該第二遮罩層之前，該方法更包括：移除該第一導電插塞及該第二導電插塞，以使該第一導電插塞及該第二導電插塞的頂表面低於該第一遮罩層的頂表面。
TW111109311A 2022-03-15 2022-03-15 半導體結構及其形成方法 TWI804234B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111109311A TWI804234B (zh) 2022-03-15 2022-03-15 半導體結構及其形成方法
CN202210538561.1A CN116799030A (zh) 2022-03-15 2022-05-18 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111109311A TWI804234B (zh) 2022-03-15 2022-03-15 半導體結構及其形成方法

Publications (2)

Publication Number Publication Date
TWI804234B true TWI804234B (zh) 2023-06-01
TW202339271A TW202339271A (zh) 2023-10-01

Family

ID=87803335

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111109311A TWI804234B (zh) 2022-03-15 2022-03-15 半導體結構及其形成方法

Country Status (2)

Country Link
CN (1) CN116799030A (zh)
TW (1) TWI804234B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160284838A1 (en) * 2015-03-27 2016-09-29 Freescale Semiconductor, Inc. Trench mosfet shield poly contact
WO2020213603A1 (ja) * 2019-04-19 2020-10-22 ローム株式会社 ＳｉＣ半導体装置
WO2021020574A1 (ja) * 2019-08-01 2021-02-04 ローム株式会社 半導体基板及び半導体装置並びにそれらの製造方法
US20220069088A1 (en) * 2019-05-22 2022-03-03 Rohm Co., Ltd. SiC SEMICONDUCTOR DEVICE

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160284838A1 (en) * 2015-03-27 2016-09-29 Freescale Semiconductor, Inc. Trench mosfet shield poly contact
WO2020213603A1 (ja) * 2019-04-19 2020-10-22 ローム株式会社 ＳｉＣ半導体装置
US20220069088A1 (en) * 2019-05-22 2022-03-03 Rohm Co., Ltd. SiC SEMICONDUCTOR DEVICE
WO2021020574A1 (ja) * 2019-08-01 2021-02-04 ローム株式会社 半導体基板及び半導体装置並びにそれらの製造方法

Also Published As

Publication number Publication date
TW202339271A (zh) 2023-10-01
CN116799030A (zh) 2023-09-22

Similar Documents

Publication Publication Date Title
US9184261B2 (en) Semiconductor device having field plate electrode and method for manufacturing the same
US9929144B2 (en) Laterally diffused metal oxide semiconductor device integrated with vertical field effect transistor
US20210175336A1 (en) Lateral double-diffused transistor and manufacturing method thereof
US10636883B2 (en) Semiconductor device including a gate trench and a source trench
KR20110065379A (ko) 차폐 전극 구조를 가진 절연된 게이트 전계 효과 트랜지스터 디바이스를 형성하는 방법
CN112864018B (zh) 沟槽型场效应晶体管结构及其制备方法
US9660047B2 (en) Method for forming semiconductor components having self-aligned trench contacts
CN113594039B (zh) 半导体结构及其形成方法
US10128368B2 (en) Double gate trench power transistor and manufacturing method thereof
CN107910266B (zh) 功率半导体器件及其制造方法
CN107910269B (zh) 功率半导体器件及其制造方法
US20220130981A1 (en) Ldmos transistor and manufacturing method thereof
CN107910268B (zh) 功率半导体器件及其制造方法
TWI804234B (zh) 半導體結構及其形成方法
TWI812995B (zh) SiC MOSFET器件的製造方法
KR20190020249A (ko) 반도체 소자
TWI824342B (zh) 半導體結構及其形成方法
TWI571939B (zh) 橫向擴散金屬氧化半導體元件及其製造方法
TWI817719B (zh) 半導體結構及其形成方法
TWI778671B (zh) 半導體結構及其形成方法
CN113964176B (zh) 半导体结构及其形成方法
TWI819425B (zh) 半導體結構及其形成方法
TWI788100B (zh) 半導體結構及其形成方法
TWI805524B (zh) 半導體裝置及其形成方法
TW202414832A (zh) 半導體結構及其形成方法