CN112864018B - 沟槽型场效应晶体管结构及其制备方法 - Google Patents

沟槽型场效应晶体管结构及其制备方法 Download PDF

Info

Publication number
CN112864018B
CN112864018B CN201911192262.1A CN201911192262A CN112864018B CN 112864018 B CN112864018 B CN 112864018B CN 201911192262 A CN201911192262 A CN 201911192262A CN 112864018 B CN112864018 B CN 112864018B
Authority
CN
China
Prior art keywords
layer
shielding
dielectric layer
gate
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911192262.1A
Other languages
English (en)
Other versions
CN112864018A (zh
Inventor
姚鑫
焦伟
刘华瑞
吕平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Resources Microelectronics Chongqing Ltd
Original Assignee
China Resources Microelectronics Chongqing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Resources Microelectronics Chongqing Ltd filed Critical China Resources Microelectronics Chongqing Ltd
Priority to CN201911192262.1A priority Critical patent/CN112864018B/zh
Priority to JP2021552502A priority patent/JP2022523960A/ja
Priority to PCT/CN2019/130511 priority patent/WO2021103274A1/zh
Priority to EP19954187.1A priority patent/EP3965166A4/en
Priority to KR1020217026141A priority patent/KR102614549B1/ko
Priority to US17/616,464 priority patent/US20220328658A1/en
Publication of CN112864018A publication Critical patent/CN112864018A/zh
Application granted granted Critical
Publication of CN112864018B publication Critical patent/CN112864018B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66719—With a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Abstract

本发明提供一种沟槽型场效应晶体管结构及制备方法，制备方法包括：提供衬底，形成外延层，在外延层中形成器件沟槽，形成屏蔽介质层、屏蔽栅层、第一隔离介质层、栅介质层、栅极层、第二隔离介质层、体区、源极、源极接触孔、源极电极结构以及漏极电极结构。本发明在沟槽型场效应晶体管结构的制备过程中采用自对准工艺，使得元胞单元尺寸(Pitch)不受限于光刻机曝光能力和光刻机对位精度，从而可以进一步减小器件元胞单元尺寸，提高元胞密度，降低器件沟道电阻，得到电性参数稳定且特征导通电阻低的器件结构；通过设置包括“T”结构的形源极电极结构，增加了源极电极结构与源极和体区与的接触面积，从而可有效降低源极接触电阻，提高器件雪崩耐量。

Description

沟槽型场效应晶体管结构及其制备方法
技术领域
本发明涉及功率半导体技术，特别是涉及一种沟槽型场效应晶体管结构及其制备方法。
背景技术
屏蔽栅沟槽MOSFET器件具有比传统沟槽MOSFET更低的导通电阻、更快的开关速度等优点，应用领域广泛，包括开关电源、AC-AC变换、电机控制、射频通信、不间断电源、变频器等领域。为了得到高转换效率应用系统，需求不断减低屏蔽栅沟槽MOSFET开关损耗和导通损耗，降低导通损耗即降低屏蔽栅沟槽MOSFET特征导通电阻。
减小器件元胞单元尺寸(Pitch)，提高元胞密度是降低屏蔽栅沟槽MOSFET特征导通电阻最有效方法；但器件元胞单元尺寸(Pitch)越小，工艺生产安全窗口越小，需求更小的源极接触孔尺寸以及更精确的光刻机对位精度等等。然而，目前国内用于功率器件制造且能够量产最小光刻尺寸约0.23um，光刻机对位精度约60nm，现有工艺限制导致难以继续有效的减小器件元胞单位尺寸，另外，为了保持安全的工艺生产窗口，源极接触孔底部到器件沟道需求保持一定的安全距离，如果光刻机对位精度无法保证源极接触孔底部到器件沟道距离在安全距离以外，会使得沟道表面有效浓度增加，导致器件开启电压增加，因而器件沟道电阻增加，最终使得器件特征导通电阻增加，器件电性参数不稳定，同时，屏蔽栅沟槽MOSFET结构需求一定厚度的屏蔽栅氧化层和屏蔽栅多晶硅，加上如上工艺能力局限和器件结构需求，现常规屏蔽栅沟槽MOSFET结构很难实现拥有稳定电性参数且元胞单元尺寸(Pitch)较小又能满足器件性能的产品。那么优化器件结构设计，突破工艺局限，减小器件元胞单元尺寸(Pitch)，降低导通电阻成为研发人员义不容辞的事情。
因此，如何提供一种沟槽型场效应晶体管结构及其制备方法，以解决现有技术中所存在的上述问题实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种沟槽型场效应晶体管结构及其制备方法，用于解决现有技术中器件制备工艺复杂，器件元胞尺寸难以继续减小等问题。
为实现上述目的及其他相关目的，本发明提供一种沟槽型场效应晶体管结构的制备方法，所述制备方法包括如下步骤：
提供第一掺杂类型的衬底，于所述衬底上形成所述第一掺杂类型的外延层，并于所述外延层中形成若干个器件沟槽；
于所述器件沟槽的内壁形成屏蔽介质层，于所述屏蔽介质层表面形成屏蔽栅层，且所述屏蔽栅层至少填充所述器件沟槽的底部，并于所述屏蔽栅层上形成第一隔离介质层，所述第一隔离介质层及所述屏蔽介质层包围所述屏蔽栅层；
至少于所述器件沟槽的侧壁及所述第一隔离介质层上形成栅介质层，所述栅介质层的表面围成栅极沟槽，并在所述栅极沟槽中填充形成栅极层，且所述栅极层的上表面低于所述外延层的上表面；
于所述栅极层上形成至少覆盖所述栅极层显露的表面的第二隔离介质层，且所述第二隔离介质层填充于所述器件沟槽中；
基于所述第二隔离介质层刻蚀所述器件沟槽周围的所述外延层，并基于所述第二隔离介质层对刻蚀后的所述外延层依次进行离子注入，以于相邻的所述器件沟槽之间形成第二掺杂类型的体区以及位于体区中的具有所述第一掺杂类型的源极，并至少于所述源极中形成源极接触孔，所述源极接触孔贯穿所述源极并显露所述体区；以及
至少于所述源极接触孔中形成与所述源极及所述体区均电连接的源极电极结构，并于所述衬底远离所述外延层的一侧形成与所述衬底电连接的漏极电极结构。
可选地，形成所述屏蔽介质层、所述屏蔽栅层以及所述第一隔离介质层的步骤包括：
于所述器件沟槽的内壁沉积屏蔽介质材料层，所述屏蔽介质材料层还延伸至所述器件沟槽周围的所述外延层上；
于所述屏蔽介质材料层表面沉积屏蔽栅材料层，所述屏蔽栅材料层填充满所述器件沟槽并延伸至所述器件沟槽周围的所述屏蔽介质材料层上；
对所述屏蔽栅材料层进行回刻，以形成所述屏蔽栅层；
于所述屏蔽栅层上形成第一隔离介质材料层，所述第一隔离介质材料层填充满所述器件沟槽并延伸至所述器件沟槽周围的所述屏蔽介质材料层上；以及
对所述第一隔离介质材料层及所述屏蔽介质材料层进行回刻，以形成所述第一隔离介质层及所述屏蔽栅介质层，其中，所述第一隔离介质层与所述屏蔽栅介质层的上表面相平齐且均低于所述外延层的上表面。
可选地，形成所述第二隔离介质层的步骤包括：
于所述栅极层上形成第二隔离介质材料层，所述第二隔离介质材料层还延伸至所述器件沟槽周围的所述外延层上；以及
至少对所述第二隔离介质材料层进行回刻至显露出所述外延层的上表面，以形成所述第二隔离介质层，所述第二隔离介质层的上表面与所述外延层的上表面相平齐。
可选地，基于所述第二隔离介质层刻蚀所述外延层的步骤中，刻蚀后的所述外延层的上表面高于所述栅极层的上表面且低于所述第二隔离介质层的上表面；进行离子注入形成的所述体区的下表面高于所述栅极层的下表面，形成的所述源极的下表面低于所述栅极层的上表面；形成的所述源极接触孔还延伸至所述体区中。
可选地，形成所述源极接触孔之后还包括步骤：基于所述源极接触孔对所述体区进行离子注入以于所述体区中形成掺杂接触区，所述掺杂接触区的掺杂类型与所述体区的掺杂类型一致，且所述掺杂接触区与所述源极电极结构相接触。
可选地，所述源极电极结构包括若干个填充部以及覆盖各所述填充部的覆盖部，其中，所述填充部至少填充于所述源极接触孔，且所述填充部的上表面不高于所述第二隔离介质层的上表面，所述覆盖部还延伸覆盖所述填充部周围的所述第二隔离介质层。
可选地，形成所述源极接触孔的步骤包括：
于所述第二隔离介质层及其周围的所述源极上形成连续的自对准刻蚀掩蔽层；
对所述自对准刻蚀掩蔽层进行刻蚀至显露所述源极，以形成位于所述第二隔离介质层两侧且位于所述第二隔离介质层周围的所述源极上的侧墙；以及
基于所述侧墙对所述体区进行自对准刻蚀，以形成所述源极接触孔。
可选地，形成所述源极电极结构之前还包括去除所述侧墙的步骤，且所述源极电极结构填充于所述源极接触孔中还至少延伸至相邻所述第二隔离介质层之间所述源极接触孔周围的所述源极上。
本发明还提供一种沟槽型场效应晶体管结构，其中，所述沟槽型场效应晶体管结构优选采用本发明的制备方法制备得到，所述沟槽型场效应晶体管结构包括：
第一掺杂类型的衬底；
形成于所述衬底上的所述第一掺杂类型的外延层，所述外延层中形成有若干个器件沟槽；
屏蔽介质层，形成于所述器件沟槽的底部及部分侧壁；
屏蔽栅层，形成于所述屏蔽介质层表面，并至少填充所述器件沟槽的底部；
第一隔离介质层，形成于所述屏蔽栅层上，所述第一隔离介质层及所述屏蔽介质层包围所述屏蔽栅层；
栅介质层，至少形成于所述器件沟槽的侧壁及所述第一隔离介质层表面，所述栅介质层的表面围成栅极沟槽；
栅极层，填充于所述栅极沟槽中，且所述栅极层的上表面低于所述外延层的上表面；
第二隔离介质层，形成于所述栅极层上，并至少覆盖所述栅极层显露的表面；
第二掺杂类型的体区，形成于相邻所述器件沟槽之间的所述外延层中；
形成于所述体区中的所述第一掺杂类型的源极，且所述源极中形成有贯穿所述源极并显露所述体区的源极接触孔；
源极电极结构，至少填充于所述源极接触孔中并与所述源极及所述体区均电连接；
漏极电极结构，形成于所述衬底远离所述外延层的一侧并与所述衬底电连接。
可选地，所述沟槽型场效应晶体管结构还包括侧墙，所述侧墙形成于所述第二隔离介质层两侧并位于所述第二隔离介质层周围的所述源极上。
可选地，所述沟槽型场效应晶体管结构还包括掺杂接触区，所述掺杂接触区的掺杂类型与所述体区的掺杂类型一致，且所述掺杂接触区与所述源极电极结构相接触。
可选地，所述体区的下表面高于所述栅极层的下表面，所述源极的下表面低于所述栅极层的上表面，所述源极接触孔形成于所述源极中还延伸至所述体区中。
可选地，所述源极电极结构包括若干个填充部以及覆盖各所述填充部的覆盖部，其中，所述填充部至少填充于所述源极接触孔，且所述填充部的上表面不高于所述第二隔离介质层的上表面，所述覆盖部还延伸覆盖所述填充部周围的所述第二隔离介质层。
可选地，所述外延层的上表面高于所述栅极层的上表面且低于所述第二隔离介质层的上表面，所述源极电极结构填充于所述源极接触孔中还至少延伸至相邻所述第二隔离介质层之间所述源极接触孔周围的所述源极上。
如上所述，本发明的沟槽型场效应晶体管结构及制备方法，在制备过程中采用自对准工艺，使得元胞单元尺寸(Pitch)不受限于光刻机曝光能力和光刻机对位精度，从而可以进一步减小器件元胞单元尺寸，提高元胞密度，降低器件沟道电阻及特征导通电阻，得到电性参数稳定且特征导通电阻低的器件结构；通过设置包括“T”结构的形源极电极结构，增加了源极电极结构与源极和体区与的接触面积，从而可有效降低源极接触电阻，提高器件雪崩耐量。
附图说明
图1显示为本发明沟槽型场效应晶体管制备工艺的流程图。
图2显示为本发明沟槽型场效应晶体管制备形成外延层及器件沟槽的结构示意图。
图3显示为本发明沟槽型场效应晶体管制备形成屏蔽介质材料层及屏蔽栅材料层图示。
图4显示为本发明沟槽型场效应晶体管制备形成屏蔽栅层的示意图。
图5显示为本发明沟槽型场效应晶体管制备形成第一隔离介质材料层的示意图。
图6显示为本发明沟槽型场效应晶体管制备形成第一隔离介质层及屏蔽介质层图示。
图7显示为本发明沟槽型场效应晶体管制备形成栅介质层的示意图。
图8显示为本发明沟槽型场效应晶体管制备形成第二隔离介质材料层的示意图。
图9显示为本发明沟槽型场效应晶体管制备形成第二隔离介质层的示意图。
图10显示为本发明沟槽型场效应晶体管制备基于第二隔离介质层刻蚀外延层后图示。
图11显示为本发明沟槽型场效应晶体管制备形成体区及源极的结构示意图。
图12显示为本发明沟槽型场效应晶体管制备形成自对准刻蚀掩蔽层的示意图。
图13显示为本发明沟槽型场效应晶体管制备形成侧墙的结构示意图。
图14显示为本发明沟槽型场效应晶体管制备形成源极接触孔及掺杂接触区的示意图。
图15显示为本发明沟槽型场效应晶体管制备去除侧墙的结构示意图。
图16显示为本发明沟槽型场效应晶体管制备形成填充部的结构示意图。
图17显示为本发明沟槽型场效应晶体管制备源极接触电极及漏极接触电极的图示。
元件标号说明
100 衬底
101 外延层
102 器件沟槽
103 屏蔽介质材料层
104 屏蔽栅材料层
105 屏蔽栅层
106 第一隔离介质材料层
107 屏蔽介质层
108 第一隔离介质层
109 栅介质层
110 栅极层
111 第二隔离介质材料层
112 第二隔离介质层
113 刻蚀后的外延层
114 体区
115 源极
116 自对准刻蚀掩蔽层
117 侧墙
118 源极接触孔
119 掺杂接触区
120 填充部
121 覆盖部
122 源极电极结构
123 漏极电极结构
S1～S6 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
如图1所示，本发明提供一种沟槽型场效应晶体管结构的制备方法，包括如下步骤：
提供第一掺杂类型的衬底，于所述衬底上形成所述第一掺杂类型的外延层，并于所述外延层中形成若干个器件沟槽；
于所述器件沟槽的内壁形成屏蔽介质层，于所述屏蔽介质层表面形成屏蔽栅层，且所述屏蔽栅层至少填充所述器件沟槽的底部，并于所述屏蔽栅层上形成第一隔离介质层，所述第一隔离介质层及所述屏蔽介质层包围所述屏蔽栅层；
至少于所述器件沟槽的侧壁及所述第一隔离介质层上形成栅介质层，所述栅介质层的表面围成栅极沟槽，并在所述栅极沟槽中填充形成栅极层，且所述栅极层的上表面低于所述外延层的上表面；
于所述栅极层上形成至少覆盖所述栅极层显露的表面的第二隔离介质层，且所述第二隔离介质层填充于所述器件沟槽中；
基于所述第二隔离介质层刻蚀所述器件沟槽周围的所述外延层，并基于所述第二隔离介质层对刻蚀后的所述外延层依次进行离子注入，以于相邻的所述器件沟槽之间形成第二掺杂类型的体区以及位于体区中的具有所述第一掺杂类型的源极，并至少于所述源极中形成源极接触孔，所述源极接触孔贯穿所述源极并显露所述体区；以及
至少于所述源极接触孔中形成与所述源极及所述体区均电连接的源极电极结构，并于所述衬底远离所述外延层的一侧形成与所述衬底电连接的漏极电极结构。
下面将结合附图详细说明本发明的场效应晶体管结构的制备方法。
如图1中的S1及图2所示，提供第一掺杂类型的衬底100，于所述衬底100上形成所述第一掺杂类型的外延层101，并于所述外延层101中形成若干个器件沟槽102。
具体的，所述第一掺杂类型(即第一导电类型)可以是P型掺杂，也可以是N型掺杂，可以为采用离子注入工艺在衬底100中注入第一掺杂类型(P型或N型)的离子而形成的衬底100，以实际器件需求设定，在本示例中，选择为N型掺杂衬底，另外，在一示例中，可以为重掺杂衬底，如可以是在所述衬底100中掺杂的第一掺杂类型离子的浓度大于等于1×1019/cm3。需要说明的，所述衬底100可以为硅衬底、锗硅衬底、碳化硅衬底等，在本示例中，所述衬底100选用为N++型掺杂的硅衬底，如可以是0.001-0.003ohm*cm。其中，第一掺杂类型与后续提到的第二掺杂类型(即第二导电类型)为相反的掺杂(导电)类型，当所述第一掺杂类型(第一导电类型)半导体为N型半导体、第二掺杂类型(第二导电类型)半导体为P型半导体时，本发明的屏蔽栅沟槽MOSFET器件为N型器件；反之，本发明屏蔽栅沟槽MOSFET器件为P型器件。
其中，所述外延层101的掺杂类型与所述衬底100的掺杂类型一致，在一示例中，所述外延层101的掺杂浓度低于所述衬底100的掺杂浓度，其中，可以先采用外延工艺在所述第一掺杂类型的所述衬底100的上表面形成本征外延层101，然后再通过离子注入工艺在所述本征外延层101内注入第一掺杂类型的离子以形成所述第一掺杂类型的外延层101；在另一示例中，还可以采用外延工艺直接在所述第一掺杂类型的衬底100的上表面外延形成所述第一掺杂类型的外延层101。本示例中，所述外延层101选用为N-型单晶硅外延层101。
作为示例，所述外延层101可以是两层或多层叠置的不同浓度掺杂的材料层，其中，材料层的层数以及每一材料层的掺杂浓度可以依据实际需求进行选择，另外，当形成有多层材料层时，所述器件沟槽102的位置可以依据实际进行选择，可以基于上述设置改善器件的特征电阻，例如，在一示例中，所述外延层101包括两层所述材料层，所述器件沟槽102的底部停止在上层的材料层上，即两材料层的交接处，且器件沟槽显露下层的所述材料层。
另外，所述器件沟槽102的个数及布置关系依据实际情况设定，例如，可以是若干个平行间隔排布的条形器件沟槽102，其中，可以采用光刻-刻蚀的工艺形成所述器件沟槽102。
如图1中的S2及图3-6所示，于所述器件沟槽102的内壁形成屏蔽介质层107，于所述屏蔽介质层107表面形成屏蔽栅层105，且所述屏蔽栅层105至少填充所述器件沟槽102的底部，并于所述屏蔽栅层105上形成第一隔离介质层108，所述第一隔离介质层108及所述屏蔽介质层107包围所述屏蔽栅层105。其中，在一示例中，所述屏蔽栅层105通过版图布局与后续形成的所述源极115电连接，在一可选示例中，所述屏蔽栅层105通过版图布局在所述器件沟槽102的预设区域进行引出。
作为示例，形成所述屏蔽介质层107、所述屏蔽栅层105以及所述第一隔离介质层108的步骤包括：
首先，于所述器件沟槽102的内壁沉积屏蔽介质材料层103，所述屏蔽介质材料层103还延伸至所述器件沟槽102周围的所述外延层101上，如图3所示，其中，可以采用热氧化工艺或者化学气相沉积工艺于所述器件沟槽102的底部、侧壁及器件沟槽102周围的外延层101表面形成所述屏蔽介质材料层103，所述屏蔽介质材料层103可以包括但不限于氧化硅，在一可选示例中，所述屏蔽介质材料层103，也即得到的所述屏蔽介质层107的厚度可以介于800埃-9000埃之间，以达到良好的屏蔽效果，如可以是1000A、2000A、8000A等；
接着，于所述屏蔽介质材料层103表面沉积屏蔽栅材料层104，所述屏蔽栅材料层104填充满所述器件沟槽102并延伸至所述器件沟槽102周围的所述屏蔽介质材料层103上，如图3所示，其中，可以采用物理气相沉积、化学气相沉积等工艺于所述屏蔽介质材料层103表面所形成的槽体中填充形成所述屏蔽栅材料层104，所述屏蔽栅材料层104的材料可以包括但不限于多晶硅；
接着，对所述屏蔽栅材料层104进行回刻，以形成所述屏蔽栅层105，如图4所示，其中，可以采用干法刻蚀或湿法刻蚀的工艺对所述屏蔽栅材料层104进行刻蚀，刻蚀掉的所述屏蔽栅材料层104的深度，也就是说，得到的所述屏蔽栅层105的高度可以依据实际需求进行设置，在一示例中，所述外延层101的上表面与所述屏蔽栅层105的上表面之间距离范围介于12KA-18KA之间，可以是14KA、15KA或KA；
继续，于所述屏蔽栅层105上形成第一隔离介质材料层106，所述第一隔离介质材料层106填充满所述器件沟槽102并延伸至所述器件沟槽102周围的所述屏蔽介质材料层103上，如图5所示，其中，可以采用物理气相沉积、化学气相沉积等工艺形成所述第一隔离介质材料层106，所述第一隔离介质材料层106的材料包括但不限于氧化硅，在一优选示例中，采用高密度电浆工艺(HDP)淀积高密度等离子体氧化层以最终形成所述第一隔离介质层108。
最后，对所述第一隔离介质材料层106及所述屏蔽介质材料层103进行回刻，以形成所述第一隔离介质层108及所述屏蔽介质层107，其中，所述第一隔离介质层108与所述屏蔽介质层107的上表面相平齐且均低于所述外延层101的上表面，如图6所示，其中，对所述第一隔离介质材料层106及所述屏蔽介质材料层103进行回刻，所述第一隔离介质材料层106形成为所述第一隔离介质层108，所述屏蔽介质材料层103形成为所述屏蔽介质层107，在一可选示例中，所述第一隔离介质材料层106的材料与所述屏蔽介质材料层103的材料相同，其中，先采用化学机械抛光(CMP)平坦化所述第一隔离介质材料层106及所述屏蔽介质材料层103至所述外延层101，再采用干法刻蚀或湿法刻蚀工艺对二者在所述器件沟槽102中的部分进行回刻，当然，所述第一隔离介质材料层106与所述屏蔽介质材料层103的材料也可以不同，此时，可以采用本领域常规的干法刻蚀或湿法刻蚀工艺形成所述第一隔离介质层108及所述屏蔽栅介质层109，在一示例中，所述第一隔离介质层108的高度范围介于1500A-4500A之间，如可以是2000A、3000A等。另外，在一可选示例中，所述外延层101的上表面与所述第一隔离介质层108的上表面之间的距离范围介于9KA-15KA之间，可以是10KA、11KA或12KA。
当然，在其他示例中，还可以采用其他方式形成所述屏蔽介质层107、所述屏蔽栅层105以及所述第一隔离介质层108，三者的形成顺序可以依据实际工艺进行制备，不以上述示例为限，例如，可以是先沉积形成所述屏蔽介质层107的材料层，并对其进行回刻形成所述屏蔽介质层107，再形成所述屏蔽栅层105和所述第一隔离介质层108，也可以是先依次沉积形成所述屏蔽介质层107的材料层以及形成所述屏蔽栅层105的材料层，对二者采用干法刻蚀或湿法刻蚀工艺形成所述屏蔽介质层107及所述屏蔽栅层105，最后在沉积形成所述第一隔离介质层108的材料层，对其进行回刻形成所述第一隔离介质层108。
如图1中的S3及图7-8所示，至少于所述器件沟槽102的侧壁及所述第一隔离介质层108上形成栅介质层109，所述栅介质层109的表面围成栅极沟槽，并在所述栅极沟槽中填充形成栅极层110，且所述栅极层110的上表面低于所述外延层101的上表面。
具体的，在一示例中，所述栅介质层109形成于所述第一隔离介质层108表面并延伸至所述屏蔽介质层107上表面以及所述器件沟槽102的内壁上，当然，其他示例中，形成的所述栅介质层109的上表面还可以与所述外延层101的上表面平齐，其中，所述栅极层110的上表面低于所述外延层101的上表面，形成所述栅极层110的步骤包括：于所述栅介质层109的表面构成的所述栅极沟槽中沉积栅极材料层，可以采用化学气相沉积工艺形成所述栅极材料层，对所述栅极材料层进行回刻以形成所述栅极层110，可以采用干法刻蚀或湿法刻蚀工艺进行回刻，形成的所述栅极层110的上表面低于所述栅介质层109的上表面，低于所述外延层101的上表面，在一示例中，所述外延层101的上表面与所述栅极层110的上表面之间的距离范围介于3KA-6KA之间，可以是4KA或5KA，其中，可以采用热氧化工艺形成所述栅介质层109，所述栅介质层109的材料可以是氧化硅层或高介电常数介质层，但不局限于此，所述栅极层110的材料包括但不限于多晶硅。
如图1中的S4及图8-9所示，于所述栅极层110上形成至少覆盖所述栅极层110显露的表面的第二隔离介质层112，且所述第二隔离介质层112填充于所述器件沟槽102中。
作为示例，形成所述第二隔离介质层112的步骤包括：
首先，于所述栅极层110上形成第二隔离介质材料层111，所述第二隔离介质材料层111还延伸至所述器件沟槽102周围的所述外延层101上，如图8所示，所述第二隔离介质材料层111填充满所述器件沟槽102，其中，可以采用化学气相沉积工艺形成所述第二隔离介质材料层111，所述第二隔离介质材料层111的材料包括但不限于氧化硅；
接着，至少对所述第二隔离介质材料层111进行回刻至显露出所述外延层101的上表面，以形成所述第二隔离介质层112，所述第二隔离介质层112的上表面与所述外延层101的上表面相平齐，此时，晶圆表面只有外延层和第二隔离介质层两种材质，且所述第二隔离介质层将所述栅极层覆盖，如图9所示，其中，可以采用干法刻蚀或湿法刻蚀工艺进行回刻，在一示例中，形成如图8中所述的栅介质层109，在形成所述栅极层110之后，在所述栅极层110上表面以及所述栅介质层109显露的表面上沉积所述第二隔离介质材料层111，在进行所述外延层101上的所述第二隔离介质材料层111进行回刻的同时对所述外延层101上的栅介质层109进行回刻，使得所述器件沟槽102周围的所述外延层101的上表面上的材料层的厚度为零，优选地，所述第二隔离介质层112的上表面与所述外延层101的上表面相平齐，当然，所述第二隔离介质层112在实现其功能的前提下还可以低于所述外延层101的上表面。
如图1中的S5及图10-15所示，基于所述第二隔离介质层112刻蚀所述器件沟槽102周围的所述外延层101，并基于所述第二隔离介质层112对刻蚀后的外延层113依次进行离子注入，以于相邻的所述器件沟槽102之间形成第二掺杂类型的体区114以及位于体区114中的具有所述第一掺杂类型的源极115，并至少于所述源极115中形成源极接触孔118，所述源极接触孔118贯穿所述源极115并显露所述体区114。
具体的，在上一步骤中，所述第二隔离介质层112形成于所述器件沟槽102中并将所述栅极层110覆盖，该步骤中，基于所述第二隔离介质层112进行自对准干法刻蚀所述器件沟槽102周围的所述外延层101，从而在所述外延层101表面形成“U”形口，得到刻蚀后的外延层113，在一示例中，刻蚀前所述外延层101的上表面与所述刻蚀后的外延层113的上表面之间的距离介于3KA-6KA之间，也即此次刻蚀的深度介于3KA-6KA之间，可以是3.5KA、4KA，进一步，在此基础上，再基于所述第二隔离介质层112对所述刻蚀后的外延层113进行自对准体区114和源极115的离子注入，从而无需再制备掩膜，无需受限于现有光刻工艺的限制，其中，所述第二掺杂类型表示与所述第一掺杂类型相反的掺杂类型，如所述第一掺杂类型为N型，则所述第二掺杂类型为P型，如所述第一掺杂类型为P型，则所述第二掺杂类型为N型，在一示例中，所述体区114的掺杂类型与所述外延层101及所述衬底100的掺杂类型相反，本示例中，所述第二掺杂类型为P型，所述体区114选择为P-掺杂的体区114。另外，所述源极115的离子掺杂类型与所述外延层101及所述衬底100的掺杂类型相同，与所述体区114的掺杂类型相反，本示例中，所述源极115选择为N+型掺杂的硅。
另外，作为一示例，形成所述源极接触孔118的步骤包括：
首先，可以采用化学气相沉积等工艺于所述第二隔离介质层112及其周围的所述源极115上形成连续的自对准刻蚀掩蔽层116，如图12所示，所述自对准刻蚀掩蔽层116的材料可以是氧化硅或氮化硅，但不限于此；
接着，对所述自对准刻蚀掩蔽层116进行刻蚀至显露所述源极115，以形成位于所述第二隔离介质层112两侧且位于所述第二隔离介质层112周围的所述源极115上的侧墙117，如图13所示，其中，可以采用各向异性干法刻蚀工艺直接对所述自对准掩蔽层进行刻蚀，无需制备掩膜，以所述第二隔离介质层112或者所述源极115作为刻蚀终点检测的对象，使得所述源极115上表面被显露，从而在相邻的所述第二隔离介质层112之间形成两个具有间距的侧墙117，即在U形口的两侧形成了侧墙117；
最后，基于所述侧墙117对所述源极115和所述体区114进行自对准各向异性刻蚀，以形成所述源极接触孔118，如图14所示，所述侧墙117作为所述源极接触孔118刻蚀的阻挡层，无需制备掩膜层，无需受限于现有光刻工艺的限制，从而可进一步减小器件元胞单元(Pitch)尺寸，提高元胞密度，降低器件沟道电阻，另一方面，以所述侧墙117做阻挡，自对准各向异性干法刻蚀所述外延层101至目标深度形成源极接触孔118，源极接触孔118尺寸大小仅由“U”形口尺寸大小和所述自对准刻蚀掩蔽层116的目标厚度决定，而“U”形口也是自对准工艺形成，形成的源极接触孔118的尺寸稳定可控，另外，在器件制造过程中，既要求源极接触孔118底部与沟道之间保持一安全距离，如图14中d所示，又要求屏蔽栅介质层109和屏蔽栅层105具有一定的厚度，受限于现有对位精度，采用现有的工艺难以实现精准对位，导致电性参数不稳定，而本发明采用上述自对准技术，有利于实现精准对位，进而使得器件结构所需要的尺寸易于控制，从而可以提高器件电性参数的稳定性，得到元胞单元尺寸小，元胞密度高，器件沟道电阻低，特征导通电阻低且电性参数稳定的器件结构。
作为示例，基于所述第二隔离介质层112刻蚀所述外延层101的步骤中，刻蚀后的外延层113的上表面高于所述栅极层110的上表面且低于所述第二隔离介质层112的上表面，另外，进行离子注入形成的所述体区114的下表面高于所述栅极层110的下表面，形成的所述源极115的下表面低于所述栅极层110的上表面，在另一示例中，形成的所述源极接触孔118还延伸至所述体区114中，在一示例中，所述源极接触孔118的底部与所述源极114的上表面之间的距离介于3KA-6KA之间，可以是4.5KA或5.5KA。
作为一示例，形成所述源极接触孔118之后还包括步骤：基于所述源极接触孔118对所述体区114进行离子注入以于所述体区114中形成掺杂接触区119，所述掺杂接触区119的掺杂类型与所述体区114的掺杂类型一致，且所述掺杂接触区119与所述源极电极结构122相接触。可以采用离子注入的工艺对所述体区114中进行离子注入，在一示例中，基于所述源极接触孔118进行离子注入，所述掺杂接触区119的掺杂类型与所述体区114的掺杂类型一致，在一示例中，所述掺杂接触区119的掺杂浓度大于所述体区114的掺杂浓度，在本实施例中，选择为P+型掺杂，以降低接触电阻。
如图1中的S6及图15-17所示，至少于所述源极接触孔118中形成与所述源极115及所述体区114均电连接的源极电极结构122，并于所述衬底100远离所述外延层101的一侧形成与所述衬底100电连接的漏极电极结构123。
具体的，所述源极电极结构122至少填充在所述源极接触孔118中，以与所述源极115及所述体区114均电连接，从而可以将二者进行电性引出，在一示例中，所述源极电极结构122包括若干个填充部120以及覆盖各所述填充部120的覆盖部121，其中，所述填充部120至少填充于所述源极接触孔118，且所述填充部120的上表面不高于所述第二隔离介质层112的上表面，所述填充部120与所述源极接触孔118一一对应，所述填充部120与所述源极115及所述体区114电连接，所述覆盖部121将各所述填充部120，以将各所述填充部120共同进行电性引出，所述覆盖部121还延伸覆盖所述填充部120周围的所述第二隔离介质层112。另外，所述填充部120的材料可以是金属钨、铝或者钛等，也可以是高掺杂的多晶硅，在另一示例中，也可以是依次依次淀积金属钛、氮化钛、钨，依次干法刻蚀或湿法刻回刻钨、氮化钛、钛至目标深度形成所述填充部120，并不以此为限。再淀积所述覆盖部121以及所述漏极电极结构123，所述覆盖部121及所述漏极电极结构123的材料可以选择为导电金属。
作为示例，形成所述源极电极结构122之前还包括去除所述侧墙117的步骤，其中，可以采用干法刻蚀或者湿法刻蚀的工艺去除所述侧墙117，此时，所述源极电极结构122填充于所述源极接触孔118中还至少延伸至相邻所述第二隔离介质层112之间所述源极接触孔118周围的所述源极115上，即所述源极电极结构122形成一T形接触结构，在一示例中，当所述源极115电极包括所述填充部120及所述覆盖部121时，所述填充部120即为所述T形接触结构，所述T形接触结构增加了与所述源极115及所述体区114的接触面积，从而可以有效降低源极115接触电阻，提高器件雪崩能量。
另外，如图17所示，参阅图1-16，本发明还提供一种沟槽型场效应晶体管结构，其中，所述沟槽型场效应晶体管结构优选采用本发明的制备方法制备得到，当然，还可以采用其他方法制备得到，并不以此为限，所述沟槽型场效应晶体管结构包括：衬底100、外延层101、形成于外延层101中的器件沟槽102、屏蔽介质层107、屏蔽栅层105、第一隔离介质层108、栅介质层109、栅极层110、第二隔离介质层112、体区114、源极115、形成于源极115中并显露体区114的源极接触孔118、源极电极结构122及漏极电极结构123，其中：
所述衬底100具有第一掺杂类型，所述第一掺杂类型(即第一导电类型)可以是P型掺杂，也可以是N型掺杂，另外，在一示例中，可以为重掺杂衬底，如可以是在所述衬底100中掺杂的第一掺杂类型离子的浓度大于等于1×1019/cm3。所述衬底100可以为硅衬底、锗硅衬底、碳化硅衬底等，在本示例中，所述衬底100选用为N++型掺杂的硅衬底，如可以是0.001-0.003ohm*cm。
所述外延层101形成于所述衬底100上，具有所述第一掺杂类型的外延层101，在一示例中，所述外延层101的掺杂浓度低于所述衬底100的掺杂浓度，本示例中，所述外延层101选用为N-型单晶硅外延层101。另外，所述外延层101中形成有若干个器件沟槽102，所述器件沟槽102的个数及布置关系依据实际情况设定，例如，可以是若干个平行间隔排布的条形器件沟槽102。需要说明的，在一示例中，所述外延层101为本实施例所述沟槽型场效应晶体管结构制备方法中经过刻蚀后得到的外延层101。
作为示例，所述外延层101可以是两层或多层叠置的不同浓度掺杂的材料层，其中，材料层的层数以及每一材料层的掺杂浓度可以依据实际需求进行选择，另外，当形成有多层材料层时，所述器件沟槽102的位置可以依据实际进行选择，可以基于上述设置改善器件的特征电阻，例如，在一示例中，所述外延层101包括两层所述材料层，所述器件沟槽102的底部停止在上层的材料层上，即两材料层的交接处，且器件沟槽显露下层的所述材料层。
所述屏蔽介质层107形成于所述器件沟槽102的底部及部分侧壁，所述屏蔽介质层107可以包括但不限于氧化硅，在一可选示例中，所述屏蔽介质层107的厚度可以介于800埃-9000埃之间，以达到良好的屏蔽效果，如可以是1000A、2000A、8000A等。
所述屏蔽栅层105形成于所述屏蔽介质层107表面，并至少填充所述器件沟槽102的底部，所述屏蔽栅层105的材料可以包括但不限于多晶硅。
所述第一隔离介质层108形成于所述屏蔽栅层105上，所述第一隔离介质层108及所述屏蔽介质层107包围所述屏蔽栅层105，所述第一隔离介质层108的材料包括但不限于高密度等离子体(HDP)氧化层，在一示例中，所述第一隔离介质层108的上表面与所述屏蔽介质层107的上表面相平齐，所述第一隔离介质层108的高度范围介于1500A-4500A之间，如可以是2000A、3000A等。
所述栅极介质层形成于所述第一隔离介质层108表面并延伸至所述屏蔽介质层107上表面以及所述器件沟槽102的内壁上，所述栅介质层109的表面围成栅极沟槽，所述栅介质层109的材料可以是氧化硅层或高介电常数介质层，但不局限于此。
所述栅极层110填充于所述栅极沟槽中，且所述栅极层110的上表面低于所述外延层101的上表面，所述栅极层110的材料包括但不限于多晶硅。
所述第二隔离介质层112形成于所述栅极层110上，并至少覆盖所述栅极层110显露的表面，所述第二隔离介质层112及所述栅介质层109将所述栅极层110包围，所述第二隔离介质层112的材料包括但不限于氧化硅，在一示例中，所述第二隔离介质层112高于所述外延层101的上表面。
所述第二掺杂类型的体区114形成于相邻所述器件沟槽102之间的所述外延层101中，并于相邻的所述器件沟槽102相邻接，本示例中，所述第二掺杂类型为P型，所述体区114选择为P-掺杂的体区114，所述源极115形成于所述体区114中，具有所述第一掺杂类型，所述源极115的离子掺杂类型与所述外延层101及所述衬底100的掺杂类型相同，与所述体区114的掺杂类型相反，本示例中，所述源极115选择为N+型掺杂的硅。另外，所述源极115中形成有贯穿所述源极115并显露所述体区114的源极接触孔118，在一示例中，所述源极接触孔118还延伸至所述体区114中。
所述源极电极结构122至少填充于所述源极接触孔118中并与所述源极115及所述体区114均电连接，所述漏极电极结构123形成于所述衬底100远离所述外延层101的一侧并与所述衬底100电连接。其中，所述源极电极结构122与所述源极115及所述体区114均电连接，从而可以将二者进行电性引出，在一示例中，所述源极电极结构122包括若干个填充部120以及覆盖各所述填充部120的覆盖部121，其中，所述填充部120至少填充于所述源极接触孔118，且所述填充部120的上表面不高于所述第二隔离介质层112的上表面，所述填充部120与所述源极接触孔118一一对应，所述填充部120与所述源极115及所述体区114电连接，所述覆盖部121将各所述填充部120，以将各所述填充部120共同进行电性引出，所述覆盖部121还延伸覆盖所述填充部120周围的所述第二隔离介质层112。另外，所述填充部120的材料可以是金属钨、铝或者钛等，也可以是高掺杂的多晶硅，在另一示例中，也可以是依次依次淀积金属钛、氮化钛、钨，依次干法刻蚀或湿法刻回刻钨、氮化钛、钛至目标深度形成所述填充部120，并不以此为限。再淀积所述覆盖部121以及所述漏极电极结构123，所述覆盖部121及所述漏极电极结构123的材料可以选择为导电金属。
作为示例，所述外延层101的上表面高于所述栅极层110的上表面且低于所述第二隔离介质层112的上表面，所述源极电极结构122填充于所述源极接触孔118中还至少延伸至相邻所述第二隔离介质层112之间所述源极接触孔118周围的所述源极115上，即所述源极电极结构122形成一T形接触结构，在一示例中，当所述源极115电极包括所述填充部120及所述覆盖部121时，所述填充部120即为所述T形接触结构，所述T形接触结构增加了与所述源极115及所述体区114的接触面积，从而可以有效降低源极115接触电阻，提高器件雪崩能量。
作为示例，所述沟槽型场效应晶体管结构还包括侧墙117，所述侧墙117形成于所述第二隔离介质层112两侧并位于所述第二隔离介质层112周围的所述源极115上。
作为示例，所述沟槽型场效应晶体管结构还包括掺杂接触区119，所述掺杂接触区119的掺杂类型与所述体区114的掺杂类型一致，且所述掺杂接触区119与所述源极电极结构122相接触。在一示例中，所述掺杂接触区119的掺杂浓度大于所述体区114的掺杂浓度，在本实施例中，选择为P+型掺杂，以降低接触电阻。
作为示例，所述体区114的下表面高于所述栅极层110的下表面，所述源极115的下表面低于所述栅极层110的上表面，所述源极接触孔118形成于所述源极115中还延伸至所述体区114中。
综上所述，本发明提供一种沟槽型场效应晶体管结构极其制备方法，在制备过程中采用自对准工艺，使得元胞单元尺寸(Pitch)不受限于光刻机曝光能力和光刻机对位精度，从而可以进一步减小器件元胞单元尺寸，提高元胞密度，降低器件沟道电阻，得到电性参数稳定且特征导通电阻低的器件结构；通过设置包括“T”结构的形源极电极结构，增加了源极电极结构与源极和体区与的接触面积，从而可有效降低源极接触电阻，提高器件雪崩耐量。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (8)

1.一种沟槽型场效应晶体管结构的制备方法，其特征在于，所述制备方法包括如下步骤：
提供第一掺杂类型的衬底，于所述衬底上形成所述第一掺杂类型的外延层，并于所述外延层中形成若干个器件沟槽；
于所述器件沟槽的内壁形成屏蔽介质层，于所述屏蔽介质层表面形成屏蔽栅层，且所述屏蔽栅层至少填充所述器件沟槽的底部，并于所述屏蔽栅层上形成第一隔离介质层，所述第一隔离介质层及所述屏蔽介质层包围所述屏蔽栅层；
至少于所述器件沟槽的侧壁及所述第一隔离介质层上形成栅介质层，所述栅介质层的表面围成栅极沟槽，并在所述栅极沟槽中填充形成栅极层，且所述栅极层的上表面低于所述外延层的上表面；
于所述栅极层上形成至少覆盖所述栅极层显露的表面的第二隔离介质层，且所述第二隔离介质层填充于所述器件沟槽中；
基于所述第二隔离介质层刻蚀所述器件沟槽周围的所述外延层，刻蚀后的所述外延层的上表面高于所述栅极层的上表面且低于所述第二隔离介质层的上表面，并基于所述第二隔离介质层对刻蚀后的所述外延层依次进行离子注入，以于相邻的所述器件沟槽之间形成第二掺杂类型的体区以及位于体区中的具有所述第一掺杂类型的源极，并至少于所述源极中形成源极接触孔，所述源极接触孔贯穿所述源极并显露所述体区；以及
至少于所述源极接触孔中形成与所述源极及所述体区均电连接的源极电极结构，并于所述衬底远离所述外延层的一侧形成与所述衬底电连接的漏极电极结构，其中，所述源极接触孔的步骤包括：于所述第二隔离介质层及其周围的所述源极上形成连续的自对准刻蚀掩蔽层；对所述自对准刻蚀掩蔽层进行刻蚀至显露所述源极，以形成位于所述第二隔离介质层两侧且位于所述第二隔离介质层周围的所述源极上的侧墙；以及基于所述侧墙对所述体区进行自对准刻蚀，以形成所述源极接触孔。
2.根据权利要求1所述的沟槽型场效应晶体管结构的制备方法，其特征在于，形成所述屏蔽介质层、所述屏蔽栅层以及所述第一隔离介质层的步骤包括：
于所述器件沟槽的内壁沉积屏蔽介质材料层，所述屏蔽介质材料层还延伸至所述器件沟槽周围的所述外延层上；
于所述屏蔽介质材料层表面沉积屏蔽栅材料层，所述屏蔽栅材料层填充满所述器件沟槽并延伸至所述器件沟槽周围的所述屏蔽介质材料层上；
对所述屏蔽栅材料层进行回刻，以形成所述屏蔽栅层；
于所述屏蔽栅层上形成第一隔离介质材料层，所述第一隔离介质材料层填充满所述器件沟槽并延伸至所述器件沟槽周围的所述屏蔽介质材料层上；以及
对所述第一隔离介质材料层及所述屏蔽介质材料层进行回刻，以形成所述第一隔离介质层及所述屏蔽栅介质层，其中，所述第一隔离介质层与所述屏蔽栅介质层的上表面相平齐且均低于所述外延层的上表面。
3.根据权利要求1所述的沟槽型场效应晶体管结构的制备方法，其特征在于，形成所述第二隔离介质层的步骤包括：
于所述栅极层上形成第二隔离介质材料层，所述第二隔离介质材料层还延伸至所述器件沟槽周围的所述外延层上；以及
至少对所述第二隔离介质材料层进行回刻至显露出所述外延层的上表面，以形成所述第二隔离介质层，所述第二隔离介质层的上表面与所述外延层的上表面相平齐。
4.根据权利要求1所述的沟槽型场效应晶体管结构的制备方法，其特征在于，进行离子注入形成的所述体区的下表面高于所述栅极层的下表面，形成的所述源极的下表面低于所述栅极层的上表面；形成的所述源极接触孔还延伸至所述体区中。
5.根据权利要求1所述的沟槽型场效应晶体管结构的制备方法，其特征在于，形成所述源极接触孔之后还包括步骤：基于所述源极接触孔对所述体区进行离子注入以于所述体区中形成掺杂接触区，所述掺杂接触区的掺杂类型与所述体区的掺杂类型一致，且所述掺杂接触区与所述源极电极结构相接触。
6.根据权利要求1所述的沟槽型场效应晶体管结构的制备方法，其特征在于，所述源极电极结构包括若干个填充部以及覆盖各所述填充部的覆盖部，其中，所述填充部至少填充于所述源极接触孔，且所述填充部的上表面不高于所述第二隔离介质层的上表面，所述覆盖部还延伸覆盖所述填充部周围的所述第二隔离介质层。
7.根据权利要求1所述的沟槽型场效应晶体管结构的制备方法，其特征在于，形成所述源极电极结构之前还包括去除所述侧墙的步骤，且所述源极电极结构填充于所述源极接触孔中还至少延伸至相邻所述第二隔离介质层之间所述源极接触孔周围的所述源极上。
8.一种沟槽型场效应晶体管结构，其特征在于，采用如权利要求1～7中任意一项所述的沟槽型场效应晶体管结构的制备方法制备得到，所述沟槽型场效应晶体管结构包括：
第一掺杂类型的衬底；
形成于所述衬底上的所述第一掺杂类型的外延层，所述外延层中形成有若干个器件沟槽；
屏蔽介质层，形成于所述器件沟槽的底部及部分侧壁；
屏蔽栅层，形成于所述屏蔽介质层表面，并至少填充所述器件沟槽的底部；
第一隔离介质层，形成于所述屏蔽栅层上，所述第一隔离介质层及所述屏蔽介质层包围所述屏蔽栅层；
栅介质层，至少形成于所述器件沟槽的侧壁及所述第一隔离介质层表面，所述栅介质层的表面围成栅极沟槽；
栅极层，填充于所述栅极沟槽中，且所述栅极层的上表面低于所述外延层的上表面；
第二隔离介质层，形成于所述栅极层上，并至少覆盖所述栅极层显露的表面；
第二掺杂类型的体区，形成于相邻所述器件沟槽之间的所述外延层中；
形成于所述体区中的所述第一掺杂类型的源极，且所述源极中形成有贯穿所述源极并显露所述体区的源极接触孔；
源极电极结构，至少填充于所述源极接触孔中并与所述源极及所述体区均电连接；
漏极电极结构，形成于所述衬底远离所述外延层的一侧并与所述衬底电连接。
CN201911192262.1A 2019-11-28 2019-11-28 沟槽型场效应晶体管结构及其制备方法 Active CN112864018B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201911192262.1A CN112864018B (zh) 2019-11-28 2019-11-28 沟槽型场效应晶体管结构及其制备方法
JP2021552502A JP2022523960A (ja) 2019-11-28 2019-12-31 トレンチ型電界効果トランジスタの構造及びその製造方法
PCT/CN2019/130511 WO2021103274A1 (zh) 2019-11-28 2019-12-31 沟槽型场效应晶体管结构及其制备方法
EP19954187.1A EP3965166A4 (en) 2019-11-28 2019-12-31 TRENCH FIELD EFFECT TRANSISTOR STRUCTURE AND METHOD OF MANUFACTURE THEREOF
KR1020217026141A KR102614549B1 (ko) 2019-11-28 2019-12-31 트렌치 전계효과 트랜지스터 구조 및 그 제조 방법
US17/616,464 US20220328658A1 (en) 2019-11-28 2019-12-31 Trench field effect transistor structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911192262.1A CN112864018B (zh) 2019-11-28 2019-11-28 沟槽型场效应晶体管结构及其制备方法

Publications (2)

Publication Number Publication Date
CN112864018A CN112864018A (zh) 2021-05-28
CN112864018B true CN112864018B (zh) 2022-07-19

Family

ID=75995608

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911192262.1A Active CN112864018B (zh) 2019-11-28 2019-11-28 沟槽型场效应晶体管结构及其制备方法

Country Status (6)

Country Link
US (1) US20220328658A1 (zh)
EP (1) EP3965166A4 (zh)
JP (1) JP2022523960A (zh)
KR (1) KR102614549B1 (zh)
CN (1) CN112864018B (zh)
WO (1) WO2021103274A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11848378B2 (en) * 2020-08-13 2023-12-19 Stmicroelectronics Pte Ltd Split-gate trench power MOSFET with self-aligned poly-to-poly isolation
CN113270321A (zh) * 2021-07-01 2021-08-17 安建科技(深圳)有限公司 一种高密度屏蔽栅沟槽型场效应管器件的制造方法
CN113725300B (zh) * 2021-08-30 2022-04-26 深圳真茂佳半导体有限公司 多源mos管共用栅极的芯片结构及其制造方法
CN114420637B (zh) * 2021-12-22 2023-12-29 深圳深爱半导体股份有限公司 半导体器件结构及其制备方法
CN114068683B (zh) * 2022-01-17 2022-04-22 深圳市威兆半导体有限公司 屏蔽栅极金氧半场效晶体管元胞结构、晶体管及制造方法
CN114242596A (zh) * 2022-02-28 2022-03-25 深圳市美浦森半导体有限公司 一种mosfet器件及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847880A (zh) * 2017-01-23 2017-06-13 矽力杰半导体技术(杭州)有限公司 一种半导体器件及其制备方法
CN108257869A (zh) * 2016-12-28 2018-07-06 中航（重庆）微电子有限公司 屏蔽栅沟槽mosfet的制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006202931A (ja) * 2005-01-20 2006-08-03 Renesas Technology Corp 半導体装置およびその製造方法
US7385248B2 (en) * 2005-08-09 2008-06-10 Fairchild Semiconductor Corporation Shielded gate field effect transistor with improved inter-poly dielectric
US9947770B2 (en) * 2007-04-03 2018-04-17 Vishay-Siliconix Self-aligned trench MOSFET and method of manufacture
US7799642B2 (en) * 2007-10-02 2010-09-21 Inpower Semiconductor Co., Ltd. Trench MOSFET and method of manufacture utilizing two masks
US8686493B2 (en) * 2007-10-04 2014-04-01 Fairchild Semiconductor Corporation High density FET with integrated Schottky
US8362548B2 (en) * 2008-11-14 2013-01-29 Semiconductor Components Industries, Llc Contact structure for semiconductor device having trench shield electrode and method
US7952141B2 (en) * 2009-07-24 2011-05-31 Fairchild Semiconductor Corporation Shield contacts in a shielded gate MOSFET
US8779510B2 (en) * 2010-06-01 2014-07-15 Alpha And Omega Semiconductor Incorporated Semiconductor power devices manufactured with self-aligned processes and more reliable electrical contacts
US8829603B2 (en) * 2011-08-18 2014-09-09 Alpha And Omega Semiconductor Incorporated Shielded gate trench MOSFET package
US20140273374A1 (en) * 2013-03-15 2014-09-18 Joseph Yedinak Vertical Doping and Capacitive Balancing for Power Semiconductor Devices
JP6170812B2 (ja) * 2013-03-19 2017-07-26 株式会社東芝 半導体装置の製造方法
US9281368B1 (en) * 2014-12-12 2016-03-08 Alpha And Omega Semiconductor Incorporated Split-gate trench power MOSFET with protected shield oxide
US10020380B2 (en) * 2015-01-23 2018-07-10 Alpha And Omega Semiconductor Incorporated Power device with high aspect ratio trench contacts and submicron pitches between trenches
CN107871787B (zh) * 2017-10-11 2021-10-12 矽力杰半导体技术(杭州)有限公司 一种制造沟槽mosfet的方法
JP2019129300A (ja) * 2018-01-26 2019-08-01 トヨタ自動車株式会社 半導体装置とその製造方法
US10777661B2 (en) * 2018-03-01 2020-09-15 Ipower Semiconductor Method of manufacturing shielded gate trench MOSFET devices
JP6918736B2 (ja) * 2018-04-02 2021-08-11 株式会社豊田中央研究所 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108257869A (zh) * 2016-12-28 2018-07-06 中航（重庆）微电子有限公司 屏蔽栅沟槽mosfet的制备方法
CN106847880A (zh) * 2017-01-23 2017-06-13 矽力杰半导体技术(杭州)有限公司 一种半导体器件及其制备方法

Also Published As

Publication number Publication date
US20220328658A1 (en) 2022-10-13
KR102614549B1 (ko) 2023-12-14
WO2021103274A1 (zh) 2021-06-03
KR20210115016A (ko) 2021-09-24
JP2022523960A (ja) 2022-04-27
CN112864018A (zh) 2021-05-28
EP3965166A4 (en) 2023-02-08
EP3965166A1 (en) 2022-03-09

Similar Documents

Publication Publication Date Title
CN112864018B (zh) 沟槽型场效应晶体管结构及其制备方法
US8399957B2 (en) Dual-depth self-aligned isolation structure for a back gate electrode
CN105304692B (zh) 用于在沟槽功率mosfet中优化端接设计的不对称多晶硅栅极的制备方法
JP2000252468A (ja) 埋め込みゲートを有するｍｏｓゲート装置およびその製造方法
CN113130633B (zh) 沟槽型场效应晶体管结构及其制备方法
CN115701211A (zh) 半导体结构及其制作方法
CN116779446A (zh) 屏蔽栅mos器件及其制造方法
TWI803288B (zh) 集成的平面-溝道閘極功率mosfet
CN112652652A (zh) 沟槽型场效应晶体管结构及其制备方法
CN113809148B (zh) 功率元件及其制造方法
TWI812995B (zh) SiC MOSFET器件的製造方法
CN113921610B (zh) Ldmos器件结构及其制造方法
CN113809162B (zh) 功率元件
US20130307064A1 (en) Power transistor device and fabricating method thereof
CN115568203A (zh) 半导体结构及其制作方法
CN112687735A (zh) 一种屏蔽栅功率器件及其制备方法
RU2810689C1 (ru) Полупроводниковая структура и способ ее изготовления
RU2807501C1 (ru) Полупроводниковая структура и способ ее изготовления
EP4297100A1 (en) Method for producing a semiconductor device and semiconductor device
CN113284953B (zh) 一种屏蔽栅沟槽型mosfet结构及其制造方法
TWI804234B (zh) 半導體結構及其形成方法
KR20230009275A (ko) 전력 반도체 소자 및 그 제조 방법
CN115910795A (zh) 一种屏蔽栅功率器件及其制备方法
CN116666224A (zh) 沟槽型绝缘栅场效应管器件及其制造方法、电子元件
CN116230515A (zh) 一种半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant