CN114068683B - 屏蔽栅极金氧半场效晶体管元胞结构、晶体管及制造方法 - Google Patents

屏蔽栅极金氧半场效晶体管元胞结构、晶体管及制造方法 Download PDF

Info

Publication number
CN114068683B
CN114068683B CN202210049709.5A CN202210049709A CN114068683B CN 114068683 B CN114068683 B CN 114068683B CN 202210049709 A CN202210049709 A CN 202210049709A CN 114068683 B CN114068683 B CN 114068683B
Authority
CN
China
Prior art keywords
groove
silicon
narrow
layer
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210049709.5A
Other languages
English (en)
Other versions
CN114068683A (zh
Inventor
李伟聪
姜春亮
雷秀芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Vergiga Semiconductor Co Ltd
Original Assignee
Vanguard Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vanguard Semiconductor Co Ltd filed Critical Vanguard Semiconductor Co Ltd
Priority to CN202210049709.5A priority Critical patent/CN114068683B/zh
Publication of CN114068683A publication Critical patent/CN114068683A/zh
Application granted granted Critical
Publication of CN114068683B publication Critical patent/CN114068683B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • H01L29/404Multiple field plate structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • H01L29/0696Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • H01L29/407Recessed field plates, e.g. trench field plates, buried field plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode
    • H01L29/4236Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Weting (AREA)

Abstract

本发明公开了屏蔽栅极金氧半场效晶体管元胞结构、晶体管及制造方法,属于半导体领域。一种屏蔽栅极金氧半场效晶体管的元胞结构,多个包括刻蚀在硅基层上的上窄下宽的沟槽,所述沟槽内多次垫积氧化层和多晶硅形成包裹有氧化层的两个屏蔽栅极;本发明在维持相邻两个元胞的屏蔽栅极之间距离及沟槽深度不变的情况下,通过上窄下宽的沟槽,增加了屏蔽栅极的氧化层的厚度,减少了沟槽与沟槽之间的距离,从而在相同导通电阻下获得更多的BV耐压,由U型槽变成上窄下宽的沟槽,增加了氧化层的厚度。

Description

屏蔽栅极金氧半场效晶体管元胞结构、晶体管及制造方法
技术领域
本发明涉及半导体技术领域,尤其涉及一种屏蔽栅极金氧半场效晶体管元胞结构、晶体管及制造方法。
背景技术
功率器件的发展中为了改善击穿电压和导通电阻的折中关系,及所谓的硅极限,在低压产品中为了打破导通电阻的硅极限,采用屏蔽栅极结构,及在元胞区内将沟槽下半部分的屏蔽栅极作为体内场板,增加沟槽之间的横向耗尽,就可以打破硅极限。
影响屏蔽栅金氧半场效晶体管导通电阻与击穿电压关联的主要因素有1.沟槽的深度;2.栅极氧化层的厚度,厚度越厚击穿电压越大;3.元胞与元胞的距离;4.沟槽与沟槽之间的距离,离越小横向耗尽越强及击穿电压越高;基于此一种在相同导通电阻下以获得更多的BV耐压的元胞结构、晶体管及其制造方法十分重要。
发明内容
本发明的目的是为了解决现有技术中现有的晶体管相同导通电阻下BV耐压需要进一步提升的问题,而提出的一种屏蔽栅极金氧半场效晶体管的元胞结构、晶体管及其制造方法。
为了实现上述目的,本发明采用了如下技术方案:
一种屏蔽栅极金氧半场效晶体管的元胞结构,多个包括刻蚀在硅基层上的上窄下宽的沟槽,所述沟槽内多次垫积氧化层和多晶硅形成包裹有氧化层的两个屏蔽栅极。
一种金氧半场效晶体管,采用所述的屏蔽栅极金氧半场效晶体管的元胞结构。
优选的,所述硅基层上表面依次设有P型衬底和N型源极。
优选的,所述P型衬底的注入材料为硼或氟化硼,所述N型源极的注入材料为砷或磷。
优选的,所述P型衬底和N型源极上刻蚀连接孔,所述连接孔内垫积金属材料形成源极金属,金属材料为铝或铜。
一种如所述的金氧半场效晶体管的制造方法,主要包括以下步骤:
S1、通过光刻的方式在硅基层的光刻第一阻挡层;
S2、然后进行沟槽的上部分刻蚀,形成沟槽的上窄结构;
S3、在形成的上窄的沟槽的四周内壁光刻第二阻挡层;
S4、利用湿法刻蚀的方式在沟槽的底壁刻蚀,形成沟槽的下宽结构;
S5、去除第一阻挡层和第二阻挡层,形成完整的上窄下宽结构的沟槽;
S6、在所述的步骤S5中的上窄下宽结构的沟槽中多次垫积氧化层和多晶硅,形成包裹有氧化层的两个屏蔽栅极;
S7、在所述的硅基层的上表面依次注入P型材料和N型材料,形成P型衬底和N型源极结构;
S8、通过刻蚀的方式在P型衬底和N型源极结构处形成连接孔,并在连接孔处垫积金属材料形成源极金属;
所述步骤S1和步骤S3中的第一阻挡层和第二阻挡层为二氧化硅阻挡层,在进行光刻的主要方法为先在表面涂覆光刻胶,然后利用光刻机进行照射形成二氧化化硅阻挡层;
在步骤S3中向上窄的沟槽的四周内壁涂覆光刻胶后,在上窄的沟槽滴加一层硅墨水;
所述硅墨水的组成为5-20%的纳米硅粉、20-40%的有机溶剂、5-15 %的增稠剂和2-5%的黑色素;
所述步骤S4中湿法刻蚀的方法,采用KOH强碱溶液和异丙醇的混合溶液进行刻蚀。
与现有技术相比,本发明提供了一种屏蔽栅极金氧半场效晶体管的元胞结构、晶体管及其制造方法,具备以下有益效果:
该屏蔽栅极金氧半场效晶体管的元胞结构、晶体管及其制造方法,在维持相邻两个元胞的屏蔽栅极之间距离B及沟槽深度不变的情况下,通过上窄下宽的沟槽,增加了屏蔽栅极的氧化层的厚度,减少了沟槽与沟槽之间的距离A,从而在相同导通电阻下获得更多的BV耐压,由U型槽变成上窄下宽的沟槽,增加了氧化层的厚度。
附图说明
图1为本发明提出的一种屏蔽栅极金氧半场效晶体管的元胞结构、晶体管及其制造方法的步骤S1、S2的结构示意图;
图2为本发明提出的一种屏蔽栅极金氧半场效晶体管的元胞结构、晶体管及其制造方法的步骤S3的结构示意图;
图3为本发明提出的一种屏蔽栅极金氧半场效晶体管的元胞结构、晶体管及其制造方法的步骤S4的结构示意图;
图4为本发明提出的一种屏蔽栅极金氧半场效晶体管的元胞结构、晶体管及其制造方法的步骤S5的结构示意图;
图5为本发明提出的一种屏蔽栅极金氧半场效晶体管的元胞结构、晶体管及其制造方法的步骤S6的结构示意图;
图6为本发明提出的一种屏蔽栅极金氧半场效晶体管的元胞结构、晶体管及其制造方法的步骤S7的结构示意图;
图7本发明提出的一种屏蔽栅极金氧半场效晶体管的元胞结构、晶体管及其制造方法的步骤S8的结构示意图。
图中:1、硅基层;2、上窄结构;3、第一阻挡层;4、第二阻挡层;5、下宽结构;6、氧化层;7、屏蔽栅极;8、连接孔;9、P型衬底;10、N型源极;11、源极金属。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。
在本发明的描述中,需要理解的是,术语“上”、“下”、“前”、“后”、“左”、“右”、“顶”“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
实施例一:
参照图1-7,一种屏蔽栅极金氧半场效晶体管的元胞结构,多个包括刻蚀在硅基层1上的上窄下宽的沟槽,沟槽内多次垫积氧化层6和多晶硅形成包裹有氧化层6的两个屏蔽栅极7,沟槽的上窄下宽的结构,能够使得屏蔽栅极7的氧化层6厚度增加。
一种金氧半场效晶体管,采用屏蔽栅极金氧半场效晶体管的元胞结构,屏蔽栅极金氧半场效晶体管的元胞结构、晶体管及其制造方法,在维持相邻两个元胞的屏蔽栅极7之间距离B及沟槽深度不变的情况下,通过上窄下宽的沟槽,增加了屏蔽栅极7的氧化层6的厚度,减少了沟槽与沟槽之间的距离A,从而在相同导通电阻下获得更多的BV耐压,由U型槽变成上窄下宽的沟槽,增加了氧化层6的厚度。
硅基层1上表面依次设有P型衬底9和N型源极10,P型衬底9实现良好的绝缘作用。
P型衬底9的注入材料为硼,N型源极10的注入材料为砷。
P型衬底9和N型源极10上刻蚀连接孔8,连接孔8内垫积金属材料形成源极金属11,金属材料为铝,实现能够很好的连接源极金属11材料,实现电性导通。
一种如金氧半场效晶体管的制造方法,主要包括以下步骤:
S1、通过光刻的方式在硅基层1的光刻第一阻挡层3,第一阻挡层3和第二阻挡层4为二氧化硅阻挡层,在进行光刻的主要方法为先在表面涂覆光刻胶,然后利用光刻机进行照射形成二氧化化硅阻挡层;
实现进行光刻能够,均匀的涂覆一层二氧化硅阻挡层,为后续的刻蚀沟槽做隔离准备,确保准确的刻蚀;
S2、然后进行沟槽的上部分刻蚀,形成沟槽的上窄结构2,由于刻蚀一般采用强碱溶液刻蚀,而强碱溶液不会与二氧化硅反应,从而会在指定的没有涂覆二氧化硅阻挡层的部分进行准确的刻蚀,硅基层1;
S3、在形成的上窄的沟槽的四周内壁光刻第二阻挡层4,向上窄的沟槽的四周内壁涂覆光刻胶后,在上窄的沟槽滴加一层硅墨水,硅墨水的组成为 10%的纳米硅粉、30% 的有机溶剂、 10 %的增稠剂和4%的黑色素,由于刻蚀了上窄的沟槽,在沟槽内壁涂覆第二阻挡层4的时候,多是采用光刻机进行覆盖二氧化硅保护层,首先涂覆光刻胶,然后激光生产二氧化硅保护层,由于沟槽的孔洞形状,内壁涂覆的时候,光刻胶可能会流到上窄沟槽的底部,会有部分的残留在底壁,若此时光刻机进行激光照射的时候,激光有可能会照射到上窄的沟槽底部,导致其底部也会生产二氧化硅保护层,从而导致后续的硅基层1蚀刻造成影响,导致蚀刻下宽的沟槽受到影响,蚀刻不全面,而本技术方案中,在上窄的沟槽底部滴加一层硅墨水,因为其黑色的,能够有效的隔绝激光,无法照射到底部的材料光刻胶,不会生产二氧化硅,光刻生产二氧化硅保护层后即可擦除硅墨水,因硅墨水中采用了纳米硅粉,就算有材料,在湿法刻蚀的时候,强碱溶液也会刻蚀纳米硅粉,能够进行正常的刻蚀;
S4、利用湿法刻蚀的方式在沟槽的底壁刻蚀,形成沟槽的下宽结构5,湿法刻蚀的方法,采用KOH强碱溶液和异丙醇的混合溶液进行刻蚀,刻蚀效果佳;
S5、去除第一阻挡层3和第二阻挡层4,形成完整的上窄下宽结构的沟槽;
S6、在步骤S5中的上窄下宽结构的沟槽中多次垫积氧化层6和多晶硅,形成包裹有氧化层6的两个屏蔽栅极7;
S7、在硅基层1的上表面依次注入P型材料和N型材料,形成P型衬底9和N型源极10结构;
S8、通过刻蚀的方式在P型衬底9和N型源极10结构处形成连接孔8,并在连接孔8处垫积金属材料形成源极金属11。
实施例二:
参照图1-7,一种屏蔽栅极金氧半场效晶体管的元胞结构,多个包括刻蚀在硅基层1上的上窄下宽的沟槽,沟槽内多次垫积氧化层6和多晶硅形成包裹有氧化层6的两个屏蔽栅极7,沟槽的上窄下宽的结构,能够使得屏蔽栅极7的氧化层6厚度增加。
一种金氧半场效晶体管,采用屏蔽栅极金氧半场效晶体管的元胞结构,屏蔽栅极金氧半场效晶体管的元胞结构、晶体管及其制造方法,在维持相邻两个元胞的屏蔽栅极7之间距离B及沟槽深度不变的情况下,通过上窄下宽的沟槽,增加了屏蔽栅极7的氧化层6的厚度,减少了沟槽与沟槽之间的距离A,从而在相同导通电阻下获得更多的BV耐压,由U型槽变成上窄下宽的沟槽,增加了氧化层6的厚度。
硅基层1上表面依次设有P型衬底9和N型源极10,P型衬底9实现良好的绝缘作用。
P型衬底9的注入材料为氟化硼,N型源极10的注入材料为磷。
P型衬底9和N型源极10上刻蚀连接孔8,连接孔8内垫积金属材料形成源极金属11,金属材料为铜,实现能够很好的连接源极金属11材料,实现电性导通。
一种如金氧半场效晶体管的制造方法,主要包括以下步骤:
S1、通过光刻的方式在硅基层1的光刻第一阻挡层3,第一阻挡层3和第二阻挡层4为二氧化硅阻挡层,在进行光刻的主要方法为先在表面涂覆光刻胶,然后利用光刻机进行照射形成二氧化化硅阻挡层;
实现进行光刻能够,均匀的涂覆一层二氧化硅阻挡层,为后续的刻蚀沟槽做隔离准备,确保准确的刻蚀;
S2、然后进行沟槽的上部分刻蚀,形成沟槽的上窄结构2,由于刻蚀一般采用强碱溶液刻蚀,而强碱溶液不会与二氧化硅反应,从而会在指定的没有涂覆二氧化硅阻挡层的部分进行准确的刻蚀,硅基层1;
S3、在形成的上窄的沟槽的四周内壁光刻第二阻挡层4,向上窄的沟槽的四周内壁涂覆光刻胶后,在上窄的沟槽滴加一层硅墨水,硅墨水的组成为 18%的纳米硅粉、20% 的有机溶剂、 10 %的增稠剂和5%的黑色素,由于刻蚀了上窄的沟槽,在沟槽内壁涂覆第二阻挡层4的时候,多是采用光刻机进行覆盖二氧化硅保护层,首先涂覆光刻胶,然后激光生产二氧化硅保护层,由于沟槽的孔洞形状,内壁涂覆的时候,光刻胶可能会流到上窄沟槽的底部,会有部分的残留在底壁,若此时光刻机进行激光照射的时候,激光有可能会照射到上窄的沟槽底部,导致其底部也会生产二氧化硅保护层,从而导致后续的硅基层1蚀刻造成影响,导致蚀刻下宽的沟槽受到影响,蚀刻不全面,而本技术方案中,在上窄的沟槽底部滴加一层硅墨水,因为其黑色的,能够有效的隔绝激光,无法照射到底部的材料光刻胶,不会生产二氧化硅,光刻生产二氧化硅保护层后即可擦除硅墨水,因硅墨水中采用了纳米硅粉,就算有材料,在湿法刻蚀的时候,强碱溶液也会刻蚀纳米硅粉,能够进行正常的刻蚀;
S4、利用湿法刻蚀的方式在沟槽的底壁刻蚀,形成沟槽的下宽结构5,湿法刻蚀的方法,采用KOH强碱溶液和异丙醇的混合溶液进行刻蚀,刻蚀效果佳;
S5、去除第一阻挡层3和第二阻挡层4,形成完整的上窄下宽结构的沟槽;
S6、在步骤S5中的上窄下宽结构的沟槽中多次垫积氧化层6和多晶硅,形成包裹有氧化层6的两个屏蔽栅极7;
S7、在硅基层1的上表面依次注入P型材料和N型材料,形成P型衬底9和N型源极10结构;
S8、通过刻蚀的方式在P型衬底9和N型源极10结构处形成连接孔8,并在连接孔8处垫积金属材料形成源极金属11。
实施例三:
参照图1-7,一种屏蔽栅极金氧半场效晶体管的元胞结构,多个包括刻蚀在硅基层1上的上窄下宽的沟槽,沟槽内多次垫积氧化层6和多晶硅形成包裹有氧化层6的两个屏蔽栅极7,沟槽的上窄下宽的结构,能够使得屏蔽栅极7的氧化层6厚度增加。
一种金氧半场效晶体管,采用屏蔽栅极金氧半场效晶体管的元胞结构,屏蔽栅极金氧半场效晶体管的元胞结构、晶体管及其制造方法,在维持相邻两个元胞的屏蔽栅极7之间距离B及沟槽深度不变的情况下,通过上窄下宽的沟槽,增加了屏蔽栅极7的氧化层6的厚度,减少了沟槽与沟槽之间的距离A,从而在相同导通电阻下获得更多的BV耐压,由U型槽变成上窄下宽的沟槽,增加了氧化层6的厚度。
硅基层1上表面依次设有P型衬底9和N型源极10,P型衬底9实现良好的绝缘作用。
P型衬底9的注入材料为硼,N型源极10的注入材料为磷。
P型衬底9和N型源极10上刻蚀连接孔8,连接孔8内垫积金属材料形成源极金属11,金属材料为铜,实现能够很好的连接源极金属11材料,实现电性导通。
一种如金氧半场效晶体管的制造方法,主要包括以下步骤:
S1、通过光刻的方式在硅基层1的光刻第一阻挡层3,第一阻挡层3和第二阻挡层4为二氧化硅阻挡层,在进行光刻的主要方法为先在表面涂覆光刻胶,然后利用光刻机进行照射形成二氧化化硅阻挡层;
实现进行光刻能够,均匀的涂覆一层二氧化硅阻挡层,为后续的刻蚀沟槽做隔离准备,确保准确的刻蚀;
S2、然后进行沟槽的上部分刻蚀,形成沟槽的上窄结构2,由于刻蚀一般采用强碱溶液刻蚀,而强碱溶液不会与二氧化硅反应,从而会在指定的没有涂覆二氧化硅阻挡层的部分进行准确的刻蚀,硅基层1;
S3、在形成的上窄的沟槽的四周内壁光刻第二阻挡层4,向上窄的沟槽的四周内壁涂覆光刻胶后,在上窄的沟槽滴加一层硅墨水,硅墨水的组成为 15%的纳米硅粉、25% 的有机溶剂、 3 %的增稠剂和3%的黑色素,由于刻蚀了上窄的沟槽,在沟槽内壁涂覆第二阻挡层4的时候,多是采用光刻机进行覆盖二氧化硅保护层,首先涂覆光刻胶,然后激光生产二氧化硅保护层,由于沟槽的孔洞形状,内壁涂覆的时候,光刻胶可能会流到上窄沟槽的底部,会有部分的残留在底壁,若此时光刻机进行激光照射的时候,激光有可能会照射到上窄的沟槽底部,导致其底部也会生产二氧化硅保护层,从而导致后续的硅基层1蚀刻造成影响,导致蚀刻下宽的沟槽受到影响,蚀刻不全面,而本技术方案中,在上窄的沟槽底部滴加一层硅墨水,因为其黑色的,能够有效的隔绝激光,无法照射到底部的材料光刻胶,不会生产二氧化硅,光刻生产二氧化硅保护层后即可擦除硅墨水,因硅墨水中采用了纳米硅粉,就算有材料,在湿法刻蚀的时候,强碱溶液也会刻蚀纳米硅粉,能够进行正常的刻蚀;
S4、利用湿法刻蚀的方式在沟槽的底壁刻蚀,形成沟槽的下宽结构5,湿法刻蚀的方法,采用KOH强碱溶液和异丙醇的混合溶液进行刻蚀,刻蚀效果佳;
S5、去除第一阻挡层3和第二阻挡层4,形成完整的上窄下宽结构的沟槽;
S6、在步骤S5中的上窄下宽结构的沟槽中多次垫积氧化层6和多晶硅,形成包裹有氧化层6的两个屏蔽栅极7;
S7、在硅基层1的上表面依次注入P型材料和N型材料,形成P型衬底9和N型源极10结构;
S8、通过刻蚀的方式在P型衬底9和N型源极10结构处形成连接孔8,并在连接孔8处垫积金属材料形成源极金属11。
实施例四:
参照图1-7,一种屏蔽栅极金氧半场效晶体管的元胞结构,多个包括刻蚀在硅基层1上的上窄下宽的沟槽,沟槽内多次垫积氧化层6和多晶硅形成包裹有氧化层6的两个屏蔽栅极7,沟槽的上窄下宽的结构,能够使得屏蔽栅极7的氧化层6厚度增加。
一种金氧半场效晶体管,采用屏蔽栅极金氧半场效晶体管的元胞结构,屏蔽栅极金氧半场效晶体管的元胞结构、晶体管及其制造方法,在维持相邻两个元胞的屏蔽栅极7之间距离B及沟槽深度不变的情况下,通过上窄下宽的沟槽,增加了屏蔽栅极7的氧化层6的厚度,减少了沟槽与沟槽之间的距离A,从而在相同导通电阻下获得更多的BV耐压,由U型槽变成上窄下宽的沟槽,增加了氧化层6的厚度。
硅基层1上表面依次设有P型衬底9和N型源极10,P型衬底9实现良好的绝缘作用。
P型衬底9的注入材料为氟化硼,N型源极10的注入材料为砷。
P型衬底9和N型源极10上刻蚀连接孔8,连接孔8内垫积金属材料形成源极金属11,金属材料为铝,实现能够很好的连接源极金属11材料,实现电性导通。
一种如金氧半场效晶体管的制造方法,主要包括以下步骤:
S1、通过光刻的方式在硅基层1的光刻第一阻挡层3,第一阻挡层3和第二阻挡层4为二氧化硅阻挡层,在进行光刻的主要方法为先在表面涂覆光刻胶,然后利用光刻机进行照射形成二氧化化硅阻挡层;
实现进行光刻能够,均匀的涂覆一层二氧化硅阻挡层,为后续的刻蚀沟槽做隔离准备,确保准确的刻蚀;
S2、然后进行沟槽的上部分刻蚀,形成沟槽的上窄结构2,由于刻蚀一般采用强碱溶液刻蚀,而强碱溶液不会与二氧化硅反应,从而会在指定的没有涂覆二氧化硅阻挡层的部分进行准确的刻蚀,硅基层1;
S3、在形成的上窄的沟槽的四周内壁光刻第二阻挡层4,向上窄的沟槽的四周内壁涂覆光刻胶后,在上窄的沟槽滴加一层硅墨水,硅墨水的组成为 20%的纳米硅粉、40% 的有机溶剂、 12 %的增稠剂和2%的黑色素,由于刻蚀了上窄的沟槽,在沟槽内壁涂覆第二阻挡层4的时候,多是采用光刻机进行覆盖二氧化硅保护层,首先涂覆光刻胶,然后激光生产二氧化硅保护层,由于沟槽的孔洞形状,内壁涂覆的时候,光刻胶可能会流到上窄沟槽的底部,会有部分的残留在底壁,若此时光刻机进行激光照射的时候,激光有可能会照射到上窄的沟槽底部,导致其底部也会生产二氧化硅保护层,从而导致后续的硅基层1蚀刻造成影响,导致蚀刻下宽的沟槽受到影响,蚀刻不全面,而本技术方案中,在上窄的沟槽底部滴加一层硅墨水,因为其黑色的,能够有效的隔绝激光,无法照射到底部的材料光刻胶,不会生产二氧化硅,光刻生产二氧化硅保护层后即可擦除硅墨水,因硅墨水中采用了纳米硅粉,就算有材料,在湿法刻蚀的时候,强碱溶液也会刻蚀纳米硅粉,能够进行正常的刻蚀;
S4、利用湿法刻蚀的方式在沟槽的底壁刻蚀,形成沟槽的下宽结构5,湿法刻蚀的方法,采用KOH强碱溶液和异丙醇的混合溶液进行刻蚀,刻蚀效果佳;
S5、去除第一阻挡层3和第二阻挡层4,形成完整的上窄下宽结构的沟槽;
S6、在步骤S5中的上窄下宽结构的沟槽中多次垫积氧化层6和多晶硅,形成包裹有氧化层6的两个屏蔽栅极7;
S7、在硅基层1的上表面依次注入P型材料和N型材料,形成P型衬底9和N型源极10结构;
S8、通过刻蚀的方式在P型衬底9和N型源极10结构处形成连接孔8,并在连接孔8处垫积金属材料形成源极金属11。
以上所述,仅为本发明较佳的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,根据本发明的技术方案及其发明构思加以等同替换或改变,都应涵盖在本发明的保护范围之内。

Claims (1)

1.一种金氧半场效晶体管的制造方法,应用于一种金氧半场效晶体管;
所述金氧半场效晶体管采用一种屏蔽栅极金氧半场效晶体管的元胞结构,其中包括多个包括刻蚀在硅基层(1)上的上窄下宽的沟槽,所述沟槽内多次垫积氧化层(6)和多晶硅形成包裹有氧化层(6)的两个屏蔽栅极(7);
所述硅基层(1)上表面依次设有P型衬底(9)和N型源极(10);
所述P型衬底(9)的注入材料为硼或氟化硼,所述N型源极(10)的注入材料为砷或磷;
所述P型衬底(9)和N型源极(10)上刻蚀连接孔(8),所述连接孔(8)内垫积金属材料形成源极金属(11),金属材料为铝或铜;
其特征在于,主要包括以下步骤:
S1、通过光刻的方式在硅基层(1)的光刻第一阻挡层(3);
S2、然后进行沟槽的上部分刻蚀,形成沟槽的上窄结构(2);
S3、在形成的上窄的沟槽的四周内壁光刻第二阻挡层(4);
S4、利用湿法刻蚀的方式在沟槽的底壁刻蚀,形成沟槽的下宽结构(5);
S5、去除第一阻挡层(3)和第二阻挡层(4),形成完整的上窄下宽结构的沟槽;
S6、在所述的步骤S5中的上窄下宽结构的沟槽中多次垫积氧化层(6)和多晶硅,形成包裹有氧化层(6)的两个屏蔽栅极(7);
S7、在所述的硅基层(1)的上表面依次注入P型材料和N型材料,形成P型衬底(9)和N型源极(10)结构;
S8、通过刻蚀的方式在P型衬底(9)和N型源极(10)结构处形成连接孔(8),并在连接孔处垫积金属材料形成源极金属(11);
所述步骤S1和步骤S3中的第一阻挡层(3)和第二阻挡层(4)为二氧化硅阻挡层,在进行光刻的主要方法为先在表面涂覆光刻胶,然后利用光刻机进行照射形成二氧化硅阻挡层;
在步骤S3中向上窄的沟槽的四周内壁涂覆光刻胶后,在上窄的沟槽滴加一层硅墨水;
所述硅墨水的组成为5-20%的纳米硅粉、20-40%的有机溶剂、5-15 %的增稠剂和2-5%的黑色素;
所述步骤S4中湿法刻蚀的方法,采用KOH强碱溶液和异丙醇的混合溶液进行刻蚀。
CN202210049709.5A 2022-01-17 2022-01-17 屏蔽栅极金氧半场效晶体管元胞结构、晶体管及制造方法 Active CN114068683B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210049709.5A CN114068683B (zh) 2022-01-17 2022-01-17 屏蔽栅极金氧半场效晶体管元胞结构、晶体管及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210049709.5A CN114068683B (zh) 2022-01-17 2022-01-17 屏蔽栅极金氧半场效晶体管元胞结构、晶体管及制造方法

Publications (2)

Publication Number Publication Date
CN114068683A CN114068683A (zh) 2022-02-18
CN114068683B true CN114068683B (zh) 2022-04-22

Family

ID=80231151

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210049709.5A Active CN114068683B (zh) 2022-01-17 2022-01-17 屏蔽栅极金氧半场效晶体管元胞结构、晶体管及制造方法

Country Status (1)

Country Link
CN (1) CN114068683B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101101878A (zh) * 2006-06-12 2008-01-09 高菲欧股份有限公司 印刷式自对准上闸极薄膜晶体管
CN111799161A (zh) * 2019-04-08 2020-10-20 上海先进半导体制造股份有限公司 低压屏蔽栅场效应晶体管制作方法
WO2021103274A1 (zh) * 2019-11-28 2021-06-03 华润微电子(重庆)有限公司 沟槽型场效应晶体管结构及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5217919A (en) * 1992-03-19 1993-06-08 Harris Corporation Method of forming island with polysilicon-filled trench isolation
US7183610B2 (en) * 2004-04-30 2007-02-27 Siliconix Incorporated Super trench MOSFET including buried source electrode and method of fabricating the same
JP5510309B2 (ja) * 2010-12-22 2014-06-04 株式会社デンソー 炭化珪素半導体装置およびその製造方法
WO2014102916A1 (ja) * 2012-12-26 2014-07-03 株式会社日立製作所 炭化珪素半導体装置
CN108400094B (zh) * 2018-04-19 2020-12-25 济南安海半导体有限公司 屏蔽栅场效应晶体管及其制造方法(锤形)
CN111489974B (zh) * 2020-04-13 2021-12-31 北京元芯碳基集成电路研究院 一种集成电路局部缺陷修补工艺
CN111540677B (zh) * 2020-05-28 2023-03-21 绍兴同芯成集成电路有限公司 一种三层阶梯状沟槽晶体管的制造工艺

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101101878A (zh) * 2006-06-12 2008-01-09 高菲欧股份有限公司 印刷式自对准上闸极薄膜晶体管
CN111799161A (zh) * 2019-04-08 2020-10-20 上海先进半导体制造股份有限公司 低压屏蔽栅场效应晶体管制作方法
WO2021103274A1 (zh) * 2019-11-28 2021-06-03 华润微电子(重庆)有限公司 沟槽型场效应晶体管结构及其制备方法

Also Published As

Publication number Publication date
CN114068683A (zh) 2022-02-18

Similar Documents

Publication Publication Date Title
CN111509035B (zh) 低成本高性能沟槽型功率半导体器件及其制备方法
CN111081779B (zh) 一种屏蔽栅沟槽式mosfet及其制造方法
CN111883592A (zh) 屏蔽栅沟槽功率器件及其制造方法
CN114975602B (zh) 一种高可靠性的igbt芯片及其制作方法
CN113035945A (zh) 一种改善优值的新型场效应器件结构及其制造方法
CN114496783B (zh) 一种基于缓冲层制备的沟槽型碳化硅mosfet及其制备方法
CN106129105B (zh) 沟槽栅功率mosfet及制造方法
CN112864249A (zh) 低栅漏电荷的沟槽型功率半导体器件及其制备方法
CN110444586B (zh) 具有分流区的沟槽栅igbt器件及制备方法
CN110676306B (zh) 低emi深沟槽隔离平面功率半导体器件及其制备方法
CN113130633B (zh) 沟槽型场效应晶体管结构及其制备方法
CN114744044A (zh) 一种三重保护栅氧化层的沟槽型碳化硅mosfet及其制备方法
CN114023821B (zh) 超级结器件及其制造方法
CN114464667A (zh) 一种可优化终端电场的屏蔽栅沟槽mosfet结构及其制造方法
CN114068683B (zh) 屏蔽栅极金氧半场效晶体管元胞结构、晶体管及制造方法
CN105489649B (zh) 在沟槽式功率器件中改善终端区低击穿电压的方法
CN112864250A (zh) 改善栅漏电荷的沟槽型功率半导体器件及其制备方法
CN110600454B (zh) 低emi深沟槽隔离沟槽型功率半导体器件及其制备方法
US20120018802A1 (en) Ultra-low-cost three mask layers trench MOSFET and method of manufacture
CN112635548A (zh) 一种沟槽mosfet器件的终端结构及制造方法
CN111883583A (zh) 屏蔽栅沟槽功率器件及其制造方法
CN114420745B (zh) 一种碳化硅mosfet及其制备方法
CN206697482U (zh) 一种沟槽金属-氧化物半导体
CN107658343B (zh) 一种优化器件特性的半导体结构及其制造方法
CN215578581U (zh) 一种低压屏蔽栅mosfet器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 518000 1301, building 3, Chongwen Park, Nanshan Zhiyuan, No. 3370 Liuxian Avenue, Fuguang community, Taoyuan Street, Nanshan District, Shenzhen, Guangdong

Patentee after: Shenzhen Weizhao Semiconductor Co.,Ltd.

Address before: 518000 1301, building 3, Chongwen Park, Nanshan Zhiyuan, No. 3370 Liuxian Avenue, Fuguang community, Taoyuan Street, Nanshan District, Shenzhen, Guangdong

Patentee before: VANGUARD SEMICONDUCTOR CO.,LTD.

CP01 Change in the name or title of a patent holder