CN111799161A - 低压屏蔽栅场效应晶体管制作方法 - Google Patents
低压屏蔽栅场效应晶体管制作方法 Download PDFInfo
- Publication number
- CN111799161A CN111799161A CN201910276469.0A CN201910276469A CN111799161A CN 111799161 A CN111799161 A CN 111799161A CN 201910276469 A CN201910276469 A CN 201910276469A CN 111799161 A CN111799161 A CN 111799161A
- Authority
- CN
- China
- Prior art keywords
- harp
- layer
- oxide layer
- etching
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 46
- 230000005669 field effect Effects 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 38
- 230000004888 barrier function Effects 0.000 claims abstract description 33
- 238000000227 grinding Methods 0.000 claims abstract description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 21
- 239000010703 silicon Substances 0.000 claims abstract description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 18
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 16
- 239000001301 oxygen Substances 0.000 claims abstract description 16
- 238000011049 filling Methods 0.000 claims abstract description 15
- 229920005591 polysilicon Polymers 0.000 claims abstract description 14
- 238000000137 annealing Methods 0.000 claims abstract description 13
- 238000002955 isolation Methods 0.000 claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000001259 photo etching Methods 0.000 claims abstract description 3
- 150000002500 ions Chemical class 0.000 claims description 18
- 238000005468 ion implantation Methods 0.000 claims description 8
- -1 boron ions Chemical class 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 239000002019 doping agent Substances 0.000 claims 2
- 239000010410 layer Substances 0.000 description 119
- 238000012545 processing Methods 0.000 description 6
- 238000005498 polishing Methods 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910016570 AlCu Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241000293849 Cordylanthus Species 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 150000001450 anions Chemical class 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Element Separation (AREA)
Abstract
本发明公开了一种低压屏蔽栅场效应晶体管制作方法，制作方法包括：S1、在半导体衬底的表面形成硅外延层；S2、在硅外延层的表面形成阻挡层；S3、利用光刻工艺在阻挡层定义出沟槽区域，以阻挡层为掩模在沟槽区域对硅外延层进行刻蚀形成沟槽；S4、在沟槽的侧面和底部表面形成预设厚度的预设场氧；S5、在沟槽中填充第一多晶硅，对第一多晶硅进行刻蚀形成屏蔽栅；S6、采用HARP工艺填充HARP氧化层至沟槽并填充完全；S7、对HARP氧化层进行退火；S8、对HARP氧化层、阻挡层和预设场氧进行研磨；S9、对预设场氧和HARP氧化层进行刻蚀，形成HARP隔离层。本发明的制作方法制作的低压屏蔽栅场效应晶体管的性能高。
Description
技术领域
本发明属于半导体器件及制造工艺技术领域，尤其涉及一种低压屏蔽栅场效应晶体管(SGT MOSFET)。
背景技术
屏蔽栅场效应晶体管是采用电荷平衡技术方式的一种新型沟槽MOSFET。
目前低压(20V～40V)屏蔽栅场效应晶体管的制作步骤为：
步骤一、如图1所示，在半导体衬底1的表面形成硅外延层2，
步骤二、如图2所示，在硅外延层2的表面形成阻挡层3。
阻挡层3为三层结构，从在硅外延层2的表面起自下而上依次为氮化硅刻蚀阻挡层301、HARP(一种高深宽比工艺，具有良好的填充能力)研磨阻挡层302和沟槽刻蚀阻挡层303。
步骤三、如图3所示，利用光刻工艺定义出沟槽区域，在沟槽区域内对硅外延层2进行刻蚀形成沟槽4。
步骤四、如图4所示，采用热生长工艺在沟槽的侧面和底部表面形成小于预设厚度的热氧化层401，热氧化层401延伸到沟槽4外的表面上。
沟槽4顶部与硅外延层2的上表面连接处的氧化层容易将HARP研磨阻挡层302顶起而发生位置偏移，与氮化硅刻蚀阻挡层301之间产生空隙304，称为鸟嘴，热氧化层401会延伸并填满该空隙304形成空隙氧化层。空隙氧化层越厚，将HARP研磨阻挡层302顶起的越高，即HARP研磨阻挡层302的位置偏移越大，则HARP研磨阻挡层302作为后续研磨工艺的研磨停止层，因为位置偏移造成的不良影响也越大，为尽量减小HARP研磨阻挡层的位置偏离，先采用热生长工艺在沟槽4的侧面和底部表面形成小于预设厚度的热氧化层401。
步骤五、如图5所示，以PECVD(等离子体两步增强化学的气相沉积法)工艺在第一氧化层的表面形成PECVD氧化层402。
热氧化层401和PECVD氧化层402共同形成预设厚度的氧化层。
步骤六、如图6所示，在沟槽4中填充屏蔽多晶硅，对屏蔽多晶硅分别进行同性刻蚀和异性刻蚀形成屏蔽栅403。
步骤七、如图7所示，刻蚀沟槽4内屏蔽栅403外部的氧化层。
步骤八、如图8所示，采用HARP工艺填充HARP氧化层404并研磨形成HARP层。
但在步骤七中的去除屏蔽栅外部的氧化层时，如图7中所示，也会刻蚀掉空隙304中的空隙氧化层，由此造成空隙304上方的HARP研磨阻挡层因为没有支撑而容易发生漂移，当进行步骤八中的研磨工艺时，HARP研磨阻挡层302作为后续研磨工艺的研磨停止层，会因为空隙而使得研磨工艺无法完成，这种不良影响在小尺寸的SGT MOSFET尤其明显，现有的制作方法难以在小尺寸、高密度的SGT MOSFET设计中实现生产。而且两层结构的氧化层质量和可靠性也比较低，导致低压SGT MOSFET的性能较低。
发明内容
本发明要解决的技术问题是为了克服现有技术中低压SGT MOSFET性能低的缺陷，提供一种低压屏蔽栅场效应晶体管制作方法。
本发明是通过下述技术方案来解决上述技术问题：
一种低压屏蔽栅场效应晶体管制作方法，所述低压屏蔽栅场效应晶体管制作方法的步骤包括：
S1、在半导体衬底的表面形成硅外延层；
S2、在所述硅外延层的表面形成阻挡层，所述阻挡层包括研磨阻挡层；
S3、利用光刻工艺在所述阻挡层定义出沟槽区域，以所述阻挡层为掩模在所述沟槽区域对所述硅外延层进行刻蚀形成沟槽；
S4、在所述沟槽的侧面和底部表面形成预设厚度的预设场氧；
S5、在所述沟槽中填充第一多晶硅，对所述第一多晶硅进行刻蚀形成屏蔽栅；
S6、采用HARP工艺填充HARP氧化层至所述沟槽并填充完全；
S7、对所述HARP氧化层进行退火；
S8、对沟槽外部的HARP氧化层进行研磨；
S9、对所述预设场氧和所述HARP氧化层进行刻蚀，以将所述沟槽顶部的所述预设场氧和所述HARP氧化层去除，保留预设高度的所述预设场氧和所述HARP氧化层，作为HARP隔离层。
较佳地，对所述预设场氧和所述HARP氧化层进行的刻蚀为湿法刻蚀。
较佳地，所述湿法刻蚀的刻蚀液为缓冲氧化物刻蚀液。
较佳地，采用热生长工艺形成所述预设场氧。
较佳地，所述退火的温度范围为1000-1100摄氏度，退火时间为10-60分钟。
较佳地，低压屏蔽栅场效应晶体管制作方法还包括：
S10、在所述HARP隔离层顶部的所述沟槽侧面形成栅氧化层；
S11、在所述沟槽内完全填充第二多晶硅，对所述第二多晶硅进行刻蚀形成控制栅。
较佳地，在所述硅外延层进行第一掺杂离子注入形成阱区，在所述阱区进行第二掺杂离子的注入形成源区。
较佳地，所述第一掺杂离子为P型离子，所述第二掺杂离子为N型离子。
较佳地，所述P型离子为硼离子，所述N型离子为砷离子。
本发明的积极进步效果在于：
本发明的工艺步骤与现有技术的工艺步骤相比，通过在沟槽的侧面和底部表面直接形成预设厚度的预设场氧结构取代了现有技术中的采用两次工艺形成两层氧化层结构，节省了加工时间，提高了加工效率，降低了加工成本，而且在HARP隔离层的形成步骤中，在形成屏蔽栅后，先填充HARP氧化层至沟槽，后对预设场氧和HARP氧化层进行刻蚀，从而避免了先对沟槽顶端的预设场氧进行刻蚀时，容易导致的HARP研磨阻挡层没有支撑而容易发生漂移，进而影响后续的HARP研磨工艺的缺陷，使得应用本发明的方法制作出的低压SGTMOSFET性能较高。
附图说明
图1-图8为本发明的背景技术中的低压屏蔽栅场效应晶体管制作方法各步骤中的器件结构示意图。
图9为本发明的实施例1的低压屏蔽栅场效应晶体管制作方法的流程图。
图10-图16为本发明的实施例1的低压屏蔽栅场效应晶体管制作方法各步骤中的器件结构示意图。
具体实施方式
下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。
实施例1
本实施例提供一种低压屏蔽栅场效应晶体管制作方法，如图9所示，低压屏蔽栅场效应晶体管制作方法的步骤包括：
步骤101-步骤103同背景技术中的步骤，其步骤对应的器件结构示意图请参考图1-图3所示。
步骤101、如图1所示，在半导体衬底1的表面形成硅外延层2；
步骤102、如图2所示，在硅外延层1的表面形成阻挡层3；
阻挡层3为三层结构，从在硅外延层2的表面起自下而上依次为氮化硅刻蚀阻挡层301、HARP研磨阻挡层302和沟槽刻蚀阻挡层303。
步骤103、如图3所示，利用光刻工艺在阻挡层3定义出沟槽区域，以阻挡层为掩模在沟槽区域对硅外延层进行刻蚀形成沟槽4；
步骤104、见图10所示，在沟槽4的侧面和底部表面形成预设厚度的预设场氧501；本实施例中采用热生长工艺形成预设场氧501。
步骤105、如图11所示，在沟槽4中填充第一多晶硅，对第一多晶硅进行刻蚀形成屏蔽栅502。
步骤106、如图12所示，采用HARP工艺填充HARP氧化层503至沟槽4并填充完全。
步骤107、对HARP氧化层503进行退火。退火的温度范围为1000-1100摄氏度，退火时间为10-60分钟。
步骤108、如图13所示，对沟槽4外部的HARP氧化层503进行研磨去除，并研磨至研磨阻挡层302。退火后，可使得在对预设场氧和HARP氧化层503进行刻蚀时，预设场氧501和HARP氧化层503的刻蚀速率差值在较小的一预设范围内，一般差值小于5埃/秒。
研磨去除沟槽4外部的HARP氧化层503，直至研磨至阻挡层中的HARP研磨阻挡层302，为确保沟槽外部的HARP氧化层去除完全，可继续研磨掉部分的HARP研磨阻挡层302，研磨后，沟槽内的HARP氧化层503的上表面容易会形成一个凹面，稍低于HARP研磨阻挡层302的上表面。
步骤109、如图14所示，对沟槽4内的预设场氧501和HARP氧化层503进行刻蚀，以将沟槽顶部的预设场氧501和HARP氧化层503去除，保留预设高度的预设场氧501和HARP氧化层503，作为HARP隔离层。
步骤110、如图15所示，在HARP隔离层顶部的沟槽4侧面形成栅氧化层504；
步骤111、如图16所示，在沟槽内完全填充第二多晶硅，对第二多晶硅进行刻蚀形成控制栅505。
本实施例中，制作的低压SGT MOSFET的低压范围为(20V～40V)。
本实施例中步骤107中采用1050摄氏度，30分钟进行退火。对预设场氧和HARP氧化层进行的刻蚀为湿法刻蚀。湿法刻蚀的刻蚀液为缓冲氧化物刻蚀液(BOE)，本实施例中采取的水：缓冲氧化物的比例为10:1。经过1050摄氏度，30分钟进行退火后，预设场氧的刻蚀速率约为13埃/秒，HARP氧化层的刻蚀速率约为15埃/秒，刻蚀速率相差小于等于2埃/秒，速率值比较接近。湿法刻蚀HARP氧化层和预设场氧501的深度大约0.8微米～1.0微米，剩余0.2微米～0.3微米以做控制栅和屏蔽栅之间的HARP隔离层。
在硅外延层进行第一掺杂离子注入形成阱区，在阱区进行第二掺杂离子的注入形成源区。第一掺杂离子为P型离子，第二掺杂离子为N型离子。P型离子为硼离子，N型离子为砷离子。
本实施例N沟道SGT MOSFET为例，阱区离子注入为P型(硼参杂)，注入能量为50kev(千电子伏特)～100kev，注入剂量范围：1E13～5E13ions/cm2(负离子浓度计量单位)。
源区的离子注入为N型(砷)，注入能量为50kev～100kev，注入剂量范围：5E15～1E16ions/cm2。
本领域技术人员均知晓，后续的工艺还包括层间电介质(ILD)、二氧化硅沉积，接触通孔(CONTACT)曝光和刻蚀，通孔钨填充和AlCu(一种铝合金材料)金属连线等，在此不作赘述。
本实施例采用新的工艺方案，通过在沟槽的侧面和底部表面形成预设厚度的预设场氧501，在沟槽中填充第一多晶硅，对第一多晶硅进行刻蚀形成屏蔽栅后，采用HARP工艺填充HARP氧化层至沟槽并填充完全，对HARP氧化层进行退火并对HARP氧化层、阻挡层和预设场氧进行研磨以及对预设场氧和HARP氧化层进行刻蚀形成HARP隔离层；退火工艺使得预设场氧和HARP氧化层进行刻蚀时，保证预设场氧和HARP氧化层的刻蚀速率之间的差值保持在一较小的数值范围内，即可控制预设场氧和HARP氧化层的刻蚀速率接近以保证HARP隔离层的均匀性。
本实施例的工艺步骤与现有技术的工艺步骤相比，通过在沟槽的侧面和底部表面直接形成预设厚度的预设场氧的氧化层结构取代了现有技术中的采用两次工艺形成两层氧化层结构，节省了加工时间，提高了加工效率，降低了加工成本，而且在HARP隔离层的形成步骤中，在形成屏蔽栅后，先填充HARP氧化层至沟槽，后对预设场氧和HARP氧化层进行刻蚀，从而避免了先对沟槽顶端的预设场氧进行刻蚀时，容易导致的HARP研磨阻挡层没有支撑而容易发生漂移，进而影响后续的HARP研磨工艺的缺陷，使得应用本发明的方法制作出的低压SGT MOSFET性能较高。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。
Claims (9)
1.一种低压屏蔽栅场效应晶体管制作方法，其特征在于，所述低压屏蔽栅场效应晶体管制作方法的步骤包括：
S1、在半导体衬底的表面形成硅外延层；
S2、在所述硅外延层的表面形成阻挡层，所述阻挡层包括研磨阻挡层；
S3、利用光刻工艺在所述阻挡层定义出沟槽区域，以所述阻挡层为掩模在所述沟槽区域对所述硅外延层进行刻蚀形成沟槽；
S4、在所述沟槽的侧面和底部表面形成预设厚度的预设场氧；
S5、在所述沟槽中填充第一多晶硅，对所述第一多晶硅进行刻蚀形成屏蔽栅；
S6、采用HARP工艺填充HARP氧化层至所述沟槽并填充完全；
S7、对所述HARP氧化层进行退火；
S8、对沟槽外部的HARP氧化层进行研磨去除，并研磨至所述研磨阻挡层；
S9、对所述预设场氧和所述HARP氧化层进行刻蚀，以将所述沟槽顶部的所述预设场氧和所述HARP氧化层去除，保留预设高度的所述预设场氧和所述HARP氧化层，作为HARP隔离层。
2.如权利要求1所述的低压屏蔽栅场效应晶体管制作方法，其特征在于，对所述预设场氧和所述HARP氧化层进行的刻蚀为湿法刻蚀。
3.如权利要求2所述的低压屏蔽栅场效应晶体管制作方法，其特征在于，所述湿法刻蚀的刻蚀液为缓冲氧化物刻蚀液。
4.如权利要求1所述的低压屏蔽栅场效应晶体管制作方法，其特征在于，采用热生长工艺形成所述预设场氧。
5.如权利要求1所述的低压屏蔽栅场效应晶体管制作方法，其特征在于，所述退火的温度范围为1000-1100摄氏度，退火时间为10-60分钟。
6.如权利要求1所述的低压屏蔽栅场效应晶体管制作方法，其特征在于，低压屏蔽栅场效应晶体管制作方法还包括：
S10、在所述HARP隔离层顶部的所述沟槽侧面形成栅氧化层；
S11、在所述沟槽内完全填充第二多晶硅，对所述第二多晶硅进行刻蚀形成控制栅。
7.如权利要求6所述的低压屏蔽栅场效应晶体管制作方法，其特征在于，在所述硅外延层进行第一掺杂离子注入形成阱区，在所述阱区进行第二掺杂离子的注入形成源区。
8.如权利要求7所述的低压屏蔽栅场效应晶体管制作方法，其特征在于，所述第一掺杂离子为P型离子，所述第二掺杂离子为N型离子。
9.如权利要求8所述的低压屏蔽栅场效应晶体管制作方法，其特征在于，所述P型离子为硼离子，所述N型离子为砷离子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910276469.0A CN111799161B (zh) | 2019-04-08 | 2019-04-08 | 低压屏蔽栅场效应晶体管制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910276469.0A CN111799161B (zh) | 2019-04-08 | 2019-04-08 | 低压屏蔽栅场效应晶体管制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111799161A true CN111799161A (zh) | 2020-10-20 |
| CN111799161B CN111799161B (zh) | 2023-08-29 |
Family
ID=72805098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910276469.0A Active CN111799161B (zh) | 2019-04-08 | 2019-04-08 | 低压屏蔽栅场效应晶体管制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111799161B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113745100A (zh) * | 2021-07-21 | 2021-12-03 | 绍兴中芯集成电路制造股份有限公司 | 一种台面无损伤的屏蔽栅场效应晶体管的制造方法 |
| CN114068683A (zh) * | 2022-01-17 | 2022-02-18 | 深圳市威兆半导体有限公司 | 屏蔽栅极金氧半场效晶体管元胞结构、晶体管及制造方法 |
| CN116565012A (zh) * | 2023-07-12 | 2023-08-08 | 江西萨瑞半导体技术有限公司 | 一种sgt器件的工艺方法及sgt器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58154259A (ja) * | 1982-03-10 | 1983-09-13 | Nippon Denso Co Ltd | 半導体ｒｏｍの製造方法 |
| WO2014206191A1 (zh) * | 2013-06-27 | 2014-12-31 | 无锡华润上华半导体有限公司 | 非穿通型绝缘栅双极晶体管的制造方法 |
| CN105551963A (zh) * | 2015-12-25 | 2016-05-04 | 西安龙腾新能源科技发展有限公司 | 低压超结mosfet的制造方法 |
| CN109427882A (zh) * | 2017-08-23 | 2019-03-05 | 深圳尚阳通科技有限公司 | 具有屏蔽栅的沟槽栅mosfet及其制造方法 |
-
2019
- 2019-04-08 CN CN201910276469.0A patent/CN111799161B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58154259A (ja) * | 1982-03-10 | 1983-09-13 | Nippon Denso Co Ltd | 半導体ｒｏｍの製造方法 |
| WO2014206191A1 (zh) * | 2013-06-27 | 2014-12-31 | 无锡华润上华半导体有限公司 | 非穿通型绝缘栅双极晶体管的制造方法 |
| CN105551963A (zh) * | 2015-12-25 | 2016-05-04 | 西安龙腾新能源科技发展有限公司 | 低压超结mosfet的制造方法 |
| CN109427882A (zh) * | 2017-08-23 | 2019-03-05 | 深圳尚阳通科技有限公司 | 具有屏蔽栅的沟槽栅mosfet及其制造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113745100A (zh) * | 2021-07-21 | 2021-12-03 | 绍兴中芯集成电路制造股份有限公司 | 一种台面无损伤的屏蔽栅场效应晶体管的制造方法 |
| CN113745100B (zh) * | 2021-07-21 | 2023-12-22 | 绍兴中芯集成电路制造股份有限公司 | 一种台面无损伤的屏蔽栅场效应晶体管的制造方法 |
| CN114068683A (zh) * | 2022-01-17 | 2022-02-18 | 深圳市威兆半导体有限公司 | 屏蔽栅极金氧半场效晶体管元胞结构、晶体管及制造方法 |
| CN114068683B (zh) * | 2022-01-17 | 2022-04-22 | 深圳市威兆半导体有限公司 | 屏蔽栅极金氧半场效晶体管元胞结构、晶体管及制造方法 |
| CN116565012A (zh) * | 2023-07-12 | 2023-08-08 | 江西萨瑞半导体技术有限公司 | 一种sgt器件的工艺方法及sgt器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111799161B (zh) | 2023-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11640994B2 (en) | Shielded gate trench MOSFET devices | |
| US9466700B2 (en) | Semiconductor device and method of fabricating same | |
| US9299830B1 (en) | Multiple shielding trench gate fet | |
| US8642459B2 (en) | Method for forming a semiconductor device with an isolation region on a gate electrode | |
| US9620585B1 (en) | Termination for a stacked-gate super-junction MOSFET | |
| TW201735264A (zh) | 作為高壓器件之閘極介電質之凹陷淺溝渠隔離 | |
| US20100127321A1 (en) | Semiconductor and Manufacturing Method for the Same | |
| CN102487010B (zh) | 一种金属栅极及mos晶体管的形成方法 | |
| CN111799161B (zh) | 低压屏蔽栅场效应晶体管制作方法 | |
| US6838326B2 (en) | Semiconductor device, and method for manufacturing the same | |
| US11588049B2 (en) | Semiconductor device and method for manufacturing same | |
| US8492221B2 (en) | Method for fabricating power semiconductor device with super junction structure | |
| CN114334662B (zh) | 一种半导体器件的形成方法及半导体器件 | |
| US9984939B2 (en) | Well implantation process for FinFET device | |
| US10403741B2 (en) | Channel stop imp for FinFET device | |
| CN111200025A (zh) | 超结器件及其制造方法 | |
| CN102683189B (zh) | 一种金属栅极及mos晶体管的形成方法 | |
| US20230065526A1 (en) | Split-gate power mos device and manufacturing method thereof | |
| CN114284149B (zh) | 一种屏蔽栅沟槽场效应晶体管的制备方法 | |
| TWI555095B (zh) | Semiconductor device and manufacturing method thereof | |
| US20150024564A1 (en) | Method for manufacturing semiconductor device | |
| US20130049108A1 (en) | Quasi-Vertical Power MOSFET and Methods of Forming the Same | |
| CN110416299B (zh) | 超结器件及其制造方法 | |
| CN220774378U (zh) | 金属氧化物半导体mos晶体管和设备 | |
| CN114068673B (zh) | 超结沟槽栅mosfet及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: No.385, Hongcao Road, Xuhui District, Shanghai 200233 Applicant after: SHANGHAI ADVANCED SEMICONDUCTO Address before: No.385, Hongcao Road, Xuhui District, Shanghai 200233 Applicant before: ADVANCED SEMICONDUCTOR MANUFACTURING Co.,Ltd. |
|
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20210831 Address after: 201306 No. 600, Yunshui Road, Lingang xinpian District, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai Applicant after: GTA Semiconductor Co.,Ltd. Address before: No.385, Hongcao Road, Xuhui District, Shanghai 200233 Applicant before: SHANGHAI ADVANCED SEMICONDUCTO |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |