CN109427882A - 具有屏蔽栅的沟槽栅mosfet及其制造方法 - Google Patents
具有屏蔽栅的沟槽栅mosfet及其制造方法 Download PDFInfo
- Publication number
- CN109427882A CN109427882A CN201710728971.1A CN201710728971A CN109427882A CN 109427882 A CN109427882 A CN 109427882A CN 201710728971 A CN201710728971 A CN 201710728971A CN 109427882 A CN109427882 A CN 109427882A
- Authority
- CN
- China
- Prior art keywords
- groove
- electrode
- grid
- trench gate
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 85
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 85
- 239000001301 oxygen Substances 0.000 claims abstract description 85
- 238000000034 method Methods 0.000 claims abstract description 35
- 238000001259 photo etching Methods 0.000 claims abstract description 18
- 239000010410 layer Substances 0.000 claims description 199
- 239000007772 electrode material Substances 0.000 claims description 41
- 239000011248 coating agent Substances 0.000 claims description 34
- 238000000576 coating method Methods 0.000 claims description 34
- 125000006850 spacer group Chemical group 0.000 claims description 34
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 31
- 229920005591 polysilicon Polymers 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 30
- 229910052751 metal Inorganic materials 0.000 claims description 30
- 238000007667 floating Methods 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 15
- 230000005611 electricity Effects 0.000 claims description 11
- 239000011229 interlayer Substances 0.000 claims description 10
- 238000002955 isolation Methods 0.000 claims description 10
- 239000000203 mixture Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 230000000737 periodic effect Effects 0.000 claims description 6
- 230000001413 cellular effect Effects 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 3
- 210000004027 cell Anatomy 0.000 claims 28
- 210000000170 cell membrane Anatomy 0.000 claims 2
- 238000005516 engineering process Methods 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 239000000463 material Substances 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000009514 concussion Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种具有屏蔽栅的沟槽栅MOSFET，包括：器件单元区，栅极总线区，终端区，三个区域中的沟槽内形成的栅极结构工艺相同。栅极结构中，屏蔽电极纵向贯穿整个沟槽，沟槽栅电极为屏蔽电极的顶部两侧。沟槽内的场氧层的厚度大于接触孔的宽度，使得栅极总线区的沟槽栅电极顶部的接触孔直接落沟槽栅电极表面；至少部分屏蔽电极在栅极总线区中通过顶部的接触孔连接到栅极。本发明还公开了一种具有屏蔽栅的沟槽栅MOSFET的制造方法。本发明能改善器件在应用中的EMI性能，扩展产品的适用性；能减少光刻层次，降低工艺成本。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种具有屏蔽栅的沟槽栅MOSFET；本发明还涉及一种具有屏蔽栅的沟槽栅MOSFET的制造方法。
背景技术
自功率MOS技术发明以来，该技术已取得了很多重要的发展和长足的进步。近年来，功率MOS技术的新器件结构和新制造工艺不断的涌现，以达到两个最基本的目标：最大的功率处理能力，最小的功率损耗。沟槽栅MOSFET(Trench MOS)技术是实现此目标最重要的技术推动力之一。最初，Trench MOS技术的发明是为了增加平面器件的沟道密度，以提高器件的电流处理能力，然而，改进的新的Trench MOS结构不但能降低沟道密度，还能进一步降低漂移区电阻。
新的Trench MOSFET结构中，最具代表性的是屏蔽栅(Shield-Gate)技术，可利用其第一层多晶层(Shield)作为“体内场板”来降低漂移区的电场，从而降低漂移区电阻，所以Shield-Gate技术通常具有更低的导通电阻和更高的击穿电压，并可用于较高电压(20V-250V)的Trench MOS产品。此外，由于Shield-Gate技术可具有更高的输入电容(Ciss)和米勒(Miller)电容(Cgd)比值，Ciss/Cgd，所以，Shield-Gate器件拥有更高的抗漏极电压震荡对栅极影响的能力。具有屏蔽栅的沟槽栅MOSFET通常也称为屏蔽分立栅(shield-Gate/Split Gate)沟槽MOSFET并简称为SGT MOSFET，近年具有屏蔽栅的Trench MOS结构及工艺方面的改进层出不穷，这些新的结构及工艺极大的提高该结构器件的市场占有率，通过该技术生产的Trench MOS产品市场占有率逐年提高，得到蓬勃发展。SGT MOSFET能将中低压MOSFET的比导通电阻降低到普通Trench MOSFET的1/2到1/5。
如图1A所示，是现有第一种具有屏蔽栅的沟槽栅MOSFET的结构示意图；以N型器件为例，现有具有屏蔽栅的沟槽栅MOSFET的单元结构包括：
N型硅衬底101，在硅衬底101的沟槽栅形成区域中形成有沟槽。硅衬底101的表面也能形成N型硅外延层，沟槽位于所述硅外延层中。
在沟槽的底部表面和侧面形成有底部绝缘层如氧化硅层102。
多晶硅屏蔽栅103a由第一多晶硅层组成。图1A中，多晶硅屏蔽栅103a位于整个沟槽的深度范围内。多晶硅屏蔽栅103a的底部部分通过底部绝缘层102和硅衬底101之间相间隔。
多晶硅屏蔽栅103a的顶部部分的宽度变小，多晶硅栅106a由填充于多晶硅屏蔽栅103a的顶部部分两侧的沟槽中的第二多晶硅层组成。在多晶硅屏蔽栅103a的顶部部分的侧面形成有多晶硅间隔离介质层如氧化硅层104a，在多晶硅屏蔽栅103a的顶部部分相对于的沟槽的侧面形成有栅介质层如栅氧化层105。多晶硅栅106a和沟槽的侧面之间通过栅氧化层105隔离，多晶硅栅106a和多晶硅屏蔽栅103a通过多晶硅间隔离介质层104a隔离。
在硅衬底101的表面形成有P阱107。
源区108形成在P阱107中。多晶硅栅106a从侧面覆盖源区108和P阱107，且被多晶硅栅106a侧面覆盖的P阱107的表面用于形成连接源区108和底部硅衬底101的沟道。
层间膜109将器件覆盖，正面金属层111通过接触孔110和源区108接触引出源极，多晶硅栅106a顶部也通过正面金属层111引出栅极。在硅衬底101的背面形成有漏区，通过背面金属层引出漏极。
图1A中只显示了2个沟槽，一个沟槽对应于一个沟槽栅MOSFET的单元结构，沟槽栅MOSFET一般具有多个交替排列的单元结构组成，所以沟槽也会交替排列。
如图1B所示，是现有第二种具有屏蔽栅的沟槽栅MOSFET的结构示意图；和图1A所示的现有第一种结构的区别之处为，现有第二种结构的区别之处为：多晶硅屏蔽栅103b的仅位于沟槽的底部，多晶硅间隔离介质层104b位于多晶硅屏蔽栅103b的表面，多晶硅栅106b填充于形成有栅氧化层105的顶部沟槽中。
图1A和图1B中都是利用多晶硅屏蔽栅来作为体内场板来降低漂移区的电场，其中漂移区由P阱107底部和漏区顶部之间的N型区域组成，能由N型硅衬底101直接组成，也能另外在外延或掺杂形成。图1A和图1B中多晶硅屏蔽栅和硅衬底之间进行隔离的底部绝缘层都具有均匀的厚度。
随着SGT MOSFETT的发展和技术的进步，开关电源的开关频率和功率密度不断上升。开关频率的提高一方面减小了开关电源的体积和重量，另一方面也导致了开关电源内部的电磁环境越来越复杂，因之产生的电磁干扰(EMI)对电源本身及周围电子设备的正常工作都造成了威胁。同时随着国际电磁兼容法规的日益严格，产品的电磁兼容性(EMC)性能指标直接关系到其推向市场的时间。因此，降低开关电源的EMI成为开关电源设计中的重要课题之一。
发明内容
本发明所要解决的技术问题是提供一种具有屏蔽栅的沟槽栅MOSFET，能改善器件在应用中的EMI性能，扩展产品的适用性；能减少光刻层次，降低工艺成本。为此，本发明还提供一种具有屏蔽栅的沟槽栅MOSFET的制造方法。
为解决上述技术问题，本发明提供的具有屏蔽栅的沟槽栅MOSFET包括：器件单元区，栅极总线区，终端区。
在俯视面上，所述栅极总线区位于所述器件单元区外侧，所述终端区环绕在所述器件单元区和所述栅极总线区的周侧。
所述器件单元区由多个原胞周期性排列组成，各所述原胞的栅极结构包括：
第一沟槽，形成于第一导电类型外延层中，所述第一导电类型外延层形成于第一导电类型半导体衬底表面。
在所述第一沟槽的底部表面和内侧表面形成有未将所述第一沟槽完全填充的场氧层。
形成有所述场氧层的所述第一沟槽被电极材料层完全填充并由该电极材料层组成屏蔽电极。
沟槽栅电极的形成区域位于所述屏蔽电极的顶部两侧，在所述沟槽栅电极的形成区域内的所述场氧层被自对准刻蚀去除，所述沟槽栅电极由填充于所述沟槽栅电极的形成区域的第一沟槽中的电极材料层组成；所述沟槽栅电极通过栅极间隔离介质膜和所述屏蔽电极隔离；所述沟槽栅电极和所述第一沟槽的侧面之间隔离有栅介质膜。
沟道区由形成于所述第一导电类型外延层中的第二导电类型阱组成，所述沟槽栅电极在纵向上穿过所述沟道区且被所述沟槽栅电极侧面覆盖的所述沟道区的表面用于形成沟道。
所述沟道区底部的所述第一导电类型外延层组成漂移区。
源区由形成于所述沟道区表面的第一导电类型重掺杂区组成。
所述器件单元区的各所述第一沟槽以及形成于各所述第一沟槽中的所述场氧层、所述屏蔽电极、所述沟槽栅电极、所述栅介质膜和所述栅极间隔离介质膜都延伸到所述栅极总线区中并组成所述栅极总线区的栅极结构。
各所述源区通过穿过层间膜的接触孔连接到由正面金属层图形化形成的源极。
在所述栅极总线区的顶部形成有由所述正面金属层图形化形成的栅极，所述栅极总线区的所述屏蔽电极两侧的所述沟槽栅电极的顶部分别通过一个接触孔连接到所述栅极，所述器件单元区的所述沟槽栅电极通过连接所述栅极总线区的所述沟槽栅电极并通过所述栅极总线区的所述沟槽栅电极的顶部的接触孔和所述栅极相连；所述场氧层的厚度大于所述接触孔的宽度，使得所述栅极对应的接触孔直接落在所述栅极总线区的所述沟槽栅电极表面，从而使得所述器件单元区、所述栅极总线区中的所述场氧层和所述沟槽栅电极都为通过全面回刻得到的结构。
所述栅极总线区的至少部分所述屏蔽电极顶部通过一个接触孔连接到所述栅极，所述器件单元区中对应的所述屏蔽电极通过连接所述栅极总线区的所述屏蔽电极并通过所述栅极总线区的所述屏蔽电极的顶部的接触孔和所述栅极相连，通过增加连接到所述栅极的所述屏蔽电极的数量来提高反馈电容(Crss)和降低输入电容(Ciss)；在所述栅极总线区中顶部形成有所述接触孔的所述屏蔽电极的宽度大于所述接触孔的宽度该连接结构使得所述器件单元区、所述栅极总线区的所述屏蔽电极都为通过全面回刻得到的结构。
进一步的改进是，各所述第一沟槽延伸到所述终端区中，当所述栅极总线区剩余有未连接到所述栅极的所述屏蔽电极时，剩余的所述屏蔽电极的顶部的连接结构为：
通过加宽延伸到所述终端区中所述第一沟槽的端头的宽度并使所述第一沟槽的端头处的所述屏蔽电极的宽度大于所述接触孔的宽度，在所述第一沟槽的端头处的所述屏蔽电极的选定区域的顶部形成有接触孔并通过该接触孔连接到所述源极，该连接结构使得所述器件单元区、所述栅极总线区以及所述终端区中的所述屏蔽电极都为通过全面回刻得到的结构。
或者，通过加宽所述器件单元区中所述第一沟槽选定区域段的宽度并使该选定区域段的所述第一沟槽的中所述屏蔽电极的宽度大于所述接触孔的宽度，在加宽后的所述屏蔽电极的顶部形成有接触孔并通过该接触孔连接到所述源极，该连接结构使得所述器件单元区、所述栅极总线区以及所述终端区中的所述屏蔽电极都为通过全面回刻得到的结构。
进一步的改进是，所述终端区包括一根以上的第二沟槽，所述第二沟槽呈环形结构环绕在所述器件单元区和所述栅极总线区的周侧，所述第二沟槽和各所述第一沟槽同时形成，各所述第二沟槽之间有间隔。
各所述第一沟槽延伸到所述终端区中并和最内侧的所述第二沟槽相隔离从而使各所述第一沟槽呈非封闭式结构。
在各所述第二沟槽中也形成有所述场氧层、所述屏蔽电极、所述沟槽栅电极、所述栅介质膜和所述栅极间隔离介质膜，且各所述第二沟槽中的所述场氧层、所述屏蔽电极、所述沟槽栅电极、所述栅介质膜和所述栅极间隔离介质膜和所述第一沟槽中的所述场氧层、所述屏蔽电极、所述沟槽栅电极、所述栅介质膜和所述栅极间隔离介质膜都分别采用相同的工艺同时形成。
进一步的改进是，所述场氧层的厚度为0.4微米以上。
进一步的改进是，在所述屏蔽电极的顶部形成有所述接触孔对应的区域段的所述第一沟槽的宽度在对应的区域段外的所述第一沟槽的宽度基础上加宽0.2微米～0.5微米。
进一步的改进是，所述接触孔的宽度为0.2微米～0.5微米。
进一步的改进是，最内侧的所述第二沟槽中位于所述屏蔽电极内侧的所述沟槽栅电极的顶部通过接触孔连接所述栅极或者通过接触孔连接所述源极或者浮空，最内侧的所述第二沟槽中位于所述屏蔽电极外侧的所述沟槽栅电极为浮空结构。
所述终端区的所述第二沟槽为2根以上时，最内侧的所述第二沟槽之外的各所述第二沟槽的所述屏蔽电极的顶部通过接触孔连接所述源极或浮空，最内侧的所述第二沟槽之外的各所述第二沟槽的所述沟槽栅电极的顶部通过接触孔连接所述栅极或者通过接触孔连接所述源极或者浮空。
进一步的改进是，在所述终端区外侧的所述第一导电类型外延层形成有由第一导电类型重掺杂区组成的终止区，所述终止区呈环状结构，在所述终止区的顶部形成有由所述正面金属层图形化形成的终止环金属场板。
进一步的改进是，在所述终止区中形成有至少一个第三沟槽，在各所述第三沟槽中也形成有所述场氧层、所述屏蔽电极、所述沟槽栅电极、所述栅介质膜和所述栅极间隔离介质膜，且各所述第三沟槽中的所述场氧层、所述屏蔽电极、所述沟槽栅电极、所述栅介质膜和所述栅极间隔离介质膜和所述第一沟槽中的所述场氧层、所述屏蔽电极、所述沟槽栅电极、所述栅介质膜和所述栅极间隔离介质膜都分别采用相同的工艺同时形成。
各所述第三沟槽的所述屏蔽电极的顶部通过接触孔连接所述终止环金属场板或浮空，各所述第三沟槽的所述沟槽栅电极的顶部通过接触孔连接所述终止环金属场板或浮空。
进一步的改进是，环形结构的各所述第二沟槽的转角为直角或弧形。
各所述第二沟槽之间的间距和各所述第一沟槽之间的间距相同；或者，各所述第二沟槽之间的间距和各所述第一沟槽之间的间距不相同。
进一步的改进是，各所述第一沟槽中的所述屏蔽电极的电极材料为多晶硅，所述沟槽栅电极的电极材料为多晶硅。
为解决上述技术问题，本发明提供的具有屏蔽栅的沟槽栅MOSFET的制造方法包括如下步骤：
步骤一、提供表面形成有第一导电类型外延层的第一导电类型半导体衬底，采用光刻刻蚀工艺在所述第一导电类型外延层中形成第一沟槽。
所述具有屏蔽栅的沟槽栅MOSFET包括器件单元区，栅极总线区，终端区；在俯视面上，所述栅极总线区位于所述器件单元区外侧，所述终端区环绕在所述器件单元区和所述栅极总线区的周侧。
所述器件单元区由多个原胞周期性排列组成，各所述原胞的栅极结构对应一个所述第一沟槽；所述器件单元区的各所述第一沟槽还延伸到所述栅极总线区中。
步骤二、形成场氧层，所述场氧层形成于所述第一沟槽的底部表面和内侧表面，所述场氧化层还延伸到所述第一沟槽外，所述场氧层未将所述第一沟槽完全填充，所述场氧层的厚度大于所述接触孔的宽度。
步骤三、淀积屏蔽电极的电极材料层将所述第一沟槽完全填充，所述屏蔽电极的电极材料层还延伸到所述第一沟槽外。
步骤四、对所述屏蔽电极的电极材料层进行回刻，由回刻后仅位于所述第一沟槽中的电极材料层组成所述屏蔽电极。
步骤五、对所述场氧层进行全面回刻将所述第一沟槽外以及所述第一沟槽内的沟槽栅电极的形成区域的所述场氧层去除。
步骤六、在所述第一沟槽的所述沟槽栅电极的形成区域的所述第一导电类型外延层侧面形成栅介质膜以及所述屏蔽电极的侧面形成栅极间隔离介质膜。
步骤七、淀积所述沟槽栅电极的电极材料层将所述第一沟槽完全填充，所述沟槽栅电极的电极材料层还延伸到所述第一沟槽外。
步骤八、对所述沟槽栅电极的电极材料层进行全面回刻，由全面回刻后仅位于所述第一沟槽所述沟槽栅电极的形成区域的电极材料层组成所述沟槽栅电极。
步骤九、在所述器件单元区的所述第一导电类型外延层中形成第二导电类型阱并该第二导电类型阱组成沟道区；所述沟槽栅电极在纵向上穿过所述沟道区且被所述沟槽栅电极侧面覆盖的所述沟道区的表面用于形成沟道。
所述沟道区底部的所述第一导电类型外延层组成漂移区。
步骤十、在所述沟道区表面形成由第一导电类型重掺杂区组成的源区。
步骤十一、形成层间膜，接触孔，正面金属层；对所述正面金属层进行图形化形成源极和栅极。
各所述源区通过穿过层间膜的接触孔连接到由正面金属层图形化形成的源极。
所述栅极位于所述栅极总线区的顶部且所述栅极总线区的所述屏蔽电极两侧的所述沟槽栅电极的顶部分别通过一个接触孔连接到所述栅极，所述器件单元区的所述沟槽栅电极通过连接所述栅极总线区的所述沟槽栅电极并通过所述栅极总线区的所述沟槽栅电极的顶部的接触孔和所述栅极相连。
所述栅极总线区的至少部分所述屏蔽电极顶部通过一个接触孔连接到所述栅极，在所述栅极总线区中顶部形成有所述接触孔的所述屏蔽电极的宽度大于所述接触孔的宽度；所述器件单元区中对应的所述屏蔽电极通过连接所述栅极总线区的所述屏蔽电极并通过所述栅极总线区的所述屏蔽电极的顶部的接触孔和所述栅极相连，通过增加连接到所述栅极的所述屏蔽电极的数量来提高Crss和降低Ciss。
进一步的改进是，各所述第一沟槽延伸到所述终端区中，当所述栅极总线区剩余有未连接到所述栅极的所述屏蔽电极时，剩余的所述屏蔽电极的顶部的连接结构为：
通过加宽延伸到所述终端区中所述第一沟槽的端头的宽度并使所述第一沟槽的端头处的所述屏蔽电极的宽度大于所述接触孔的宽度，在所述第一沟槽的端头处的所述屏蔽电极的选定区域的顶部形成有接触孔并通过该接触孔连接到所述源极，该连接结构使得所述器件单元区、所述栅极总线区以及所述终端区中的所述屏蔽电极都为通过全面回刻得到的结构。
或者，通过加宽所述器件单元区中所述第一沟槽选定区域段的宽度并使该选定区域段的所述第一沟槽的中所述屏蔽电极的宽度大于所述接触孔的宽度，在加宽后的所述屏蔽电极的顶部形成有接触孔并通过该接触孔连接到所述源极，该连接结构使得所述器件单元区、所述栅极总线区以及所述终端区中的所述屏蔽电极都为通过全面回刻得到的结构。
进一步的改进是，所述终端区包括一根以上的第二沟槽，所述第二沟槽呈环形结构环绕在所述器件单元区和所述栅极总线区的周侧，所述第二沟槽和各所述第一沟槽同时形成，各所述第二沟槽之间有间隔。
各所述第一沟槽延伸到所述终端区中并和最内侧的所述第二沟槽相隔离从而使各所述第一沟槽呈非封闭式结构。
在各所述第二沟槽中也形成有所述场氧层、所述屏蔽电极、所述沟槽栅电极、所述栅介质膜和所述栅极间隔离介质膜，且各所述第二沟槽中的所述场氧层、所述屏蔽电极、所述沟槽栅电极、所述栅介质膜和所述栅极间隔离介质膜和所述第一沟槽中的所述场氧层、所述屏蔽电极、所述沟槽栅电极、所述栅介质膜和所述栅极间隔离介质膜都分别采用相同的工艺同时形成。
进一步的改进是，所述场氧层的厚度为0.4微米以上。
在所述屏蔽电极的顶部形成有所述接触孔对应的区域段的所述第一沟槽的宽度在对应的区域段外的所述第一沟槽的宽度基础上加宽0.2微米～0.5微米。
所述接触孔的宽度为0.2微米～0.5微米。
本发明中将器件的版图结构分成了器件单元区、栅极总线区和终端区，将栅极总线区和器件单元区的沟槽即第一沟槽连通，且将器件的各原胞的栅极结构设置为屏蔽电极填充于表面形成有场氧层的第一沟槽中，沟槽栅电极形成于屏蔽电极两侧的场氧层被自对准刻蚀去除的区域中，并通过将第一沟槽侧面的场氧层的厚度设置为大于接触孔的宽度，这样沟槽栅电极能够在栅极总线区直接通过接触孔连接到由正面金属层组成的栅极；所以本发明沟槽栅电极的引出结构不需要采用光刻工艺单独定义，所有沟槽外的沟槽栅电极的材料都可以被去除，这使得对沟槽栅电极的材料进行回刻时不需要采用光刻工艺进行定义而采用全面回刻工艺即可实现；同样场氧层在回刻时沟槽外的场氧层需要全部被去除，而沟槽内的场氧层的被去除区域为沟槽栅电极的形成区域，该区域利用场氧层和沟槽侧面的第一导电类型外延层的刻蚀速率差能够实现自对准刻蚀，故场氧层的回刻也采用全面回刻工艺即可实现，由上可知，本发明能够节省场氧层和沟槽栅电极的回刻时对应的光刻层次，从而能减少光刻层次，降低工艺成本。
另外，本发明的栅极总线区的至少部分屏蔽电极顶部通过一个接触孔连接到栅极，至少部分屏蔽电极是指至少部分第一沟槽内的屏蔽电极，通过增加连接到栅极的屏蔽电极的数量来提高Crss和降低Ciss，也即连接到栅极的屏蔽电极的数量越多，Crss越高、Ciss越低；相反，连接到栅极的屏蔽电极的数量越少，Crss则越低、Ciss越高，所以，本发明通过设置屏蔽电极连接到栅极的数量能实现Crss和Ciss的调节，也即能够根据产品应用中EMI的性能需求进行Crss和Ciss的调节，所以，本发明能改善器件在应用中的EMI性能，扩展产品的适用性。
另外，本发明的各第一沟槽延伸到终端区中，当栅极总线区剩余有未连接到栅极的屏蔽电极时，剩余的屏蔽电极的顶部通过在终端区中第一沟槽的端头的宽度增加或在器件单元区中的第一沟槽选定区域段的宽度增加并在宽度增加的第一沟槽的顶部形成接触孔连接到源极，再加上连接到栅极的屏蔽电极的宽度也即增加并在顶部直接通过接触孔连接到栅极，所以本发明屏蔽电极的引出结构不需要采用光刻工艺单独定义，所有沟槽外的屏蔽电极的材料都可以被去除，这使得对屏蔽电极的材料进行回刻时不需要采用光刻工艺进行定义而采用全面回刻工艺即可实现，所以本发明还能够进一步节省屏蔽电极的回刻时对应的光刻层次，从而能进一步的减少光刻层次，降低工艺成本。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A是现有第一种具有屏蔽栅的沟槽栅MOSFET的结构剖面图；
图1B是现有第二种具有屏蔽栅的沟槽栅MOSFET的结构剖面图；
图2是申请人之前采用的具有屏蔽栅的沟槽栅MOSFET的版图；
图3是本发明第一实施例采用的具有屏蔽栅的沟槽栅MOSFET的版图；
图4是本发明第二实施例采用的具有屏蔽栅的沟槽栅MOSFET的版图；
图5A是图3中AA位置处的具有屏蔽栅的沟槽栅MOSFET的结构剖面图；
图5B是图3中BB位置处的具有屏蔽栅的沟槽栅MOSFET的结构剖面图；
图5C是图3中CC位置处的具有屏蔽栅的沟槽栅MOSFET的结构剖面图；
图5D是图4中DD位置处的具有屏蔽栅的沟槽栅MOSFET的结构剖面图；
图5E是图4中EE位置处的具有屏蔽栅的沟槽栅MOSFET的结构剖面图；
图6是本发明第一实施例器件和图2所示器件的电容曲线比较图。
具体实施方式
本发明第一实施例具有屏蔽栅的沟槽栅MOSFET：
如图3所示，是本发明第一实施例采用的具有屏蔽栅的沟槽栅MOSFET的版图；图5A是图3中AA位置处的具有屏蔽栅的沟槽栅MOSFET的结构剖面图；图5B是图3中BB位置处的具有屏蔽栅的沟槽栅MOSFET的结构剖面图；图5C是图3中CC位置处的具有屏蔽栅的沟槽栅MOSFET的结构剖面图；本发明第一实施例具有屏蔽栅的沟槽栅MOSFET包括：器件单元区202，栅极总线区203，终端区204。
在俯视面上，所述栅极总线区203位于所述器件单元区202外侧，所述终端区204环绕在所述器件单元区202和所述栅极总线区203的周侧。
所述器件单元区202的结构为：
所述器件单元区202由多个原胞周期性排列组成，各所述原胞的栅极结构包括：
第一沟槽201，形成于第一导电类型外延层1中，所述第一导电类型外延层1形成于第一导电类型半导体衬底表面。
在所述第一沟槽201的底部表面和内侧表面形成有未将所述第一沟槽201完全填充的场氧层2。
形成有所述场氧层2的所述第一沟槽201被电极材料层完全填充并由该电极材料层组成屏蔽电极3。
沟槽栅电极6的形成区域位于所述屏蔽电极3的顶部两侧，在所述沟槽栅电极6的形成区域内的所述场氧层2被自对准刻蚀去除，所述沟槽栅电极6由填充于所述沟槽栅电极6的形成区域的第一沟槽201中的电极材料层组成；所述沟槽栅电极6通过栅极间隔离介质膜5和所述屏蔽电极3隔离；所述沟槽栅电极6和所述第一沟槽201的侧面之间隔离有栅介质膜4。
沟道区7由形成于所述第一导电类型外延层1中的第二导电类型阱7组成，所述沟槽栅电极6在纵向上穿过所述沟道区7且被所述沟槽栅电极6侧面覆盖的所述沟道区7的表面用于形成沟道。
所述沟道区7底部的所述第一导电类型外延层1组成漂移区。
源区8由形成于所述沟道区7表面的第一导电类型重掺杂区组成。
所述器件单元区202的各所述第一沟槽201以及形成于各所述第一沟槽201中的所述场氧层2、所述屏蔽电极3、所述沟槽栅电极6、所述栅介质膜4和所述栅极间隔离介质膜5都延伸到所述栅极总线区203中并组成所述栅极总线区203的栅极结构。本发明第一实施例中，各所述第一沟槽201中的所述屏蔽电极3的电极材料为多晶硅，所述沟槽栅电极6的电极材料为多晶硅；所述栅介质膜4为栅氧化膜，所述栅极间隔离介质膜5也为氧化膜。
本发明第一实施例中，沟槽栅MOSFET为N型器件，第一导电类型为N型，第二导电类型为P型；在其它实施例中也能为：沟槽栅MOSFET为P型器件，第一导电类型为P型，第二导电类型为N型。
各所述源区8和所述沟道区7通过穿过层间膜9的接触孔10a连接到由正面金属层11图形化形成的源极。
所述栅极总线区203的结构为：
在所述栅极总线区203的顶部形成有由所述正面金属层11图形化形成的栅极，所述栅极总线区203的所述屏蔽电极3两侧的所述沟槽栅电极6的顶部分别通过一个接触孔10b连接到所述栅极，所述器件单元区202的所述沟槽栅电极6通过连接所述栅极总线区203的所述沟槽栅电极6并通过所述栅极总线区203的所述沟槽栅电极6的顶部的接触孔10b和所述栅极相连；所述场氧层2的厚度大于所述接触孔10b的宽度，使得所述栅极对应的接触孔10b直接落在所述栅极总线区203的所述沟槽栅电极6表面，从而使得所述器件单元区202、所述栅极总线区203中的所述场氧层2和所述沟槽栅电极6都为通过全面回刻得到的结构。本发明第一实施例中，所述场氧层2的厚度为0.4微米以上。
所述栅极总线区203的至少部分所述屏蔽电极3顶部通过一个接触孔10c1连接到所述栅极；图3所对应的本发明第一实施例中，所述栅极总线区203的全部所述屏蔽电极3顶部都会通过一个接触孔10c1连接到所述栅极，各所述屏蔽电极3对应于位于各所述第一沟槽201中的所述屏蔽电极。
所述器件单元区202中对应的所述屏蔽电极3通过连接所述栅极总线区203的所述屏蔽电极3并通过所述栅极总线区203的所述屏蔽电极3的顶部的接触孔10c1和所述栅极相连，通过增加连接到所述栅极的所述屏蔽电极3的数量来提高反馈电容(Crss)和降低输入电容(Ciss)。
在所述栅极总线区203中顶部形成有所述接触孔10c1的所述屏蔽电极3的宽度大于所述接触孔10c1的宽度该连接结构使得所述器件单元区202、所述栅极总线区203的所述屏蔽电极3都为通过全面回刻得到的结构。本发明第一实施例中，在所述屏蔽电极3的顶部形成有所述接触孔10c1对应的区域段的所述第一沟槽201的宽度在对应的区域段外的所述第一沟槽201的宽度基础上加宽0.2微米～0.5微米；较佳为，所述接触孔10c1的宽度为0.2微米～0.5微米。
所述终端区204的结构为：
所述终端区204包括一根以上的第二沟槽201a，所述第二沟槽201a呈环形结构环绕在所述器件单元区202和所述栅极总线区203的周侧，所述第二沟槽201a和各所述第一沟槽201同时形成，各所述第二沟槽201a之间有间隔。环形结构的各所述第二沟槽201a的转角为弧形；在其它实施例中，也能为：环形结构的各所述第二沟槽201a的转角为直角。各所述第二沟槽201a之间的间距和各所述第一沟槽201之间的间距相同；在其它实施例中也能为：各所述第二沟槽201a之间的间距和各所述第一沟槽201之间的间距不相同。
各所述第一沟槽201延伸到所述终端区204中并和最内侧的所述第二沟槽201a相隔离从而使各所述第一沟槽201呈非封闭式结构。
在各所述第二沟槽201a中也形成有所述场氧层2、所述屏蔽电极3、所述沟槽栅电极6、所述栅介质膜4和所述栅极间隔离介质膜5，且各所述第二沟槽201a中的所述场氧层2、所述屏蔽电极3、所述沟槽栅电极6、所述栅介质膜4和所述栅极间隔离介质膜5和所述第一沟槽201中的所述场氧层2、所述屏蔽电极3、所述沟槽栅电极6、所述栅介质膜4和所述栅极间隔离介质膜5都分别采用相同的工艺同时形成。
最内侧的所述第二沟槽201a中位于所述屏蔽电极3内侧的所述沟槽栅电极6的顶部通过接触孔连接所述栅极或者通过接触孔连接所述源极或者浮空，最内侧的所述第二沟槽201a中位于所述屏蔽电极3外侧的所述沟槽栅电极6为浮空结构。
所述终端区204的所述第二沟槽201a为2根以上时，最内侧的所述第二沟槽201a之外的各所述第二沟槽201a的所述屏蔽电极3的顶部通过接触孔连接所述源极或浮空，最内侧的所述第二沟槽201a之外的各所述第二沟槽201a的所述沟槽栅电极6的顶部通过接触孔连接所述栅极或者通过接触孔连接所述源极或者浮空。
在所述终端区204外侧的所述第一导电类型外延层1形成有由第一导电类型重掺杂区8a组成的终止区205，所述终止区205呈环状结构，在所述终止区205的顶部形成有由所述正面金属层11图形化形成的终止环金属场板。
在所述终止区205中形成有至少一个第三沟槽201b，在各所述第三沟槽201b中也形成有所述场氧层2、所述屏蔽电极3、所述沟槽栅电极6、所述栅介质膜4和所述栅极间隔离介质膜5，且各所述第三沟槽201b中的所述场氧层2、所述屏蔽电极3、所述沟槽栅电极6、所述栅介质膜4和所述栅极间隔离介质膜5和所述第一沟槽201中的所述场氧层2、所述屏蔽电极3、所述沟槽栅电极6、所述栅介质膜4和所述栅极间隔离介质膜5都分别采用相同的工艺同时形成。
各所述第三沟槽201b的所述屏蔽电极3的顶部通过接触孔10d连接所述终止环金属场板或浮空，各所述第三沟槽201b的所述沟槽栅电极6的顶部通过接触孔连接所述终止环金属场板或浮空。
各所述第一沟槽201延伸到所述终端区204中，在所述终端区204中也形成有第二导电类型阱7即和所述器件单元区202的所述沟道区7相同，但是没有形成源区8，在各所述第一沟槽201的两侧分别形成有接触孔将所述终端区204的所述第二导电类型阱7连接到所述源极。
本发明第二实施例具有屏蔽栅的沟槽栅MOSFET：
如图4所示，是本发明第二实施例采用的具有屏蔽栅的沟槽栅MOSFET的版图；本发明第二实施例和本发明第一实施例的区别之处为，本发明第二实施例中：
所述栅极总线区203中有一半的所述屏蔽电极3顶部通过一个接触孔10c1连接到所述栅极。也即本发明第二实施例中，所述栅极总线区203中所述屏蔽电极3连接到所述栅极的数量和本发明第一实施例不同，仅为第一实施例的一半；当然还可以对所述栅极总线区203中所述屏蔽电极3连接到所述栅极的数量进行调节。
由图4所示可知，所述栅极总线区203中剩余有未连接到所述栅极的所述屏蔽电极3时，剩余的所述屏蔽电极3的顶部的连接结构为：
通过加宽延伸到所述终端区204中所述第一沟槽201的端头的宽度并使所述第一沟槽201的端头处的所述屏蔽电极3的宽度大于所述接触孔10c的宽度，在所述第一沟槽201的端头处的所述屏蔽电极3的选定区域的顶部形成有接触孔10c并通过该接触孔10c连接到所述源极，该连接结构使得所述器件单元区202、所述栅极总线区203以及所述终端区204中的所述屏蔽电极3都为通过全面回刻得到的结构。
在其它实施例中，剩余的所述屏蔽电极3的顶部的连接结构也能为：通过加宽所述器件单元区202中所述第一沟槽201选定区域段的宽度并使该选定区域段的所述第一沟槽201的中所述屏蔽电极3的宽度大于所述接触孔10c的宽度，在加宽后的所述屏蔽电极3的顶部形成有接触孔10c并通过该接触孔10c连接到所述源极，该连接结构使得所述器件单元区202、所述栅极总线区203以及所述终端区204中的所述屏蔽电极3都为通过全面回刻得到的结构。
如图2所示，是申请人之前采用的具有屏蔽栅的沟槽栅MOSFET的版图；图2所示结构未采用本发明第一实施例和第二实施例中所采用的在所述栅极总线区203中设置有通过顶部的接触孔10c1连接到栅极的所述屏蔽电极3。图2中所有的所述屏蔽电极3都是连接到源极，且其连接结构为：各所述第一沟槽201延伸到所述终端区204中，通过加宽延伸到所述终端区204中所述第一沟槽201的端头的宽度并使所述第一沟槽201的端头处的所述屏蔽电极3的宽度大于所述接触孔10c的宽度，在所述第一沟槽201的端头处的所述屏蔽电极3的选定区域的顶部形成有接触孔10c并通过该接触孔10c连接到所述源极，该连接结构使得所述器件单元区202、所述栅极总线区203以及所述终端区204中的所述屏蔽电极3都为通过全面回刻得到的结构。
本发明第一实施例中将器件的版图结构分成了器件单元区202、栅极总线区203和终端区204，将栅极总线区203和器件单元区202的沟槽即第一沟槽201连通，且将器件的各原胞的栅极结构设置为屏蔽电极3填充于表面形成有场氧层2的第一沟槽201中，沟槽栅电极6形成于屏蔽电极3两侧的场氧层2被自对准刻蚀去除的区域中，并通过将第一沟槽201侧面的场氧层2的厚度设置为大于接触孔的宽度，这样沟槽栅电极6能够在栅极总线区203直接通过接触孔10b连接到由正面金属层11组成的栅极；所以本发明第一实施例沟槽栅电极6的引出结构不需要采用光刻工艺单独定义，所有沟槽外的沟槽栅电极6的材料都可以被去除，这使得对沟槽栅电极6的材料进行回刻时不需要采用光刻工艺进行定义而采用全面回刻工艺即可实现；同样场氧层2在回刻时沟槽外的场氧层2需要全部被去除，而沟槽内的场氧层2的被去除区域为沟槽栅电极6的形成区域，该区域利用场氧层2和沟槽侧面的第一导电类型外延层1的刻蚀速率差能够实现自对准刻蚀，故场氧层2的回刻也采用全面回刻工艺即可实现，由上可知，本发明能够节省场氧层2和沟槽栅电极6的回刻时对应的光刻层次，从而能减少光刻层次，降低工艺成本。
另外，本发明第一实施例的各第一沟槽201延伸到终端区204中，当栅极总线区203剩余有未连接到栅极的屏蔽电极3时，剩余的屏蔽电极3的顶部通过在终端区204中第一沟槽201的端头的宽度增加或在器件单元区202中的第一沟槽201选定区域段的宽度增加并在宽度增加的第一沟槽201的顶部形成接触孔10c连接到源极，再加上连接到栅极的屏蔽电极3的宽度也即增加并在顶部直接通过接触孔10c连接到栅极，所以本发明第一实施例屏蔽电极3的引出结构不需要采用光刻工艺单独定义，所有沟槽外的屏蔽电极3的材料都可以被去除，这使得对屏蔽电极3的材料进行回刻时不需要采用光刻工艺进行定义而采用全面回刻工艺即可实现，所以本发明第一实施例还能够进一步节省屏蔽电极3的回刻时对应的光刻层次，从而能进一步的减少光刻层次，降低工艺成本。
另外，和图2所示的结构相比，本发明第一实施例做了进一步的改进，本发明第一实施例的栅极总线区203的至少部分屏蔽电极3顶部通过一个接触孔10c1连接到栅极，至少部分屏蔽电极3是指至少部分第一沟槽201内的屏蔽电极3，其中本发明第一实施例为全部屏蔽电极3都连接栅极，本发明第二实施例为一半屏蔽电极3连接栅极，实际应用中连接到栅极的屏蔽电极3的数量可以根据需要进行调节；本发明第一实施例中通过设置连接到栅极的屏蔽电极3的结构，能通过增加连接到栅极的屏蔽电极3的数量来提高Crss和降低Ciss，也即连接到栅极的屏蔽电极3的数量越多，Crss越高、Ciss越低；相反，连接到栅极的屏蔽电极3的数量越少，Crss则越低、Ciss越高，所以，本发明第一实施例通过设置屏蔽电极3连接到栅极的数量能实现Crss和Ciss的调节，也即能够根据产品应用中EMI的性能需求进行Crss和Ciss的调节，所以，本发明第一实施例能改善器件在应用中的EMI性能，扩展产品的适用性。如图6所示，是图3所示的本发明第一实施例器件和图2所示器件的电容曲线比较图，曲线301a对应于图2所示器件的Ciss的曲线、曲线301b对应于本发明第一实施例器件的Ciss的曲线，曲线302a对应于图2所示器件的Crss的曲线、曲线302b对应于本发明第一实施例器件的Crss的曲线，曲线303a对应于图2所示器件的输出电容(Coss)的曲线、曲线3031b对应于本发明第一实施例器件的Coss的曲线；MOSFET器件中，Ciss为栅源电容(Cgs)和栅漏电容(Cgd)的和，Coss为Cgd和源漏电容(Cds)的和，Crss为Cgd。比较曲线301a和301b可知，Ciss会下降；比较曲线302a和302b可知，Crss会增加；比较303a和303b可知，Coss基本保持不变。由此可知，本发明第一实施例能够实现对Ciss和Crss的调节，而寄生电容对器件的EMI有直接影响，所以本发明第一实施例能改善器件的EMI性能。
本发明第一实施例具有屏蔽栅的沟槽栅MOSFET的制造方法：
本发明第一实施例具有屏蔽栅的沟槽栅MOSFET的制造方法用于制造如图3所示的本发明第一实施例器件，包括如下步骤：
步骤一、提供表面形成有第一导电类型外延层1的第一导电类型半导体衬底，采用光刻刻蚀工艺在所述第一导电类型外延层1中形成第一沟槽201；同时还形成第二沟槽201a和第三沟槽201b。
所述具有屏蔽栅的沟槽栅MOSFET包括器件单元区202，栅极总线区203，终端区204；在俯视面上，所述栅极总线区203位于所述器件单元区202外侧，所述终端区204环绕在所述器件单元区202和所述栅极总线区203的周侧。
所述器件单元区202由多个原胞周期性排列组成，各所述原胞的栅极结构对应一个所述第一沟槽201；所述器件单元区202的各所述第一沟槽201还延伸到所述栅极总线区203中。
所述终端区204包括一根以上的第二沟槽201a，所述第二沟槽201a呈环形结构环绕在所述器件单元区202和所述栅极总线区203的周侧，各所述第二沟槽201a之间有间隔。
各所述第一沟槽201延伸到所述终端区204中并和最内侧的所述第二沟槽201a相隔离从而使各所述第一沟槽201呈非封闭式结构。
步骤二、形成场氧层2，所述场氧层2形成于所述第一沟槽201、所述第二沟槽201a和所述第三沟槽201b即沟槽201、201a和201b的底部表面和内侧表面并延伸到沟槽201、201a和201b外，所述场氧层2未将沟槽201、201a和201b完全填充，所述场氧层2的厚度大于所述接触孔的宽度。较佳为，所述场氧层2的厚度为0.4微米以上。所述接触孔的宽度为0.2微米～0.5微米。
步骤三、淀积屏蔽电极3的电极材料层将所述第一沟槽201、所述第二沟槽201a和所述第三沟槽201b的完全填充，所述屏蔽电极3的电极材料层还延伸到所述第一沟槽201、所述第二沟槽201a和所述第三沟槽201b外。较佳为，所述屏蔽电极3的电极材料层的多晶硅层。
步骤四、对所述屏蔽电极3的电极材料层进行回刻，由回刻后仅位于所述第一沟槽201中的电极材料层组成所述屏蔽电极3。注意，本发明第一实施例方法的步骤四中不再需要采用光刻定义，从而能节省一层光罩。也即，本发明的器件结构使得不需要在沟槽之外保留电极材料层作为屏蔽电极3的引出端，从而能进行全面回刻。
步骤五、对所述场氧层2进行全面回刻将所述第一沟槽201、所述第二沟槽201a和所述第三沟槽201b外以及所述第一沟槽201、所述第二沟槽201a和所述第三沟槽201b内的沟槽栅电极6的形成区域的所述场氧层2去除。注意，本发明第一实施例方法的步骤五中不再需要采用光刻定义，从而能再节省一层光罩。
步骤六、在沟槽201、201a和201b的所述沟槽栅电极6的形成区域的所述第一导电类型外延层1侧面形成栅介质膜4以及所述屏蔽电极3的侧面形成栅极间隔离介质膜5。较佳为，所述栅介质膜4和所述栅极间隔离介质膜5都为氧化膜且采用热氧化工艺形成。
步骤七、淀积所述沟槽栅电极6的电极材料层将沟槽201、201a和201b完全填充，所述沟槽栅电极6的电极材料层还延伸到沟槽201、201a和201b外。较佳为，所述沟槽栅电极6的电极材料层为多晶硅层。
步骤八、对所述沟槽栅电极6的电极材料层进行全面回刻，由全面回刻后仅位于沟槽201、201a和201b的所述沟槽栅电极6的形成区域的电极材料层组成所述沟槽栅电极6。注意，本发明第一实施例方法的步骤八中不再需要采用光刻定义，从而再能节省一层光罩。
步骤九、在所述器件单元区202的所述第一导电类型外延层1中形成第二导电类型阱7并该第二导电类型阱7组成沟道区7；所述沟槽栅电极6在纵向上穿过所述沟道区7且被所述沟槽栅电极6侧面覆盖的所述沟道区7的表面用于形成沟道。
所述沟道区7底部的所述第一导电类型外延层1组成漂移区。
步骤十、在所述沟道区7表面形成由第一导电类型重掺杂区组成的源区8。同时，在所述终端区204外侧的所述第一导电类型外延层1形成由第一导电类型重掺杂区8a组成的终止区205。
步骤十一、形成层间膜9，接触孔，正面金属层11；对所述正面金属层11进行图形化形成源极和栅极。
各所述源区8通过穿过层间膜9的接触孔10a连接到由正面金属层11图形化形成的源极，所述源区8对应的接触孔10a的底部还和所述沟道区7接触。
所述栅极位于所述栅极总线区203的顶部且所述栅极总线区203的所述屏蔽电极3两侧的所述沟槽栅电极6的顶部分别通过一个接触孔10b连接到所述栅极，所述器件单元区202的所述沟槽栅电极6通过连接所述栅极总线区203的所述沟槽栅电极6并通过所述栅极总线区203的所述沟槽栅电极6的顶部的接触孔10b和所述栅极相连。
所述栅极总线区203的全部所述屏蔽电极3顶部通过一个接触孔10c1连接到所述栅极，在所述栅极总线区203中顶部形成有所述接触孔10c1的所述屏蔽电极3的宽度大于所述接触孔10c1的宽度。较佳为，在所述屏蔽电极3的顶部形成有所述接触孔10c1对应的区域段的所述第一沟槽201的宽度在对应的区域段外的所述第一沟槽201的宽度基础上加宽0.2微米～0.5微米。所述接触孔10c1的宽度为0.2微米～0.5微米。
所述器件单元区202中对应的所述屏蔽电极3通过连接所述栅极总线区203的所述屏蔽电极3并通过所述栅极总线区203的所述屏蔽电极3的顶部的接触孔10c1和所述栅极相连，通过增加连接到所述栅极的所述屏蔽电极3的数量来提高Crss和降低Ciss。
本发明第二实施例具有屏蔽栅的沟槽栅MOSFET的制造方法：
本发明第二实施例具有屏蔽栅的沟槽栅MOSFET的制造方法用于制造如图4所示的本发明第二实施例器件，本发明第二实施例方法和本发明第一实施例方法的区别之处为：
步骤十一中对连接到所述栅极的所述屏蔽电极3的数量进行了变换，本发明第二实施例方法中将所述栅极总线区203的一半所述屏蔽电极3顶部通过一个接触孔10c1连接到所述栅极。各所述第一沟槽201延伸到所述终端区204中，由于所述栅极总线区203剩余有未连接到所述栅极的所述屏蔽电极3，故还需要形成剩余的所述屏蔽电极3的顶部的连接结构，包括步骤：
通过加宽延伸到所述终端区204中所述第一沟槽201的端头的宽度并使所述第一沟槽201的端头处的所述屏蔽电极3的宽度大于接触孔的宽度，在所述第一沟槽201的端头处的所述屏蔽电极3的选定区域的顶部形成接触孔10c并通过该接触孔10c连接到所述源极。
或者，通过加宽所述器件单元区202中所述第一沟槽201选定区域段的宽度并使该选定区域段的所述第一沟槽201的中所述屏蔽电极3的宽度大于所述接触孔的宽度，在加宽后的所述屏蔽电极3的顶部形成接触孔10c并通过该接触孔10c连接到所述源极。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (15)
1.一种具有屏蔽栅的沟槽栅MOSFET，其特征在于，包括：器件单元区，栅极总线区，终端区；
在俯视面上，所述栅极总线区位于所述器件单元区外侧，所述终端区环绕在所述器件单元区和所述栅极总线区的周侧；
所述器件单元区由多个原胞周期性排列组成，各所述原胞的栅极结构包括：
第一沟槽，形成于第一导电类型外延层中，所述第一导电类型外延层形成于第一导电类型半导体衬底表面；
在所述第一沟槽的底部表面和内侧表面形成有未将所述第一沟槽完全填充的场氧层；
形成有所述场氧层的所述第一沟槽被电极材料层完全填充并由该电极材料层组成屏蔽电极；
沟槽栅电极的形成区域位于所述屏蔽电极的顶部两侧，在所述沟槽栅电极的形成区域内的所述场氧层被自对准刻蚀去除，所述沟槽栅电极由填充于所述沟槽栅电极的形成区域的第一沟槽中的电极材料层组成；所述沟槽栅电极通过栅极间隔离介质膜和所述屏蔽电极隔离；所述沟槽栅电极和所述第一沟槽的侧面之间隔离有栅介质膜；
沟道区由形成于所述第一导电类型外延层中的第二导电类型阱组成，所述沟槽栅电极在纵向上穿过所述沟道区且被所述沟槽栅电极侧面覆盖的所述沟道区的表面用于形成沟道；
所述沟道区底部的所述第一导电类型外延层组成漂移区；
源区由形成于所述沟道区表面的第一导电类型重掺杂区组成；
所述器件单元区的各所述第一沟槽以及形成于各所述第一沟槽中的所述场氧层、所述屏蔽电极、所述沟槽栅电极、所述栅介质膜和所述栅极间隔离介质膜都延伸到所述栅极总线区中并组成所述栅极总线区的栅极结构；
各所述源区通过穿过层间膜的接触孔连接到由正面金属层图形化形成的源极；
在所述栅极总线区的顶部形成有由所述正面金属层图形化形成的栅极，所述栅极总线区的所述屏蔽电极两侧的所述沟槽栅电极的顶部分别通过一个接触孔连接到所述栅极，所述器件单元区的所述沟槽栅电极通过连接所述栅极总线区的所述沟槽栅电极并通过所述栅极总线区的所述沟槽栅电极的顶部的接触孔和所述栅极相连；所述场氧层的厚度大于所述接触孔的宽度，使得所述栅极对应的接触孔直接落在所述栅极总线区的所述沟槽栅电极表面，从而使得所述器件单元区、所述栅极总线区中的所述场氧层和所述沟槽栅电极都为通过全面回刻得到的结构；
所述栅极总线区的至少部分所述屏蔽电极顶部通过一个接触孔连接到所述栅极，所述器件单元区中对应的所述屏蔽电极通过连接所述栅极总线区的所述屏蔽电极并通过所述栅极总线区的所述屏蔽电极的顶部的接触孔和所述栅极相连，通过增加连接到所述栅极的所述屏蔽电极的数量来提高Crss和降低Ciss；在所述栅极总线区中顶部形成有所述接触孔的所述屏蔽电极的宽度大于所述接触孔的宽度该连接结构使得所述器件单元区、所述栅极总线区的所述屏蔽电极都为通过全面回刻得到的结构。
2.如权利要求1所述的具有屏蔽栅的沟槽栅MOSFET，其特征在于：各所述第一沟槽延伸到所述终端区中，当所述栅极总线区剩余有未连接到所述栅极的所述屏蔽电极时，剩余的所述屏蔽电极的顶部的连接结构为：
通过加宽延伸到所述终端区中所述第一沟槽的端头的宽度并使所述第一沟槽的端头处的所述屏蔽电极的宽度大于所述接触孔的宽度，在所述第一沟槽的端头处的所述屏蔽电极的选定区域的顶部形成有接触孔并通过该接触孔连接到所述源极，该连接结构使得所述器件单元区、所述栅极总线区以及所述终端区中的所述屏蔽电极都为通过全面回刻得到的结构；
或者，通过加宽所述器件单元区中所述第一沟槽选定区域段的宽度并使该选定区域段的所述第一沟槽的中所述屏蔽电极的宽度大于所述接触孔的宽度，在加宽后的所述屏蔽电极的顶部形成有接触孔并通过该接触孔连接到所述源极，该连接结构使得所述器件单元区、所述栅极总线区以及所述终端区中的所述屏蔽电极都为通过全面回刻得到的结构。
3.如权利要求1或2所述的具有屏蔽栅的沟槽栅MOSFET，其特征在于：所述终端区包括一根以上的第二沟槽，所述第二沟槽呈环形结构环绕在所述器件单元区和所述栅极总线区的周侧，所述第二沟槽和各所述第一沟槽同时形成，各所述第二沟槽之间有间隔；
各所述第一沟槽延伸到所述终端区中并和最内侧的所述第二沟槽相隔离从而使各所述第一沟槽呈非封闭式结构；
在各所述第二沟槽中也形成有所述场氧层、所述屏蔽电极、所述沟槽栅电极、所述栅介质膜和所述栅极间隔离介质膜，且各所述第二沟槽中的所述场氧层、所述屏蔽电极、所述沟槽栅电极、所述栅介质膜和所述栅极间隔离介质膜和所述第一沟槽中的所述场氧层、所述屏蔽电极、所述沟槽栅电极、所述栅介质膜和所述栅极间隔离介质膜都分别采用相同的工艺同时形成。
4.如权利要求1所述的具有屏蔽栅的沟槽栅MOSFET，其特征在于：所述场氧层的厚度为0.4微米以上。
5.如权利要求1或2所述的具有屏蔽栅的沟槽栅MOSFET，其特征在于：在所述屏蔽电极的顶部形成有所述接触孔对应的区域段的所述第一沟槽的宽度在对应的区域段外的所述第一沟槽的宽度基础上加宽0.2微米～0.5微米。
6.如权利要求5所述的具有屏蔽栅的沟槽栅MOSFET，其特征在于：所述接触孔的宽度为0.2微米～0.5微米。
7.如权利要求3所述的具有屏蔽栅的沟槽栅MOSFET，其特征在于：最内侧的所述第二沟槽中位于所述屏蔽电极内侧的所述沟槽栅电极的顶部通过接触孔连接所述栅极或者通过接触孔连接所述源极或者浮空，最内侧的所述第二沟槽中位于所述屏蔽电极外侧的所述沟槽栅电极为浮空结构；
所述终端区的所述第二沟槽为2根以上时，最内侧的所述第二沟槽之外的各所述第二沟槽的所述屏蔽电极的顶部通过接触孔连接所述源极或浮空，最内侧的所述第二沟槽之外的各所述第二沟槽的所述沟槽栅电极的顶部通过接触孔连接所述栅极或者通过接触孔连接所述源极或者浮空。
8.如权利要求3所述的具有屏蔽栅的沟槽栅MOSFET，其特征在于：在所述终端区外侧的所述第一导电类型外延层形成有由第一导电类型重掺杂区组成的终止区，所述终止区呈环状结构，在所述终止区的顶部形成有由所述正面金属层图形化形成的终止环金属场板。
9.如权利要求8所述的具有屏蔽栅的沟槽栅MOSFET，其特征在于：在所述终止区中形成有至少一个第三沟槽，在各所述第三沟槽中也形成有所述场氧层、所述屏蔽电极、所述沟槽栅电极、所述栅介质膜和所述栅极间隔离介质膜，且各所述第三沟槽中的所述场氧层、所述屏蔽电极、所述沟槽栅电极、所述栅介质膜和所述栅极间隔离介质膜和所述第一沟槽中的所述场氧层、所述屏蔽电极、所述沟槽栅电极、所述栅介质膜和所述栅极间隔离介质膜都分别采用相同的工艺同时形成；
各所述第三沟槽的所述屏蔽电极的顶部通过接触孔连接所述终止环金属场板或浮空，各所述第三沟槽的所述沟槽栅电极的顶部通过接触孔连接所述终止环金属场板或浮空。
10.如权利要求3所述的具有屏蔽栅的沟槽栅MOSFET，其特征在于：环形结构的各所述第二沟槽的转角为直角或弧形；
各所述第二沟槽之间的间距和各所述第一沟槽之间的间距相同；或者，各所述第二沟槽之间的间距和各所述第一沟槽之间的间距不相同。
11.如权利要求1或2所述的具有屏蔽栅的沟槽栅MOSFET，其特征在于：各所述第一沟槽中的所述屏蔽电极的电极材料为多晶硅，所述沟槽栅电极的电极材料为多晶硅。
12.一种具有屏蔽栅的沟槽栅MOSFET的制造方法，其特征在于，包括如下步骤：
步骤一、提供表面形成有第一导电类型外延层的第一导电类型半导体衬底，采用光刻刻蚀工艺在所述第一导电类型外延层中形成第一沟槽；
所述具有屏蔽栅的沟槽栅MOSFET包括器件单元区，栅极总线区，终端区；在俯视面上，所述栅极总线区位于所述器件单元区外侧，所述终端区环绕在所述器件单元区和所述栅极总线区的周侧；
所述器件单元区由多个原胞周期性排列组成，各所述原胞的栅极结构对应一个所述第一沟槽；所述器件单元区的各所述第一沟槽还延伸到所述栅极总线区中；
步骤二、形成场氧层，所述场氧层形成于所述第一沟槽的底部表面和内侧表面，所述场氧化层还延伸到所述第一沟槽外，所述场氧层未将所述第一沟槽完全填充，所述场氧层的厚度大于所述接触孔的宽度；
步骤三、淀积屏蔽电极的电极材料层将所述第一沟槽完全填充，所述屏蔽电极的电极材料层还延伸到所述第一沟槽外；
步骤四、对所述屏蔽电极的电极材料层进行回刻，由回刻后仅位于所述第一沟槽中的电极材料层组成所述屏蔽电极；
步骤五、对所述场氧层进行全面回刻将所述第一沟槽外以及所述第一沟槽内的沟槽栅电极的形成区域的所述场氧层去除；
步骤六、在所述第一沟槽的所述沟槽栅电极的形成区域的所述第一导电类型外延层侧面形成栅介质膜以及所述屏蔽电极的侧面形成栅极间隔离介质膜；
步骤七、淀积所述沟槽栅电极的电极材料层将所述第一沟槽完全填充，所述沟槽栅电极的电极材料层还延伸到所述第一沟槽外；
步骤八、对所述沟槽栅电极的电极材料层进行全面回刻，由全面回刻后仅位于所述第一沟槽所述沟槽栅电极的形成区域的电极材料层组成所述沟槽栅电极；
步骤九、在所述器件单元区的所述第一导电类型外延层中形成第二导电类型阱并该第二导电类型阱组成沟道区；所述沟槽栅电极在纵向上穿过所述沟道区且被所述沟槽栅电极侧面覆盖的所述沟道区的表面用于形成沟道；
所述沟道区底部的所述第一导电类型外延层组成漂移区；
步骤十、在所述沟道区表面形成由第一导电类型重掺杂区组成的源区；
步骤十一、形成层间膜，接触孔，正面金属层；对所述正面金属层进行图形化形成源极和栅极；
各所述源区通过穿过层间膜的接触孔连接到由正面金属层图形化形成的源极；
所述栅极位于所述栅极总线区的顶部且所述栅极总线区的所述屏蔽电极两侧的所述沟槽栅电极的顶部分别通过一个接触孔连接到所述栅极，所述器件单元区的所述沟槽栅电极通过连接所述栅极总线区的所述沟槽栅电极并通过所述栅极总线区的所述沟槽栅电极的顶部的接触孔和所述栅极相连；
所述栅极总线区的至少部分所述屏蔽电极顶部通过一个接触孔连接到所述栅极，在所述栅极总线区中顶部形成有所述接触孔的所述屏蔽电极的宽度大于所述接触孔的宽度；所述器件单元区中对应的所述屏蔽电极通过连接所述栅极总线区的所述屏蔽电极并通过所述栅极总线区的所述屏蔽电极的顶部的接触孔和所述栅极相连，通过增加连接到所述栅极的所述屏蔽电极的数量来提高Crss和降低Ciss。
13.如权利要求12所述的具有屏蔽栅的沟槽栅MOSFET的制造方法，其特征在于：各所述第一沟槽延伸到所述终端区中，当所述栅极总线区剩余有未连接到所述栅极的所述屏蔽电极时，剩余的所述屏蔽电极的顶部的连接结构为：
通过加宽延伸到所述终端区中所述第一沟槽的端头的宽度并使所述第一沟槽的端头处的所述屏蔽电极的宽度大于所述接触孔的宽度，在所述第一沟槽的端头处的所述屏蔽电极的选定区域的顶部形成有接触孔并通过该接触孔连接到所述源极，该连接结构使得所述器件单元区、所述栅极总线区以及所述终端区中的所述屏蔽电极都为通过全面回刻得到的结构；
或者，通过加宽所述器件单元区中所述第一沟槽选定区域段的宽度并使该选定区域段的所述第一沟槽的中所述屏蔽电极的宽度大于所述接触孔的宽度，在加宽后的所述屏蔽电极的顶部形成有接触孔并通过该接触孔连接到所述源极，该连接结构使得所述器件单元区、所述栅极总线区以及所述终端区中的所述屏蔽电极都为通过全面回刻得到的结构。
14.如权利要求12或13所述的具有屏蔽栅的沟槽栅MOSFET的制造方法，其特征在于：所述终端区包括一根以上的第二沟槽，所述第二沟槽呈环形结构环绕在所述器件单元区和所述栅极总线区的周侧，所述第二沟槽和各所述第一沟槽同时形成，各所述第二沟槽之间有间隔；
各所述第一沟槽延伸到所述终端区中并和最内侧的所述第二沟槽相隔离从而使各所述第一沟槽呈非封闭式结构；
在各所述第二沟槽中也形成有所述场氧层、所述屏蔽电极、所述沟槽栅电极、所述栅介质膜和所述栅极间隔离介质膜，且各所述第二沟槽中的所述场氧层、所述屏蔽电极、所述沟槽栅电极、所述栅介质膜和所述栅极间隔离介质膜和所述第一沟槽中的所述场氧层、所述屏蔽电极、所述沟槽栅电极、所述栅介质膜和所述栅极间隔离介质膜都分别采用相同的工艺同时形成。
15.如权利要求12或13所述的具有屏蔽栅的沟槽栅MOSFET的制造方法，其特征在于：所述场氧层的厚度为0.4微米以上；
在所述屏蔽电极的顶部形成有所述接触孔对应的区域段的所述第一沟槽的宽度在对应的区域段外的所述第一沟槽的宽度基础上加宽0.2微米～0.5微米；
所述接触孔的宽度为0.2微米～0.5微米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710728971.1A CN109427882B (zh) | 2017-08-23 | 2017-08-23 | 具有屏蔽栅的沟槽栅mosfet及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710728971.1A CN109427882B (zh) | 2017-08-23 | 2017-08-23 | 具有屏蔽栅的沟槽栅mosfet及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109427882A true CN109427882A (zh) | 2019-03-05 |
| CN109427882B CN109427882B (zh) | 2021-09-14 |
Family
ID=65497378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710728971.1A Active CN109427882B (zh) | 2017-08-23 | 2017-08-23 | 具有屏蔽栅的沟槽栅mosfet及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109427882B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111799161A (zh) * | 2019-04-08 | 2020-10-20 | 上海先进半导体制造股份有限公司 | 低压屏蔽栅场效应晶体管制作方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8274113B1 (en) * | 2011-05-12 | 2012-09-25 | Force Mos Technology Co., Ltd. | Trench MOSFET having shielded electrode integrated with trench Schottky rectifier |
| US20130168760A1 (en) * | 2011-12-30 | 2013-07-04 | Force Mos Technology Co. Ltd. | Trench mosfet with resurf stepped oxide and diffused drift region |
| US20140239382A1 (en) * | 2012-12-21 | 2014-08-28 | Alpha And Omega Semiconductor Incorporated | High frequency switching mosfets with low output capacitance using a depletable p-shield |
| CN105870022A (zh) * | 2016-05-31 | 2016-08-17 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽mosfet的制造方法 |
| CN105957893A (zh) * | 2016-05-26 | 2016-09-21 | 深圳尚阳通科技有限公司 | 屏蔽栅功率mosfet及其制造方法 |
| CN106328525A (zh) * | 2015-06-23 | 2017-01-11 | 北大方正集团有限公司 | 超结mosfet器件的制造方法及器件 |
-
2017
- 2017-08-23 CN CN201710728971.1A patent/CN109427882B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8274113B1 (en) * | 2011-05-12 | 2012-09-25 | Force Mos Technology Co., Ltd. | Trench MOSFET having shielded electrode integrated with trench Schottky rectifier |
| US20130168760A1 (en) * | 2011-12-30 | 2013-07-04 | Force Mos Technology Co. Ltd. | Trench mosfet with resurf stepped oxide and diffused drift region |
| US20140239382A1 (en) * | 2012-12-21 | 2014-08-28 | Alpha And Omega Semiconductor Incorporated | High frequency switching mosfets with low output capacitance using a depletable p-shield |
| CN106328525A (zh) * | 2015-06-23 | 2017-01-11 | 北大方正集团有限公司 | 超结mosfet器件的制造方法及器件 |
| CN105957893A (zh) * | 2016-05-26 | 2016-09-21 | 深圳尚阳通科技有限公司 | 屏蔽栅功率mosfet及其制造方法 |
| CN105870022A (zh) * | 2016-05-31 | 2016-08-17 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽mosfet的制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111799161A (zh) * | 2019-04-08 | 2020-10-20 | 上海先进半导体制造股份有限公司 | 低压屏蔽栅场效应晶体管制作方法 |
| CN111799161B (zh) * | 2019-04-08 | 2023-08-29 | 上海积塔半导体有限公司 | 低压屏蔽栅场效应晶体管制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109427882B (zh) | 2021-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102005377B (zh) | 具有厚底部屏蔽氧化物的沟槽双扩散金属氧化物半导体器件的制备 | |
| TWI804649B (zh) | 絕緣閘極半導體器件及用於製造絕緣閘極半導體器件的區域的方法 | |
| US10923588B2 (en) | SGT MOSFET with adjustable CRSS and CISS | |
| CN104821333A (zh) | 用于沟槽金属氧化物半导体场效应晶体管(mosfet)中的低米勒电容的较厚的底部氧化物 | |
| CN101740623A (zh) | 具有槽屏蔽电极结构的半导体器件 | |
| CN112382658B (zh) | 具有阶梯分立屏蔽槽的低栅电荷器件及其制造方法 | |
| CN101740612A (zh) | 用于具有槽屏蔽电极的半导体器件的接触结构和方法 | |
| US11888022B2 (en) | SOI lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof | |
| CN108701709A (zh) | 用于垂直功率晶体管的终端区域架构 | |
| US9818743B2 (en) | Power semiconductor device with contiguous gate trenches and offset source trenches | |
| CN110335895A (zh) | 功率器件及其制造方法 | |
| CN103633068A (zh) | 在sgt mosfet中灵活调节crss以平滑波形避免直流-直流器件中电磁干扰 | |
| CN105027290B (zh) | 自适应电荷平衡的mosfet技术 | |
| CN113053738A (zh) | 一种分裂栅型沟槽mos器件及其制备方法 | |
| CN114188410A (zh) | 屏蔽栅沟槽型功率mosfet器件 | |
| CN115084248A (zh) | 屏蔽栅沟槽型mosfet的沟槽结构及形成方法 | |
| CN115513280A (zh) | 沟槽型碳化硅mosfet结构及其制作方法 | |
| US8513733B2 (en) | Edge termination region of a semiconductor device | |
| CN108511341B (zh) | 屏蔽栅沟槽功率器件及其制造方法 | |
| CN110416309B (zh) | 一种超结功率半导体器件及其制作方法 | |
| CN109427882A (zh) | 具有屏蔽栅的沟槽栅mosfet及其制造方法 | |
| CN109427881A (zh) | 具有屏蔽栅的沟槽栅mosfet及制造方法 | |
| US20130146972A1 (en) | Semiconductor device having isolation trenches | |
| CN110400833A (zh) | 超结功率器件及其制造方法 | |
| CN116013960A (zh) | 一种沟槽型mosfet元胞结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 518057 unit 601-602, building B, tefa information port, No.2 Kefeng Road, high tech Zone, Nanshan District, Shenzhen City, Guangdong Province Patentee after: Shenzhen Shangyangtong Technology Co.,Ltd. Address before: 518057 unit 601-602, building B, tefa information port, No.2 Kefeng Road, high tech Zone, Nanshan District, Shenzhen City, Guangdong Province Patentee before: SHENZHEN SANRISE-TECH Co.,Ltd. |