CN105957893A - 屏蔽栅功率mosfet及其制造方法 - Google Patents

屏蔽栅功率mosfet及其制造方法 Download PDF

Info

Publication number
CN105957893A
CN105957893A CN201610357095.1A CN201610357095A CN105957893A CN 105957893 A CN105957893 A CN 105957893A CN 201610357095 A CN201610357095 A CN 201610357095A CN 105957893 A CN105957893 A CN 105957893A
Authority
CN
China
Prior art keywords
deielectric
coating
shielding
grid power
power mosfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610357095.1A
Other languages
English (en)
Inventor
李东升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanrise Technology Co ltd
Original Assignee
Sanrise Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanrise Technology Co ltd filed Critical Sanrise Technology Co ltd
Priority to CN201610357095.1A priority Critical patent/CN105957893A/zh
Publication of CN105957893A publication Critical patent/CN105957893A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种屏蔽栅功率MOSFET，原胞包括：沟槽，形成于外延层中；屏蔽电极，形成于沟槽底部；屏蔽电极和沟槽的内侧表面之间隔离有屏蔽介质膜；沟槽栅电极，形成于沟槽顶部；沟槽栅电极底部通过栅极间隔离介质膜和屏蔽电极隔离；沟槽栅电极和沟槽的侧面之间隔离有栅介质膜；形成于外延层中的沟道区；屏蔽介质膜包括掺杂氧化膜，通过掺杂来降低屏蔽介质膜的介电常数；通过降低屏蔽介质膜的介电常数来降低屏蔽介质膜的厚度并使屏蔽栅功率MOSFET的耐压保持不变。本发明还公开了一种屏蔽栅功率MOSFET的制造方法。本发明能缩小沟槽的宽度和间距即能缩小原胞的步进，从而能增加器件的沟道密度、降低器件单位面积的导通电阻。

Description

屏蔽栅功率MOSFET及其制造方法
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种屏蔽栅功率MOSFET；本发明还涉及一种屏蔽栅功率MOSFET的制造方法。
背景技术
自功率MOS技术发明以来，该技术已取得了很多重要的发展和长足的进步。近年来，功率MOS技术的新器件结构和新制造工艺不断的涌现，以达到两个最基本的目标：最大的功率处理能力，最小的功率损耗。沟槽栅MOSFET(Trench MOS)技术是实现此目标最重要的技术推动力之一。最初，Trench MOS技术的发明是为了增加平面器件的沟道密度，以提高器件的电流处理能力，然而，改进的新的Trench MOS结构不但能降低沟道密度，还能进一步降低漂移区电阻，Trench MOS技术发展的其主要目标是：(1)降低正向导通电阻以减小静态功率损耗；(2)提高开关速度以减小瞬态功率损耗。
新的Trench MOS结构中，最具代表性的是屏蔽栅(Shield-Gate)技术，可利用其第一层多晶层即屏蔽多晶硅(Shield)作为“体内场板”来降低漂移区的电场，从而降低漂移区电阻，所以Shield-Gate技术通常具有更低的导通电阻和更高的击穿电压，并可用于较高电压(20V-250V)的Trench MOS产品。此外，由于Shield-Gate技术可具有更高的输入电容(Ciss)和米勒(Miller)电容(Cgd)比值，Ciss/Cgd，所以，Shield-Gate器件拥有更高的抗漏极电压震荡对栅极影响的能力。近年具有屏蔽栅的Trench MOS结构及工艺方面的改进层出不穷，这些新的结构及工艺极大的提高该结构器件的市场占有率，通过该技术生产的Trench MOS产品市场占有率逐年提高，得到蓬勃发展。
对于一定耐压的沟槽屏蔽栅功率MOSFET，第一层多晶层(Shield)作为“体内场板”，此场板下的氧化层厚度有一个最优值，针对不同的沟槽的步进(pitch)尺寸，pitch为沟槽的宽度和间距和，此氧化层厚度太薄或太厚都不能实现耐压的最优。例如，针对100V的屏蔽栅功率MOSFET，第一层多晶层下面的氧化层厚度一般为左右，这就决定了原胞的尺寸即pitch会比较大，若通过一种技术使氧化层厚度为也能实现耐压最优，那么，在同样条件下，原胞的尺寸就可以缩小0.6μm。这样Trench MOS结构就增加了沟道密度，降低了器件单位面积的导通电阻。
发明内容
本发明所要解决的技术问题是提供一种屏蔽栅功率MOSFET，能在满足器件的耐压要求的条件下降低屏蔽介质膜的厚度，从而能缩小沟槽的宽度和间距即能缩小原胞的步进，从而能增加器件的沟道密度、降低器件单位面积的导通电阻。为此，本发明还提供一种屏蔽栅功率MOSFET的制造方法。
为解决上述技术问题，本发明提供的屏蔽栅功率MOSFET的导通区由多个原胞周期性排列组成，各所述原胞包括：
沟槽，形成于第一导电类型的外延层中，所述外延层形成于第一导电类型的半导体衬底表面。
屏蔽电极，由形成于所述沟槽底部的电极材料层组成；所述屏蔽电极和所述沟槽的内侧表面之间隔离有屏蔽介质膜。
沟槽栅电极，由形成于所述沟槽顶部的电极材料层组成；所述沟槽栅电极底部通过栅极间隔离介质膜和所述屏蔽电极隔离；所述沟槽栅电极和所述沟槽的侧面之间隔离有栅介质膜。
沟道区由形成于所述外延层中的第二导电类型阱区组成，被所述沟槽栅电极侧面覆盖的所述沟道区的表面用于形成沟道。
所述沟道区底部的所述外延层组成漂移区；在所述屏蔽栅功率MOSFET为反向偏置状态下，所述屏蔽电极通过所述屏蔽介质膜对所述漂移区进行横向耗尽并实现所述屏蔽栅功率MOSFET的耐压能力提高。
所述屏蔽介质膜包括掺杂氧化膜，通过掺杂来降低所述屏蔽介质膜的介电常数且使所述屏蔽介质膜的介电常数低于未掺杂氧化膜的介电常数(k)；在所述屏蔽栅功率MOSFET的耐压要求确定的条件下，通过降低所述屏蔽介质膜的介电常数来降低所述屏蔽介质膜的厚度并使所述屏蔽栅功率MOSFET的耐压保持不变，通过降低所述屏蔽介质膜的厚度来缩小所述沟槽的宽度和间距，从而缩小所述原胞的步进。
进一步的改进是，所述半导体衬底为硅衬底，所述外延层为硅外延层。
进一步的改进是，所述屏蔽介质膜由一层掺杂氧化膜组成；或者，所述屏蔽介质膜由多层掺杂氧化膜组成，所述屏蔽介质膜的各层掺杂氧化膜的掺杂杂质不同或掺杂浓度不同；或者，所述屏蔽介质膜由掺杂氧化膜和未掺杂氧化膜叠加形成。
进一步的改进是，所述屏蔽介质膜的掺杂氧化膜为热氧化膜或化学气相淀积的氧化膜，所述屏蔽介质膜的掺杂氧化膜的掺杂杂质为氟，碳，氟加碳。
进一步的改进是，所述屏蔽电极的电极材料层为多晶硅，所述沟槽栅电极的电极材料层为多晶硅；或者，所述屏蔽电极的电极材料层为金属钨硅，所述沟槽栅电极的电极材料层为金属钨硅。
为解决上述技术问题，本发明提供的屏蔽栅功率MOSFET的制造方法的屏蔽栅功率器件的导通区由多个原胞周期性排列组成，各所述原胞的形成步骤包括：
步骤一、提供一表面形成有第一导电类型的外延层的第一导电类型的半导体衬底，采用光刻刻蚀工艺在所述外延层的栅极形成区域中形成沟槽。
步骤二、在所述沟槽的底部依次形成屏蔽介质膜和屏蔽电极。
所述屏蔽电极由电极材料层组成，所述屏蔽电极和所述沟槽的内侧表面之间隔离有所述屏蔽介质膜。
所述屏蔽介质膜包括掺杂氧化膜，通过掺杂来降低所述屏蔽介质膜的介电常数且使所述屏蔽介质膜的介电常数低于未掺杂氧化膜的介电常数。
步骤三、在所述屏蔽电极顶部表面形成栅极间隔离介质膜。
步骤四、在所述屏蔽介质膜顶部的所述沟槽侧面形成栅介质膜。
步骤五、在所述沟槽顶部形成沟槽栅电极，所述沟槽栅电极由电极材料层组成；所述沟槽栅电极底部通过栅极间隔离介质膜和所述屏蔽电极隔离；所述沟槽栅电极和所述沟槽的侧面之间隔离有栅介质膜。
步骤六、在所述外延层中形成第二导电类型阱区并由所述阱区组成沟道区，被所述沟槽栅电极侧面覆盖的所述沟道区的表面用于形成沟道。
所述沟道区底部的所述外延层组成漂移区；在所述屏蔽栅功率MOSFET为反向偏置状态下，所述屏蔽电极通过所述屏蔽介质膜对所述漂移区进行横向耗尽并实现所述屏蔽栅功率MOSFET的耐压能力提高。
在所述屏蔽栅功率MOSFET的耐压要求确定的条件下，通过降低所述屏蔽介质膜的介电常数来降低所述屏蔽介质膜的厚度并使所述屏蔽栅功率MOSFET的耐压保持不变，通过降低所述屏蔽介质膜的厚度来缩小所述沟槽的宽度和间距，从而缩小所述原胞的步进。
进一步的改进是，步骤一中所述半导体衬底为硅衬底，所述外延层为硅外延层。
进一步的改进是，所述屏蔽介质膜的掺杂氧化膜采用热氧化工艺形成；或者，所述屏蔽介质膜的掺杂氧化膜采用化学气相淀积工艺形成；所述屏蔽介质膜的掺杂氧化膜的掺杂杂质为氟，碳，氟加碳。
进一步的改进是，所述屏蔽介质膜由一层掺杂氧化膜组成；或者，所述屏蔽介质膜由多层掺杂氧化膜组成，所述屏蔽介质膜的各层掺杂氧化膜的掺杂杂质不同或掺杂浓度不同；或者，所述屏蔽介质膜由掺杂氧化膜和未掺杂氧化膜叠加形成。
进一步的改进是，所述屏蔽电极的电极材料层为多晶硅，所述沟槽栅电极的电极材料层为多晶硅；或者，所述屏蔽电极的电极材料层为金属钨硅，所述沟槽栅电极的电极材料层为金属钨硅。
本发明通过对屏蔽电极底部的屏蔽介质膜进行氧化膜的掺杂来降低屏蔽介质膜的介电常数，和现有技术中采用未掺杂氧化膜作为屏蔽介质膜相比，本发明通过掺杂就能实现低k屏蔽介质膜，且本发明结合器件的耐压要求，通过降低屏蔽介质膜的k值来实现对屏蔽介质膜的厚度的减少，使得器件在耐压保持不变的条件下能够使屏蔽介质膜的厚度缩小，进而能沟槽的宽度和间距，从而缩小原胞的步进，从而能增加器件的沟道密度、降低器件单位面积的导通电阻。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例一屏蔽栅功率MOSFET的结构示意图；
图2是本发明实施例二屏蔽栅功率MOSFET的结构示意图；
图3是本发明实施例一屏蔽栅功率MOSFET的制造方法的流程图。
具体实施方式
如图1所示，是本发明实施例一屏蔽栅功率MOSFET的结构示意图；本发明实施例一屏蔽栅功率MOSFET的导通区由多个原胞周期性排列组成，各所述原胞包括：
沟槽，形成于第一导电类型的外延层101中，所述外延层101形成于第一导电类型的半导体衬底表面。较佳为，所述半导体衬底为硅衬底，所述外延层101为硅外延层101。
屏蔽电极103a，由形成于所述沟槽底部的电极材料层组成；所述屏蔽电极103a和所述沟槽的内侧表面之间隔离有屏蔽介质膜102。
沟槽栅电极106a，由形成于所述沟槽顶部的电极材料层组成；所述沟槽栅电极106a底部通过栅极间隔离介质膜104a和所述屏蔽电极103a隔离；所述沟槽栅电极106a和所述沟槽的侧面之间隔离有栅介质膜105。较佳为，所述栅介质膜105为栅氧化膜。
在本发明实施例中，所述屏蔽电极103a的电极材料层为多晶硅，所述沟槽栅电极106a的电极材料层为多晶硅。在其它实施例中，也能为：所述屏蔽电极103a的电极材料层为金属钨硅，所述沟槽栅电极106a的电极材料层为金属钨硅。
沟道区107由形成于所述外延层101中的第二导电类型阱区107组成，被所述沟槽栅电极106a侧面覆盖的所述沟道区107的表面用于形成沟道。
所述沟道区107底部的所述外延层101组成漂移区；在所述屏蔽栅功率MOSFET为反向偏置状态下，所述屏蔽电极103a通过所述屏蔽介质膜102对所述漂移区进行横向耗尽并实现所述屏蔽栅功率MOSFET的耐压能力提高。
所述屏蔽介质膜102包括掺杂氧化膜，通过掺杂来降低所述屏蔽介质膜102的介电常数且使所述屏蔽介质膜102的介电常数低于未掺杂氧化膜的介电常数；在所述屏蔽栅功率MOSFET的耐压要求确定的条件下，通过调节降低所述屏蔽介质膜102的介电常数来降低所述屏蔽介质膜102的厚度并使所述屏蔽栅功率MOSFET的耐压保持不变，通过降低所述屏蔽介质膜102的厚度来缩小所述沟槽的宽度和间距，从而缩小所述原胞的步进。
所述屏蔽介质膜102由一层掺杂氧化膜组成；或者，所述屏蔽介质膜102由多层掺杂氧化膜组成，所述屏蔽介质膜102的各层掺杂氧化膜的掺杂杂质不同或掺杂浓度不同；或者，所述屏蔽介质膜102由掺杂氧化膜和未掺杂氧化膜叠加形成。在其它实施例中，所述屏蔽介质膜102也能包括其它低k绝缘介质。
所述屏蔽介质膜102的掺杂氧化膜为热氧化膜或化学气相淀积的氧化膜，所述屏蔽介质膜102的掺杂氧化膜的掺杂杂质为氟，碳，氟加碳。
源区108形成在沟道区107中。
层间膜109将器件覆盖，正面金属层111通过接触孔110和源区108接触引出源极，沟槽栅电极106a顶部也通过正面金属层111引出栅极。在半导体衬底的背面形成有漏区，通过背面金属层引出漏极。
图1中只显示了2个沟槽，一个沟槽对应于一个屏蔽栅功率MOSFET的单元结构，屏蔽栅功率MOSFET一般具有多个交替排列的单元结构组成，所以沟槽也会交替排列。由图1所示可知，本发明实施例一通过采用具有降低k值掺杂氧化膜来实现屏蔽介质膜102的结构，从而能采用更低厚度的屏蔽介质膜102也能实现相同的耐压，故本发明实施例一能缩小沟槽的宽度和间距即能缩小原胞的步进，从而能增加器件的沟道密度、降低器件单位面积的导通电阻。
本发明实施例一屏蔽栅功率MOSFET为N型器件，第一导电类型为N型，第二导电类型为P型。在其它实施例中，也能为：屏蔽栅功率MOSFET为P型器件，第一导电类型为P型，第二导电类型为N型。
如图2所示，是本发明实施例二屏蔽栅功率MOSFET的结构示意图；和图1所示的本发明实施例一结构的区别之处为，本发明实施例二中：屏蔽电极103b的仅位于沟槽的底部，栅极间隔离介质膜104a位于屏蔽电极103b的表面，沟槽栅电极106b填充于形成有栅介质层105的顶部沟槽中。
如图3所示，是本发明实施例一屏蔽栅功率MOSFET的制造方法的流程图。本发明实施例一屏蔽栅功率MOSFET的制造方法中，如图1所示，屏蔽栅功率器件的导通区由多个原胞周期性排列组成，各所述原胞的形成步骤包括：
步骤一、提供一表面形成有第一导电类型的外延层101的第一导电类型的半导体衬底，采用光刻刻蚀工艺在所述外延层101的栅极形成区域中形成沟槽。较佳为，所述半导体衬底为硅衬底，所述外延层101为硅外延层101。
步骤二、在所述沟槽的底部依次形成屏蔽介质膜102和屏蔽电极103a。
所述屏蔽电极103a由电极材料层组成，所述屏蔽电极103a和所述沟槽的内侧表面之间隔离有所述屏蔽介质膜102。
较佳为，所述屏蔽电极103a的电极材料层为多晶硅。在其它实施例中，也能为：所述屏蔽电极103a的电极材料层为金属钨硅。
所述屏蔽介质膜102包括掺杂氧化膜，通过掺杂来降低所述屏蔽介质膜102的介电常数且使所述屏蔽介质膜102的介电常数低于未掺杂氧化膜的介电常数。
所述屏蔽介质膜102由一层掺杂氧化膜组成；或者，所述屏蔽介质膜102由多层掺杂氧化膜组成，所述屏蔽介质膜102的各层掺杂氧化膜的掺杂杂质不同或掺杂浓度不同；或者，所述屏蔽介质膜102由掺杂氧化膜和未掺杂氧化膜叠加形成。在其它实施例中，所述屏蔽介质膜102也能包括其它低k绝缘介质。
所述屏蔽介质膜102的掺杂氧化膜为热氧化膜或化学气相淀积的氧化膜，所述屏蔽介质膜102的掺杂氧化膜的掺杂杂质为氟，碳，氟加碳。
步骤三、在所述屏蔽电极103a顶部表面形成栅极间隔离介质膜104a。
步骤四、在所述屏蔽介质膜102顶部的所述沟槽侧面形成栅介质膜105。
步骤五、在所述沟槽顶部形成沟槽栅电极106a，所述沟槽栅电极106a由电极材料层组成；所述沟槽栅电极106a底部通过栅极间隔离介质膜104a和所述屏蔽电极103a隔离；所述沟槽栅电极106a和所述沟槽的侧面之间隔离有栅介质膜105。
较佳为，所述沟槽栅电极106a的电极材料层为多晶硅。在其它实施例中，也能为：所述沟槽栅电极106a的电极材料层为金属钨硅。
步骤六、在所述外延层101中形成第二导电类型阱区并由所述阱区组成沟道区107，被所述沟槽栅电极106a侧面覆盖的所述沟道区107的表面用于形成沟道。
所述沟道区107底部的所述外延层101组成漂移区；在所述屏蔽栅功率MOSFET为反向偏置状态下，所述屏蔽电极103a通过所述屏蔽介质膜102对所述漂移区进行横向耗尽并实现所述屏蔽栅功率MOSFET的耐压能力提高。
在所述屏蔽栅功率MOSFET的耐压要求确定的条件下，通过调节降低所述屏蔽介质膜102的介电常数来降低所述屏蔽介质膜102的厚度并使所述屏蔽栅功率MOSFET的耐压保持不变，通过降低所述屏蔽介质膜102的厚度来缩小所述沟槽的宽度和间距，从而缩小所述原胞的步进。
之后还包括步骤：
在沟道区107中形成源区108。
形成层间膜109，层间膜109将器件覆盖；
形成接触孔110和正面金属层111，对正面金属层111进行图形化形成源极和栅极。正面金属层111通过接触孔110和源区108接触引出源极，沟槽栅电极106a顶部也通过正面金属层111引出栅极。
在半导体衬底的背面形成漏区，形成背面金属层并通过背面金属层引出漏极。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (10)

1.一种屏蔽栅功率MOSFET，其特征在于：屏蔽栅功率MOSFET的导通区由多个原胞周期性排列组成，各所述原胞包括：
沟槽，形成于第一导电类型的外延层中，所述外延层形成于第一导电类型的半导体衬底表面；
屏蔽电极，由形成于所述沟槽底部的电极材料层组成；所述屏蔽电极和所述沟槽的内侧表面之间隔离有屏蔽介质膜；
沟槽栅电极，由形成于所述沟槽顶部的电极材料层组成；所述沟槽栅电极底部通过栅极间隔离介质膜和所述屏蔽电极隔离；所述沟槽栅电极和所述沟槽的侧面之间隔离有栅介质膜；
沟道区由形成于所述外延层中的第二导电类型阱区组成，被所述沟槽栅电极侧面覆盖的所述沟道区的表面用于形成沟道；
所述沟道区底部的所述外延层组成漂移区；在所述屏蔽栅功率MOSFET为反向偏置状态下，所述屏蔽电极通过所述屏蔽介质膜对所述漂移区进行横向耗尽并实现所述屏蔽栅功率MOSFET的耐压能力提高；
所述屏蔽介质膜包括掺杂氧化膜，通过掺杂来降低所述屏蔽介质膜的介电常数且使所述屏蔽介质膜的介电常数低于未掺杂氧化膜的介电常数；在所述屏蔽栅功率MOSFET的耐压要求确定的条件下，通过降低所述屏蔽介质膜的介电常数来降低所述屏蔽介质膜的厚度并使所述屏蔽栅功率MOSFET的耐压保持不变，通过降低所述屏蔽介质膜的厚度来缩小所述沟槽的宽度和间距，从而缩小所述原胞的步进。
2.如权利要求1所述的屏蔽栅功率MOSFET，其特征在于：所述半导体衬底为硅衬底，所述外延层为硅外延层。
3.如权利要求1或2所述的屏蔽栅功率MOSFET，其特征在于：所述屏蔽介质膜由一层掺杂氧化膜组成；或者，所述屏蔽介质膜由多层掺杂氧化膜组成，所述屏蔽介质膜的各层掺杂氧化膜的掺杂杂质不同或掺杂浓度不同；或者，所述屏蔽介质膜由掺杂氧化膜和未掺杂氧化膜叠加形成。
4.如权利要求1或2所述的屏蔽栅功率MOSFET，其特征在于：所述屏蔽介质膜的掺杂氧化膜为热氧化膜或化学气相淀积的氧化膜，所述屏蔽介质膜的掺杂氧化膜的掺杂杂质为氟，碳，氟加碳。
5.如权利要求1或2所述的屏蔽栅功率MOSFET，其特征在于：所述屏蔽电极的电极材料层为多晶硅，所述沟槽栅电极的电极材料层为多晶硅；或者，所述屏蔽电极的电极材料层为金属钨硅，所述沟槽栅电极的电极材料层为金属钨硅。
6.一种屏蔽栅功率MOSFET的制造方法，其特征在于，屏蔽栅功率器件的导通区由多个原胞周期性排列组成，各所述原胞的形成步骤包括：
步骤一、提供一表面形成有第一导电类型的外延层的第一导电类型的半导体衬底，采用光刻刻蚀工艺在所述外延层的栅极形成区域中形成沟槽；
步骤二、在所述沟槽的底部依次形成屏蔽介质膜和屏蔽电极；
所述屏蔽电极由电极材料层组成，所述屏蔽电极和所述沟槽的内侧表面之间隔离有所述屏蔽介质膜；
所述屏蔽介质膜包括掺杂氧化膜，通过掺杂来降低所述屏蔽介质膜的介电常数且使所述屏蔽介质膜的介电常数低于未掺杂氧化膜的介电常数；
步骤三、在所述屏蔽电极顶部表面形成栅极间隔离介质膜；
步骤四、在所述屏蔽介质膜顶部的所述沟槽侧面形成栅介质膜；
步骤五、在所述沟槽顶部形成沟槽栅电极，所述沟槽栅电极由电极材料层组成；所述沟槽栅电极底部通过栅极间隔离介质膜和所述屏蔽电极隔离；所述沟槽栅电极和所述沟槽的侧面之间隔离有栅介质膜；
步骤六、在所述外延层中形成第二导电类型阱区并由所述阱区组成沟道区，被所述沟槽栅电极侧面覆盖的所述沟道区的表面用于形成沟道；
所述沟道区底部的所述外延层组成漂移区；在所述屏蔽栅功率MOSFET为反向偏置状态下，所述屏蔽电极通过所述屏蔽介质膜对所述漂移区进行横向耗尽并实现所述屏蔽栅功率MOSFET的耐压能力提高；
在所述屏蔽栅功率MOSFET的耐压要求确定的条件下，通过降低所述屏蔽介质膜的介电常数来降低所述屏蔽介质膜的厚度并使所述屏蔽栅功率MOSFET的耐压保持不变，通过降低所述屏蔽介质膜的厚度来缩小所述沟槽的宽度和间距，从而缩小所述原胞的步进。
7.如权利要求6所述的屏蔽栅功率MOSFET的制造方法，其特征在于：步骤一中所述半导体衬底为硅衬底，所述外延层为硅外延层。
8.如权利要求6或7所述的屏蔽栅功率MOSFET的制造方法，其特征在于：所述屏蔽介质膜的掺杂氧化膜采用热氧化工艺形成；或者，所述屏蔽介质膜的掺杂氧化膜采用化学气相淀积工艺形成；所述屏蔽介质膜的掺杂氧化膜的掺杂杂质为氟，碳，氟加碳。
9.如权利要求6或7所述的屏蔽栅功率MOSFET的制造方法，其特征在于：所述屏蔽介质膜由一层掺杂氧化膜组成；或者，所述屏蔽介质膜由多层掺杂氧化膜组成，所述屏蔽介质膜的各层掺杂氧化膜的掺杂杂质不同或掺杂浓度不同；或者，所述屏蔽介质膜由掺杂氧化膜和未掺杂氧化膜叠加形成。
10.如权利要求6或7所述的屏蔽栅功率MOSFET的制造方法，其特征在于：所述屏蔽电极的电极材料层为多晶硅，所述沟槽栅电极的电极材料层为多晶硅；或者，所述屏蔽电极的电极材料层为金属钨硅，所述沟槽栅电极的电极材料层为金属钨硅。
CN201610357095.1A 2016-05-26 2016-05-26 屏蔽栅功率mosfet及其制造方法 Pending CN105957893A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610357095.1A CN105957893A (zh) 2016-05-26 2016-05-26 屏蔽栅功率mosfet及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610357095.1A CN105957893A (zh) 2016-05-26 2016-05-26 屏蔽栅功率mosfet及其制造方法

Publications (1)

Publication Number Publication Date
CN105957893A true CN105957893A (zh) 2016-09-21

Family

ID=56909815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610357095.1A Pending CN105957893A (zh) 2016-05-26 2016-05-26 屏蔽栅功率mosfet及其制造方法

Country Status (1)

Country Link
CN (1) CN105957893A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427881A (zh) * 2017-08-23 2019-03-05 深圳尚阳通科技有限公司 具有屏蔽栅的沟槽栅mosfet及制造方法
CN109427882A (zh) * 2017-08-23 2019-03-05 深圳尚阳通科技有限公司 具有屏蔽栅的沟槽栅mosfet及其制造方法
CN113838914A (zh) * 2021-09-23 2021-12-24 电子科技大学 具有分离栅结构的ret igbt器件结构及制作方法
CN114582965A (zh) * 2022-05-06 2022-06-03 南京微盟电子有限公司 一种低开关损耗功率器件结构及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1886837A (zh) * 2003-11-29 2006-12-27 皇家飞利浦电子股份有限公司 沟槽绝缘栅场效应晶体管
CN101626033A (zh) * 2008-07-09 2010-01-13 飞兆半导体公司 屏蔽栅沟槽fet结构及其形成方法
US7790550B2 (en) * 2005-08-31 2010-09-07 Infineon Technologies Ag Trench transistor and method for fabricating a trench transistor
CN104241342A (zh) * 2013-06-19 2014-12-24 英飞凌科技奥地利有限公司 具有自充电的场电极的半导体器件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1886837A (zh) * 2003-11-29 2006-12-27 皇家飞利浦电子股份有限公司 沟槽绝缘栅场效应晶体管
US7790550B2 (en) * 2005-08-31 2010-09-07 Infineon Technologies Ag Trench transistor and method for fabricating a trench transistor
CN101626033A (zh) * 2008-07-09 2010-01-13 飞兆半导体公司 屏蔽栅沟槽fet结构及其形成方法
CN104241342A (zh) * 2013-06-19 2014-12-24 英飞凌科技奥地利有限公司 具有自充电的场电极的半导体器件

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427881A (zh) * 2017-08-23 2019-03-05 深圳尚阳通科技有限公司 具有屏蔽栅的沟槽栅mosfet及制造方法
CN109427882A (zh) * 2017-08-23 2019-03-05 深圳尚阳通科技有限公司 具有屏蔽栅的沟槽栅mosfet及其制造方法
CN109427882B (zh) * 2017-08-23 2021-09-14 深圳尚阳通科技有限公司 具有屏蔽栅的沟槽栅mosfet及其制造方法
CN113838914A (zh) * 2021-09-23 2021-12-24 电子科技大学 具有分离栅结构的ret igbt器件结构及制作方法
CN113838914B (zh) * 2021-09-23 2023-10-24 电子科技大学 具有分离栅结构的ret igbt器件结构及制作方法
CN114582965A (zh) * 2022-05-06 2022-06-03 南京微盟电子有限公司 一种低开关损耗功率器件结构及其制造方法

Similar Documents

Publication Publication Date Title
CN102623500B (zh) 具有降低的导通电阻的沟槽型功率mosfet
US8247865B2 (en) Semiconductor structure, method for operating a semiconductor structure and method for producing a semiconductor structure
US20150179764A1 (en) Semiconductor device and method for manufacturing same
US8829608B2 (en) Semiconductor device
CN109065542B (zh) 一种屏蔽栅功率mosfet器件及其制造方法
US8445958B2 (en) Power semiconductor device with trench bottom polysilicon and fabrication method thereof
JP2009004668A (ja) 半導体装置
JP5833277B1 (ja) 半導体装置
JP2003298052A (ja) 半導体装置
KR101444081B1 (ko) 종형 트렌치 ｉｇｂｔ 및 그 제조방법
US11437510B2 (en) Trench MOSFET and method of manufacturing trench MOSFET
JP2006332607A (ja) 半導体装置
CN105957893A (zh) 屏蔽栅功率mosfet及其制造方法
CN114823872B (zh) 一种全隔离衬底耐压功率半导体器件及其制造方法
CN114464670B (zh) 一种超低比导的超结mosfet及其制备方法
US20110291181A1 (en) Semiconductor device and method for manufacturing same
CN113990757A (zh) 一种mos器件结构及制造方法
CN105977285A (zh) 半导体器件及其制造方法
CN111916502B (zh) 一种具有高掺杂层的分裂栅功率mosfet器件及其制备方法
CN202205755U (zh) 具有超结结构的平面型功率mosfet器件
CN106229339A (zh) 一种超结mos的终端结构及其制造方法
CN110212026A (zh) 超结mos器件结构及其制备方法
US20150056771A1 (en) Method for fabricating semiconductor device with super junction structure
CN111370494A (zh) 超结器件
CN110047935B (zh) 一种双分裂栅功率mosfet器件及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160921