CN114582965A - 一种低开关损耗功率器件结构及其制造方法 - Google Patents

一种低开关损耗功率器件结构及其制造方法 Download PDF

Info

Publication number
CN114582965A
CN114582965A CN202210483384.1A CN202210483384A CN114582965A CN 114582965 A CN114582965 A CN 114582965A CN 202210483384 A CN202210483384 A CN 202210483384A CN 114582965 A CN114582965 A CN 114582965A
Authority
CN
China
Prior art keywords
conductive
type
gate oxide
polycrystalline silicon
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210483384.1A
Other languages
English (en)
Other versions
CN114582965B (zh
Inventor
朱袁正
周锦程
叶鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NANJING MICRO ONE ELECTRONICS Inc
Wuxi NCE Power Co Ltd
Original Assignee
NANJING MICRO ONE ELECTRONICS Inc
Wuxi NCE Power Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NANJING MICRO ONE ELECTRONICS Inc, Wuxi NCE Power Co Ltd filed Critical NANJING MICRO ONE ELECTRONICS Inc
Priority to CN202210483384.1A priority Critical patent/CN114582965B/zh
Publication of CN114582965A publication Critical patent/CN114582965A/zh
Application granted granted Critical
Publication of CN114582965B publication Critical patent/CN114582965B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种低开关损耗功率器件结构，在第一导电类型外延层的顶部设有第二导电类型体区，在第二导电类型体区内设有沟槽，沟槽穿透第二导电类型体区进入第一导电类型外延层内，并且沟槽顶部的两侧设有第一导电类型源区，所述沟槽内设有第一导电多晶硅与第二导电多晶硅，所述第一导电多晶硅位于沟槽的顶部，与沟槽的侧壁之间设有第一栅氧层，第一栅氧层的顶部与第一导电类型源区接触，底部与第二导电类型体区接触，所述第二导电多晶硅与沟槽的侧壁与底壁之间设有第二栅氧层，所述第二栅氧层的顶部与第二导电类型体区接触，底部与第一导电类型外延层接触，第一栅氧层与第二栅氧层邻接，本发明能够缩小元胞尺寸，并且降低开关损耗。

Description

一种低开关损耗功率器件结构及其制造方法
技术领域
本发明涉及一种晶体管结构，尤其是一种低开关损耗功率器件结构及其制造方法。
背景技术
功率MOSFET器件产品在应用中，器件本身的功率损耗由导通损耗及开关损耗两部分组成，而在高压高频的工作环境中，功率损耗主要为开关损耗，开关损耗主要由器件的寄生电容决定。
常规设计上，为了降低器件在高压高频工作环境中的开关损耗，即降低器件寄生电容，开发了屏蔽栅结构，这明显降低了米勒电容，降低了开关损耗，但是随着频率的上升，屏蔽栅结构的开关损耗也变得无法接受。
在专利CN111180521A（一种降低开关损耗的半导体结构及制造方法）中，提出了一种利用虚栅进一步加快开关速度，降低能量损耗的办法，但是，由于专利CN111180521A中的虚栅与控制栅在水平方向上并列设置，导致器件的元胞尺寸无法缩小，则器件的导通电阻无法进一步优化。专利CN111180521A中的结构主要应用与元胞尺寸较大的高压功率器件中，例如超结功率MOSFET等，而在低压器件则无法使用该结构。
为了缩小元胞尺寸，需要提出一种改进方案。
发明内容
本发明提供了一种功率半导体器件，解决相关技术中存在的元胞尺寸过大的问题。
为实现以上技术目的，本发明的技术方案是：一种低开关损耗功率器件结构，包括第一导电类型衬底，在所述第一导电类型衬底的上方设有第一导电类型外延层，在所述第一导电类型外延层的顶部设有第二导电类型体区，在所述第二导电类型体区内设有沟槽，所述沟槽穿透第二导电类型体区进入第一导电类型外延层内，所述沟槽顶部的两侧设有第一导电类型源区，在所述沟槽、第一导电类型外延层的上方设有第一绝缘介质层，在所述第一绝缘介质层的上方设有源极金属，在相临的沟槽之间的第一绝缘介质层内设有接触孔，所述源极金属通过接触孔与第一导电类型源区、第二导电类型体区欧姆接触。
所述沟槽内设有第一导电多晶硅与第二导电多晶硅，所述第一导电多晶硅位于沟槽的顶部，与沟槽的侧壁之间设有第一栅氧层，第一栅氧层的顶部与第一导电类型源区接触，底部与第二导电类型体区接触；
所述第二导电多晶硅与沟槽的侧壁与底壁之间设有第二栅氧层，所述第二栅氧层的顶部与第二导电类型体区接触，底部与第一导电类型外延层接触，第二导电多晶硅与第一导电多晶硅之间设有第二绝缘介质层；
所述第一栅氧层与第二栅氧层邻接。
所述第一栅氧层、第二栅氧层、第一绝缘介质层与第二绝缘介质层由二氧化硅或氮化硅构成。
所述功率器件包括N型功率器件和P型功率器件，当所述功率器件为所述N型功率器件时，第一导电类型为N型，第二导电类型为P型，当所述功率器件为所述P型功率器件时，第一导电类型为P型，第二导电类型为N型。
所述第一导电多晶硅接栅极控制信号，当所述功率半导体器件为N型功率器件时，所述第二导电多晶硅的电位固定的比源极金属高2.5V至25V；当所述功率半导体器件为P型功率器件时，所述第二导电多晶硅的电位固定的比源极金属低2.5V至25V。
第二导电多晶硅的上方设有第一导电多晶硅，或者，第二导电多晶硅的两侧设有第一导电多晶硅。
当第二导电多晶硅的上方设有第一导电多晶硅时，对应的制造方法包括以下步骤：
步骤1、提供第一导电类型衬底，在所述第一导电类型衬底上生长第一导电类型外延层，在所述第一导电类型外延层的表面刻蚀出沟槽；
步骤2、在第一导电类型外延层的表面、沟槽的侧壁与底壁形成第二栅氧层，接着淀积导电多晶硅，然后刻蚀导电多晶硅，保留沟槽内的下半段导电多晶硅，形成第二导电多晶硅；
步骤3、去除第二导电多晶硅上方的沟槽侧壁上的第二栅氧层；
步骤4、通过热生长，在第二栅氧层上方的沟槽侧壁上形成第一栅氧层，在第二导电多晶硅的上表面形成第二绝缘介质层；
步骤5、淀积导电多晶硅，然后刻蚀导电多晶硅，保留沟槽内的上半段导电多晶硅，形成第一导电多晶硅；
步骤6、在第一导电类型外延层的表面注入第二导电类型杂质，退火后形成第二导电类型体区，然后再注入第一导电类型杂质，激活后形成第一导电类型源区；
步骤7、淀积绝缘介质，形成第一绝缘介质层；
步骤8、刻蚀第一绝缘介质层、第一导电类型源区、第二导电类型体区，形成接触孔；
步骤9、淀积金属，填充接触孔，并在第一绝缘介质层的上方形成源极金属。
当第二导电多晶硅的两侧设有第一导电多晶硅时，对应的制造方法包括以下步骤：
步骤1、提供第一导电类型衬底，在所述第一导电类型衬底上生长第一导电类型外延层，在所述第一导电类型外延层的表面刻蚀出沟槽；
步骤2、在第一导电类型外延层的表面、沟槽的侧壁与底壁形成第二栅氧层，接着淀积导电多晶硅，然后刻蚀导电多晶硅，保留沟槽内的导电多晶硅，形成第二导电多晶硅；
步骤3、去除第二导电多晶硅顶部的两侧的第二栅氧层；
步骤4、通过热生长，在第二栅氧层上方的沟槽侧壁上形成第一栅氧层，在第二栅氧层上方的第二导电多晶硅的两侧及顶部形成第二绝缘介质层；
步骤5、淀积导电多晶硅，然后刻蚀导电多晶硅，保留沟槽内的导电多晶硅，形成第一导电多晶硅；
步骤6、在第一导电类型外延层的表面注入第二导电类型杂质，退火后形成第二导电类型体区，然后再注入第一导电类型杂质，激活后形成第一导电类型源区；
步骤7、淀积绝缘介质，形成第一绝缘介质层；
步骤8、刻蚀第一绝缘介质层、第一导电类型源区、第二导电类型体区，形成接触孔；
步骤9、淀积金属，填充接触孔，并在第一绝缘介质层的上方形成源极金属。
本发明在现有的技术上，缩小器件的元胞尺寸，降低器件的导通电阻，能够在中低压器件中应用；本发明能够加快开关速度，降低开关损耗；本发明的制造工艺与屏蔽栅结构器件的制造工艺兼容。
附图说明
图1为实施例1的剖面结构示意图；
图2为与实施例1对应的传统沟槽栅结构的剖面结构示意图；
图3为实施例1导通时的电流路径示意图；
图4为实施例2的剖面结构示意图；
图5为与实施例2对应的传统屏蔽栅结构的剖面结构示意图；
图6为实施例2导通时的电流路径示意图；
图7为测试器件开关性能的电路示意图；
图8为实施例1与传统沟槽栅结构开启过程中的栅极波形对比图；
图9为实施例2与传统屏蔽栅结构开启过程中的栅极波形对比图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。其中相同的零部件用相同的附图标记表示。需要说明的是，下面描述中使用的词语“左”、“右”、“上”和“下”指的是附图中的方向。使用的词语“内”和“外”分别指的是朝向或远离特定部件几何中心的方向。
本发明包括以下四种实施例，以N型功率半导体器件为例进行说明。
实施例1
本实施例公开了一种低开关损耗功率器件结构，包括N型衬底1，在所述N型衬底1的上方设有N型外延层2，如图1所示，在所述N型外延层2的顶部设有P型体区3，在所述P型体区3内设有沟槽4，所述沟槽4穿透P型体区3进入N型外延层2内，所述沟槽4顶部的两侧设有N型源区10，在所述沟槽4、N型外延层2的上方设有第一绝缘介质层11，在所述第一绝缘介质层11的上方设有源极金属12，所述第一绝缘介质层11内设有接触孔13，所述源极金属12通过接触孔13与N型源区10、P型体区3欧姆接触。
所述沟槽4内设有第一导电多晶硅8与第二导电多晶硅5，第二导电多晶硅5的上方设有第一导电多晶硅8，所述第一导电多晶硅8位于沟槽4的顶部，与沟槽4的侧壁之间设有第一栅氧层9，第一栅氧层9的顶部与N型源区10接触，底部与P型体区3接触，所述第一栅氧层9的厚度为500Å；
所述第二导电多晶硅5与沟槽4的侧壁与底壁之间设有第二栅氧层6，所述第二栅氧层6的顶部与P型体区3接触，底部与N型外延层2接触，所述第二栅氧层的厚度为800Å，第二导电多晶硅5与第一导电多晶硅8之间设有第二绝缘介质层7，所述第二绝缘介质层7的厚度为800Å，第一栅氧层9与第二栅氧层6邻接。第二绝缘介质层7在本实施例中之所以设为800Å，是因为第二绝缘介质层7的厚度过大，会导致第一栅氧层9与第二栅氧层6无法邻接，沟槽4侧壁的电子积累层就会在第一栅氧层9与第二栅氧层6之间断开，导致本实施例无法导通电流，800Å能够保证电子积累层的连续性，并且厚度适中。
本实施例公开了一种低开关损耗功率器件结构的制造方法，包括以下步骤：
步骤1、提供N型衬底1，在所述N型衬底1上生长N型外延层2，在所述N型外延层2的表面刻蚀出沟槽4；
步骤2、在N型外延层2的表面、沟槽4的侧壁与底壁形成第二栅氧层6，接着淀积导电多晶硅，然后刻蚀导电多晶硅，保留沟槽4内的下半段导电多晶硅，形成第二导电多晶硅5；
步骤3、去除第二导电多晶硅5上方的沟槽4侧壁上的第二栅氧层6；
步骤4、通过热生长，在第二栅氧层6上方的沟槽4侧壁上形成第一栅氧层9，在第二导电多晶硅5的上表面形成第二绝缘介质层7；
步骤5、淀积导电多晶硅，然后刻蚀导电多晶硅，保留沟槽4内的上半段导电多晶硅，形成第一导电多晶硅8；
步骤6、在N型外延层2的表面注入P型杂质，退火后形成P型体区3，然后再注入N型杂质，激活后形成N型源区10；
步骤7、淀积绝缘介质，形成第一绝缘介质层11；
步骤8、刻蚀第一绝缘介质层11、N型源区10、P型体区3，形成接触孔13；
步骤9、淀积金属，填充接触孔13，并在第一绝缘介质层11的上方形成源
极金属12。
所述第一导电多晶硅8接栅极控制信号，所述第二导电多晶硅5的电位固定的比源极金属12高10V。
所述第一栅氧层9、第二栅氧层6、第一绝缘介质层11与第二绝缘介质层7由二氧化硅构成。
实施例2
本实施例公开了一种低开关损耗功率器件结构，包括N型衬底1，在所述N型衬底1的上方设有N型外延层2，如图4所示，在所述N型外延层2的顶部设有P型体区3，在所述P型体区3内设有沟槽4，所述沟槽4穿透P型体区3进入N型外延层2内，所述沟槽4顶部的两侧设有N型源区10，在所述沟槽4、N型外延层2的上方设有第一绝缘介质层11，在所述第一绝缘介质层11的上方设有源极金属12，所述第一绝缘介质层11内设有接触孔13，所述源极金属12通过接触孔13与N型源区10、P型体区3欧姆接触。
所述沟槽4内设有第一导电多晶硅8与第二导电多晶硅5，第二导电多晶硅5的两侧设有第一导电多晶硅8，所述第一导电多晶硅8位于沟槽4的顶部，与沟槽4的侧壁之间设有第一栅氧层9，第一栅氧层9的顶部与N型源区10接触，底部与P型体区3接触，所述第一栅氧层9的厚度为500Å；
所述第二导电多晶硅5与沟槽4的侧壁与底壁之间设有第二栅氧层6，所述第二栅氧层6的顶部与P型体区3接触，底部与N型外延层2接触，所述第二栅氧层6的厚度为4000Å，第一栅氧层9与第二栅氧层6邻接，第二导电多晶硅5与第一导电多晶硅8之间设有厚度为600Å的第二绝缘介质层7。
本实施例公开了一种低开关损耗功率器件结构的制造方法，包括以下步骤：
步骤1、提供N型衬底1，在所述N型衬底1上生长N型外延层2，在所述N型外延层2的表面刻蚀出沟槽4；
步骤2、在N型外延层2的表面、沟槽4的侧壁与底壁形成第二栅氧层6，接着淀积导电多晶硅，然后刻蚀导电多晶硅，保留沟槽4内的导电多晶硅，形成第二导电多晶硅5；
步骤3、去除第二导电多晶硅5顶部的两侧的第二栅氧层6；
步骤4、通过热生长，在第二栅氧层6上方的沟槽4侧壁上形成第一栅氧层9，在第二栅氧层6上方的第二导电多晶硅5的两侧及顶部形成第二绝缘介质层7；
步骤5、淀积导电多晶硅，然后刻蚀导电多晶硅，保留沟槽4内的导电多晶硅，形成第一导电多晶硅8；
步骤6、在N型外延层2的表面注入P型杂质，退火后形成P型体区3，然后再注入N型杂质，激活后形成N型源区10；
步骤7、淀积绝缘介质，形成第一绝缘介质层11；
步骤8、刻蚀第一绝缘介质层11、N型源区10、P型体区3，形成接触孔13；
步骤9、淀积金属，填充接触孔13，并在第一绝缘介质层11的上方形成源
极金属12。
所述第一导电多晶硅8接栅极控制信号，所述第二导电多晶硅5的电位固定的比源极金属12高15V。
所述第一栅氧层9、第二栅氧层6、第一绝缘介质层11与第二绝缘介质层7由二氧化硅构成。
实施例1在导通状态时，第二导电多晶硅接10V，第一导电多晶硅接高电位，此时第一栅氧层与第二栅氧层和P型体区的交界面处出现电子积累层，由于第一栅氧层与第二栅氧层邻接，所以沟槽侧壁上的电子积累层连成了一体，如图3所示，当漏源电压逐渐增加，电流就会从N型外延层进入沟槽侧壁，然后向上运动进入N型源区，这样器件完全导通。当器件进入关断耐压状态时，第二导电多晶硅接10V，第一导电多晶硅接低电位，此时第一栅氧层和P型体区的交界面处的电子积累层消失，电流下降至零，器件进入耐压状态。
实施例2在导通状态时，第二导电多晶硅接15V，第一导电多晶硅接高电位，此时第一栅氧层与第二栅氧层和P型体区的交界面处出现电子积累层，因为第一栅氧层与第二栅氧层是无缝衔接的，所以沟槽侧壁上的电子积累层连成一体，如图6所示，当漏源电压逐渐增加，电流就会从N型外延层进入第二栅氧层的侧壁，然后向上运动经过第一栅氧层的侧壁，最后进入N型源区，这样器件完全导通。当器件进入关断耐压状态时，第二导电多晶硅接15V，第一导电多晶硅接低电位，此时第一栅氧层和P型体区的交界面处的电子积累层消失，电流下降至零，器件进入耐压状态。
如图7所示为测试器件开关性能的电路示意图，被测器件DUT的栅极接栅极电阻Rg的一端，栅极电阻的另一端输入栅极控制信号，被测器件DUT的漏极接负载电阻R的一端，负载电阻的另一端与电源的正极相连，电源的负极与被测器件DUT的源极都接地。
如图2所示为与实施例1对应的传统沟槽栅结构的剖面结构示意图，包括N型衬底1，在所述N型衬底1的上方设有N型外延层2，在所述N型外延层2的顶部设有P型体区3，在所述P型体区3内设有沟槽4，所述沟槽4穿透P型体区3进入N型外延层2内，所述沟槽4顶部的两侧设有N型源区10，在所述沟槽4、N型外延层2的上方设有第一绝缘介质层11，在所述第一绝缘介质层11的上方设有源极金属12，在相临的沟槽4之间的第一绝缘介质层11内设有接触孔13，所述源极金属12通过接触孔13与N型源区10、P型体区3欧姆接触。所述沟槽4内设有接栅极电位的第一导电多晶硅8，所述第一导电多晶硅8与沟槽4的侧壁与底壁之间设有第一栅氧层9。MOSFET器件的栅漏电容Cgd越大，米勒平台越宽，开关损耗越大，如图8所示，为实施例1与上述的传统沟槽栅结构开启过程中的栅极波形对比图，使用了图7中的测试电路，显而易见的是，传统结构的栅极电压上升时出现了明显的米勒平台，而实施例1的结构则几乎没有米勒平台。这是因为实施例1的第一导电多晶硅8比传统结构的第一导电多晶硅8更加的短小，并且实施例1的第一栅氧层9没有与N型外延层2接触，所以Cgd极小，所以本发明实施例1的开关速度更快，能量损耗更低。
如图5所示为与实施例2对应的传统屏蔽栅结构的剖面结构示意图，包括N型衬底1，在所述N型衬底1的上方设有N型外延层2，在所述N型外延层2的顶部设有P型体区3，在所述P型体区3内设有沟槽4，所述沟槽4穿透P型体区3进入N型外延层2内，所述沟槽4顶部的两侧设有N型源区10，在所述沟槽4、N型外延层2的上方设有第一绝缘介质层11，在所述第一绝缘介质层11的上方设有源极金属12，在相临的沟槽4之间的第一绝缘介质层11内设有接触孔13，所述源极金属12通过接触孔13与N型源区10、P型体区3欧姆接触。所述沟槽4内设有接源极电位的屏蔽栅导电多晶硅14，在所述屏蔽栅导电多晶硅14顶部的两侧设有接栅极电位的第一导电多晶硅8，所述第一导电多晶硅8与沟槽4的侧壁之间设有第一栅氧层9，所述第一栅氧层9的顶部与N型源区10接触，底部与N型外延层2接触，第一导电多晶硅8与屏蔽栅导电多晶硅14之间设有第二绝缘介质层7。传统屏蔽栅结构的Cgd是目前硅基功率器件中最低的，但是实施例2能够在传统屏蔽栅结构的基础上进一步降低Cgd，如图9所示，为实施例2与传统屏蔽栅结构开启过程中的栅极波形对比图，传统屏蔽栅结构的栅极电压上升时出现了较窄的米勒平台，而实施例2的结构则几乎没有米勒平台，这表明本发明能够在现有的技术上，进一步降低Cgd，降低开关损耗。
所属领域的普通技术人员应当理解：以上所述仅为本发明的具体实施例而已，并不用于限制发明，凡在本发明的主旨之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种低开关损耗功率器件结构，包括第一导电类型衬底，在所述第一导电类型衬底的上方设有第一导电类型外延层，在所述第一导电类型外延层的顶部设有第二导电类型体区，在所述第二导电类型体区内设有沟槽，所述沟槽穿透第二导电类型体区进入第一导电类型外延层内，所述沟槽顶部的两侧设有第一导电类型源区，在所述沟槽、第一导电类型外延层的上方设有第一绝缘介质层，在所述第一绝缘介质层的上方设有源极金属，在相临的沟槽之间的第一绝缘介质层内设有接触孔，所述源极金属通过接触孔与第一导电类型源区、第二导电类型体区欧姆接触，其特征在于：
所述沟槽内设有第一导电多晶硅与第二导电多晶硅，所述第一导电多晶硅位于沟槽顶部，与沟槽的侧壁之间设有第一栅氧层，第一栅氧层的顶部与第一导电类型源区接触，底部与第二导电类型体区接触；
所述第二导电多晶硅与沟槽的侧壁与底壁之间设有第二栅氧层，所述第二栅氧层的顶部与第二导电类型体区接触，底部与第一导电类型外延层接触，第二导电多晶硅与第一导电多晶硅之间设有第二绝缘介质层；
所述第一栅氧层与第二栅氧层邻接。
2.根据权利要求1所述的一种低开关损耗功率器件结构，其特征在于，所述第一栅氧层、第二栅氧层、第一绝缘介质层与第二绝缘介质层由二氧化硅或氮化硅构成。
3.根据权利要求1中所述的一种低开关损耗功率器件结构，其特征在于，所述的功率器件包括N型功率器件和P型功率器件，当所述功率器件为所述N型功率器件时，第一导电类型为N型，第二导电类型为P型，当所述功率器件为所述P型功率器件时，第一导电类型为P型，第二导电类型为N型。
4.根据权利要求1所述的一种低开关损耗功率器件结构，其特征在于，所述第一导电多晶硅接栅极控制信号，当所述功率器件为N型功率器件时，所述第二导电多晶硅的电位固定的比源极金属高2.5V至25V；当所述功率器件为P型功率器件时，所述第二导电多晶硅的电位固定的比源极金属低2.5V至25V。
5.根据权利要求1-4任一项所述的一种低开关损耗功率器件结构，其特征在于，所述的第二导电多晶硅的上方设有第一导电多晶硅。
6.根据权利要求1-4任一项所述的一种低开关损耗功率器件结构，其特征在于，所述的第二导电多晶硅的两侧设有第一导电多晶硅。
7.一种低开关损耗功率器件结构的制造方法，基于权利要求5所述的一种低开关损耗功率器件结构，其特征在于，包括以下步骤：
步骤1、提供第一导电类型衬底，在所述第一导电类型衬底上生长第一导电类型外延层，在所述第一导电类型外延层的表面刻蚀出沟槽；
步骤2、在第一导电类型外延层的表面、沟槽的侧壁与底壁形成第二栅氧层，接着淀积导电多晶硅，然后刻蚀导电多晶硅，保留沟槽内的下半段导电多晶硅，形成第二导电多晶硅；
步骤3、去除第二导电多晶硅上方的沟槽侧壁上的第二栅氧层；
步骤4、通过热生长，在第二栅氧层上方的沟槽侧壁上形成第一栅氧层，在第二导电多晶硅的上表面形成第二绝缘介质层；
步骤5、淀积导电多晶硅，然后刻蚀导电多晶硅，保留沟槽内的上半段导电多晶硅，形成第一导电多晶硅；
步骤6、在第一导电类型外延层的表面注入第二导电类型杂质，退火后形成第二导电类型体区，然后再注入第一导电类型杂质，激活后形成第一导电类型源区；
步骤7、淀积绝缘介质，形成第一绝缘介质层；
步骤8、刻蚀第一绝缘介质层、第一导电类型源区、第二导电类型体区，形成接触孔；
步骤9、淀积金属，填充接触孔，并在第一绝缘介质层的上方
形成源极金属。
8.一种低开关损耗功率器件结构的制造方法，基于权利要求6所述的一种低开关损耗功率器件结构，其特征在于，包括以下步骤：
步骤1、提供第一导电类型衬底，在所述第一导电类型衬底上生长第一导电类型外延层，在所述第一导电类型外延层的表面刻蚀出沟槽；
步骤2、在第一导电类型外延层的表面、沟槽的侧壁与底壁形成第二栅氧层，接着淀积导电多晶硅，然后刻蚀导电多晶硅，保留沟槽内的导电多晶硅，形成第二导电多晶硅；
步骤3、去除第二导电多晶硅顶部的两侧的第二栅氧层；
步骤4、通过热生长，在第二栅氧层上方的沟槽侧壁上形成第一栅氧层，在第二栅氧层上方的第二导电多晶硅的两侧及顶部形成第二绝缘介质层；
步骤5、淀积导电多晶硅，然后刻蚀导电多晶硅，保留沟槽内的导电多晶硅，形成第一导电多晶硅；
步骤6、在第一导电类型外延层的表面注入第二导电类型杂质，退火后形成第二导电类型体区，然后再注入第一导电类型杂质，激活后形成第一导电类型源区；
步骤7、淀积绝缘介质，形成第一绝缘介质层；
步骤8、刻蚀第一绝缘介质层、第一导电类型源区、第二导电类型体区，形成接触孔；
步骤9、淀积金属，填充接触孔，并在第一绝缘介质层的上方形成源极金属。
CN202210483384.1A 2022-05-06 2022-05-06 一种低开关损耗功率器件结构及其制造方法 Active CN114582965B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210483384.1A CN114582965B (zh) 2022-05-06 2022-05-06 一种低开关损耗功率器件结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210483384.1A CN114582965B (zh) 2022-05-06 2022-05-06 一种低开关损耗功率器件结构及其制造方法

Publications (2)

Publication Number Publication Date
CN114582965A true CN114582965A (zh) 2022-06-03
CN114582965B CN114582965B (zh) 2022-07-19

Family

ID=81784200

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210483384.1A Active CN114582965B (zh) 2022-05-06 2022-05-06 一种低开关损耗功率器件结构及其制造方法

Country Status (1)

Country Link
CN (1) CN114582965B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115579398A (zh) * 2022-12-06 2023-01-06 无锡新洁能股份有限公司 一种带有深接触孔的屏蔽栅功率器件

Citations (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050145934A1 (en) * 2002-08-23 2005-07-07 Kocon Christopher B. Method for improved MOS gating to reduce miller capacitance and switching losses
US20060001084A1 (en) * 2002-10-04 2006-01-05 Koninklijke Philips Electronics, N.V. Power semiconductor devices
CN101461065A (zh) * 2006-03-31 2009-06-17 飞兆半导体公司 具有改进的边缘终端的功率器件
CN101673766A (zh) * 2008-09-09 2010-03-17 飞兆半导体公司 (110)取向p沟道具有高k栅极电介质的沟槽型mosfet
US20110133718A1 (en) * 2009-12-03 2011-06-09 Hitachi, Ltd. Semiconductor Device and Power Conversion Apparatus Using the same
CN102165594A (zh) * 2008-09-29 2011-08-24 飞兆半导体公司 在金属衬底上的半导体异质结构中具有应变沟道的功率mosfet
CN102263133A (zh) * 2011-08-22 2011-11-30 无锡新洁能功率半导体有限公司 低栅极电荷低导通电阻深沟槽功率mosfet器件及其制造方法
CN202205751U (zh) * 2011-08-22 2012-04-25 无锡新洁能功率半导体有限公司 一种新型沟槽结构的功率mosfet器件
EP2549539A1 (en) * 2011-07-20 2013-01-23 Hitachi Ltd. Semiconductor device and electric power conversion system using the same
US20130168760A1 (en) * 2011-12-30 2013-07-04 Force Mos Technology Co. Ltd. Trench mosfet with resurf stepped oxide and diffused drift region
CN104157648A (zh) * 2010-07-27 2014-11-19 株式会社电装 具有开关元件和续流二极管的半导体装置及其控制方法
WO2016014224A1 (en) * 2014-07-25 2016-01-28 United Silicon Carbide, Inc. Self-aligned shielded-gate trench mos-controlled silicon carbide switch with reduced miller capacitance and method of manufacturing the same
WO2016132552A1 (ja) * 2015-02-20 2016-08-25 新電元工業株式会社 半導体装置
CN105957893A (zh) * 2016-05-26 2016-09-21 深圳尚阳通科技有限公司 屏蔽栅功率mosfet及其制造方法
US20170250260A1 (en) * 2016-02-29 2017-08-31 Infineon Technologies Austria Ag Double Gate Transistor Device and Method of Operating
CN108010961A (zh) * 2017-11-30 2018-05-08 上海华虹宏力半导体制造有限公司 屏蔽栅沟槽mosfet及其制造方法
CN108172517A (zh) * 2017-12-29 2018-06-15 中航（重庆）微电子有限公司 一种屏蔽栅沟槽mosfet制造方法
CN108321196A (zh) * 2018-02-05 2018-07-24 电子科技大学 一种沟槽栅电荷存储型igbt及其制作方法
CN108336139A (zh) * 2018-04-08 2018-07-27 无锡新洁能股份有限公司 一种高雪崩耐量的深沟槽功率器件
CN108767004A (zh) * 2018-08-03 2018-11-06 江苏捷捷微电子股份有限公司 一种分离栅mosfet器件结构及其制造方法
US20190006489A1 (en) * 2017-06-30 2019-01-03 Super Group Semiconductor Co., Ltd. Manufacturing method of a trench power semiconductor device
CN109216452A (zh) * 2017-07-03 2019-01-15 无锡华润上华科技有限公司 沟槽型功率器件及其制备方法
CN109817708A (zh) * 2019-01-28 2019-05-28 江苏矽导集成科技有限公司 一种快速开关igbt结构
CN111009581A (zh) * 2020-01-10 2020-04-14 济南安海半导体有限公司 一种新型sgt-mosfet器件栅结构
CN111969059A (zh) * 2020-04-10 2020-11-20 南京江智科技有限公司 一种屏蔽栅沟槽式金属氧化物半导体场效应管
CN113299753A (zh) * 2021-04-01 2021-08-24 瑶芯微电子科技(上海)有限公司 屏蔽栅沟槽场效应晶体管结构及其制备方法
WO2022021593A1 (zh) * 2020-07-31 2022-02-03 苏州东微半导体股份有限公司 半导体功率器件

Patent Citations (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050145934A1 (en) * 2002-08-23 2005-07-07 Kocon Christopher B. Method for improved MOS gating to reduce miller capacitance and switching losses
US20060001084A1 (en) * 2002-10-04 2006-01-05 Koninklijke Philips Electronics, N.V. Power semiconductor devices
CN101461065A (zh) * 2006-03-31 2009-06-17 飞兆半导体公司 具有改进的边缘终端的功率器件
CN101673766A (zh) * 2008-09-09 2010-03-17 飞兆半导体公司 (110)取向p沟道具有高k栅极电介质的沟槽型mosfet
CN102165594A (zh) * 2008-09-29 2011-08-24 飞兆半导体公司 在金属衬底上的半导体异质结构中具有应变沟道的功率mosfet
US20110133718A1 (en) * 2009-12-03 2011-06-09 Hitachi, Ltd. Semiconductor Device and Power Conversion Apparatus Using the same
CN104157648A (zh) * 2010-07-27 2014-11-19 株式会社电装 具有开关元件和续流二极管的半导体装置及其控制方法
EP2549539A1 (en) * 2011-07-20 2013-01-23 Hitachi Ltd. Semiconductor device and electric power conversion system using the same
CN102263133A (zh) * 2011-08-22 2011-11-30 无锡新洁能功率半导体有限公司 低栅极电荷低导通电阻深沟槽功率mosfet器件及其制造方法
CN202205751U (zh) * 2011-08-22 2012-04-25 无锡新洁能功率半导体有限公司 一种新型沟槽结构的功率mosfet器件
US20130168760A1 (en) * 2011-12-30 2013-07-04 Force Mos Technology Co. Ltd. Trench mosfet with resurf stepped oxide and diffused drift region
WO2016014224A1 (en) * 2014-07-25 2016-01-28 United Silicon Carbide, Inc. Self-aligned shielded-gate trench mos-controlled silicon carbide switch with reduced miller capacitance and method of manufacturing the same
WO2016132552A1 (ja) * 2015-02-20 2016-08-25 新電元工業株式会社 半導体装置
US20170250260A1 (en) * 2016-02-29 2017-08-31 Infineon Technologies Austria Ag Double Gate Transistor Device and Method of Operating
CN105957893A (zh) * 2016-05-26 2016-09-21 深圳尚阳通科技有限公司 屏蔽栅功率mosfet及其制造方法
US20190006489A1 (en) * 2017-06-30 2019-01-03 Super Group Semiconductor Co., Ltd. Manufacturing method of a trench power semiconductor device
CN109216452A (zh) * 2017-07-03 2019-01-15 无锡华润上华科技有限公司 沟槽型功率器件及其制备方法
CN108010961A (zh) * 2017-11-30 2018-05-08 上海华虹宏力半导体制造有限公司 屏蔽栅沟槽mosfet及其制造方法
CN108172517A (zh) * 2017-12-29 2018-06-15 中航（重庆）微电子有限公司 一种屏蔽栅沟槽mosfet制造方法
CN108321196A (zh) * 2018-02-05 2018-07-24 电子科技大学 一种沟槽栅电荷存储型igbt及其制作方法
CN108336139A (zh) * 2018-04-08 2018-07-27 无锡新洁能股份有限公司 一种高雪崩耐量的深沟槽功率器件
CN108767004A (zh) * 2018-08-03 2018-11-06 江苏捷捷微电子股份有限公司 一种分离栅mosfet器件结构及其制造方法
CN109817708A (zh) * 2019-01-28 2019-05-28 江苏矽导集成科技有限公司 一种快速开关igbt结构
CN111009581A (zh) * 2020-01-10 2020-04-14 济南安海半导体有限公司 一种新型sgt-mosfet器件栅结构
CN111969059A (zh) * 2020-04-10 2020-11-20 南京江智科技有限公司 一种屏蔽栅沟槽式金属氧化物半导体场效应管
WO2022021593A1 (zh) * 2020-07-31 2022-02-03 苏州东微半导体股份有限公司 半导体功率器件
CN113299753A (zh) * 2021-04-01 2021-08-24 瑶芯微电子科技(上海)有限公司 屏蔽栅沟槽场效应晶体管结构及其制备方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
YE TIAN等: "Novel failure mechanism and improvement for split-gate trench MOSFET with large current under unclamped inductive switch stress", 《SUPERLATTICES AND MICROSTRUCTURES》 *
李建澄: "低压分离栅沟槽MOSFET设计", 《中国优秀硕士学位论文全文数据库》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115579398A (zh) * 2022-12-06 2023-01-06 无锡新洁能股份有限公司 一种带有深接触孔的屏蔽栅功率器件
CN115579398B (zh) * 2022-12-06 2023-03-10 无锡新洁能股份有限公司 一种带有深接触孔的屏蔽栅功率器件

Also Published As

Publication number Publication date
CN114582965B (zh) 2022-07-19

Similar Documents

Publication Publication Date Title
EP2463912B1 (en) Semiconductor device
CN203325907U (zh) 绝缘栅半导体装置结构
CN103887174B (zh) 用于负载开关和直流-直流器件的高密度mosfet的器件结构及其制备方法
CN103887173A (zh) 利用耗尽p-屏蔽的低输出电容的高频开关mosfet
CN113611750B (zh) Soi横向匀场高压功率半导体器件及制造方法和应用
CN111180521A (zh) 一种降低开关损耗的半导体结构及制造方法
CN114050184A (zh) 低米勒电容功率器件及其制造方法
CN114582965B (zh) 一种低开关损耗功率器件结构及其制造方法
US20150144990A1 (en) Power semiconductor device and method of manufacturing the same
CN112864250A (zh) 改善栅漏电荷的沟槽型功率半导体器件及其制备方法
CN110600552B (zh) 具有快速反向恢复特性的功率半导体器件及其制作方法
CN108447904B (zh) 一种横向igbt的制造方法
WO2023035375A1 (zh) 高可靠性功率半导体器件及其制作方法
CN214588866U (zh) 低电容igbt器件
CN106601795B (zh) 一种沟槽式场效应晶体管及其制造方法
WO2021232802A1 (zh) Igbt器件及其制备方法
CN113690293B (zh) Igbt器件及其制备方法
KR20040111710A (ko) 트렌치-게이트 반도체 디바이스와 그 제조 방법 및트렌치-게이트 반도체 디바이스를 포함하는 모듈
CN115050816B (zh) 一种高速平面栅功率器件及其制造方法
CN111599866A (zh) 具有u型分离栅的低栅电荷功率mosfet器件及其制造方法
CN114512538B (zh) 一种快恢复屏蔽栅功率器件及其制造方法
CN113690301B (zh) 半导体器件及其制备方法
CN115050815B (zh) 一种自保护的半导体结构及制造方法
CN219738961U (zh) Mos半导体器件
CN113078211B (zh) 一种集成mos自适应控制soi ligbt

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant