CN115050816B - 一种高速平面栅功率器件及其制造方法 - Google Patents
一种高速平面栅功率器件及其制造方法 Download PDFInfo
- Publication number
- CN115050816B CN115050816B CN202210968699.5A CN202210968699A CN115050816B CN 115050816 B CN115050816 B CN 115050816B CN 202210968699 A CN202210968699 A CN 202210968699A CN 115050816 B CN115050816 B CN 115050816B
- Authority
- CN
- China
- Prior art keywords
- conductive type
- conductive
- gate oxide
- oxide layer
- body region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 210000000746 body region Anatomy 0.000 claims abstract description 106
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 99
- 229920005591 polysilicon Polymers 0.000 claims description 84
- 239000000758 substrate Substances 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 6
- 230000004913 activation Effects 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 230000010355 oscillation Effects 0.000 abstract description 8
- 238000009825 accumulation Methods 0.000 description 8
- 238000012360 testing method Methods 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000005670 electromagnetic radiation Effects 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种高速平面栅功率器件，其中，在第一导电类型外延层的上表面设有间隔设置的第一导电类型柱与第二导电类型柱，在第二导电类型柱的表面设有第二导电类型体区，第二导电类型体区内设有第一导电类型源区，在所述第一导电类型柱、第二导电类型体区与第一导电类型源区的上方设有第一栅氧层与第二栅氧层，第一栅氧层与第二栅氧层邻接，在第一栅氧层的上方设有第一导电多晶硅，在所述第二栅氧层的上方设有第二导电多晶硅，所述第一导电多晶硅与第二导电多晶硅之间设置第一绝缘介质层。本发明还提供一种高速平面栅功率器件的制造方法。本发明能够加快开关速度，降低开关损耗，同时抑制开关震荡。
Description
技术领域
本发明涉及一种晶体管结构，尤其是一种高速平面栅功率器件及其制造方法。
背景技术
EMC（Electro Magnetic Compatibility）直译是“电磁兼容性”，意指设备所产生的电磁能量既不对其它设备产生干扰，也不受其他设备的电磁能量干扰的能力。而超结功率器件产品在应用中，特别容易产生电磁辐射，导致设备无法通过EMC测试。通常超结功率器件在开关过程中会发生高频率的电流和电压震荡，这种震荡会导致电磁辐射，为了抑制震荡，厂商往往会采用栅漏电容Cgd较大的平面栅功率器件，而Cgd增大会导致器件的开关损耗增加。
在专利CN111180521A（一种降低开关损耗的半导体结构及制造方法）中，实施例1提出了一种利用虚栅进一步加快平面栅功率器件的开关速度，降低能量损耗的办法，但是，由于所述实施例1中的虚栅与控制栅在水平方向上并列设置，导致器件的元胞尺寸比传统的平面栅功率器件大，器件的导通电阻无法进一步优化，同时该实施例在虚栅与控制栅之间还有第一导电类型第二源区，该结构进一步增加了元胞尺寸。
希望提出一种与传统平面栅功率器件的元胞尺寸一致的提高电磁兼容性的平面栅功率器件。
发明内容
本发明提供了一种高速平面栅功率器件及其制造方法，解决相关技术中存在的元胞尺寸过大的问题。
为实现以上技术目的，本发明的技术方案是：一种高速平面栅功率器件，包括位于底部的接漏极电位的第一导电类型衬底，在第一导电类型衬底的上方设有第一导电类型外延层，第一导电类型外延层远离第一导电类型衬底的表面为第一导电类型外延层的上表面，在第一导电类型外延层的上表面设有间隔设置的第一导电类型柱与第二导电类型柱，所述第一导电类型柱与第二导电类型柱从第一导电类型外延层的上表面向第一导电类型衬底延伸，在所述第二导电类型柱的表面设有第二导电类型体区，所述第二导电类型体区内设有第一导电类型源区，所述第一导电类型源区位于第二导电类型体区的表面且位于第二导电类型体区的中部，在所述第一导电类型外延层的上表面，第一导电类型源区的两侧是第二导电类型体区，第二导电类型体区的两侧是第一导电类型柱；
在所述第一导电类型柱、第二导电类型体区与第一导电类型源区的上方设有第一栅氧层与第二栅氧层，所述第一栅氧层与第二栅氧层在第二导电类型体区的上方邻接，所述第一栅氧层从邻接处延伸至所述第二导电类型体区内的第一导电类型源区的上方，所述第二栅氧层从邻接处向远离所述第一导电类型源区的方向延伸，延伸至与所述第二导电类型体区相邻的第一导电类型柱的上方；
在所述第一栅氧层的上方设有第一导电多晶硅，在所述第二栅氧层的上方设有第二导电多晶硅，所述第一导电多晶硅与第二导电多晶硅之间设置第一绝缘介质层；
在所述第一导电多晶硅、第二导电多晶硅、第一导电类型源区的中部区域的上方设有第二绝缘介质层，在第一导电类型源区的中部区域上方的第二绝缘介质层上设有接触孔，所述接触孔穿透第二绝缘介质层、第一导电类型源区，进入第二导电类型体区内；
在第二绝缘介质层的上方设有源极金属，所述源极金属通过接触孔与第一导电类型源区、第二导电类型体区欧姆接触。
进一步地，所述第一栅氧层、第二栅氧层、第一绝缘介质层与第二绝缘介质层由二氧化硅或氮化硅构成。
进一步地，当所述高速平面栅功率器件为N型器件时，第一导电类型为N型，第二导电类型为P型；或者，当所述高速平面栅功率器件为P型器件时，第一导电类型为P型，第二导电类型为N型。
进一步地，所述第一导电多晶硅接栅极控制信号。
进一步地，当所述高速平面栅功率器件为N型器件时，所述第二导电多晶硅的电位恒定比源极金属的电位高2.5V至25V，当所述高速平面栅功率器件为P型器件时，所述第二导电多晶硅的电位恒定比源极金属的电位低2.5V至25V。
作为本发明的另一个方面，提供一种高速平面栅功率器件，包括位于底部的接漏极电位的第一导电类型衬底，在第一导电类型衬底的上方设有第一导电类型外延层，第一导电类型外延层远离第一导电类型衬底的表面为第一导电类型外延层的上表面，在第一导电类型外延层的上表面设有间隔设置的第一导电类型柱与第二导电类型柱，所述第一导电类型柱与第二导电类型柱从第一导电类型外延层的上表面向第一导电类型衬底延伸，在所述第二导电类型柱的表面设有第二导电类型体区，所述第二导电类型体区内设有第一导电类型源区，所述第一导电类型源区位于第二导电类型体区的表面且位于第二导电类型体区的中部，在所述第一导电类型外延层的上表面，第一导电类型源区的两侧是第二导电类型体区，第二导电类型体区的两侧是第一导电类型柱，其中：
在所述第一导电类型柱、第二导电类型体区与第一导电类型源区的上方设有第一栅氧层与第二栅氧层，所述第一栅氧层位于第二导电类型体区的上方，且第一栅氧层的两端均与第二栅氧层在所述第二导电类型体区的上方邻接，与所述第一栅氧层一端邻接的第二栅氧层从第二导电类型体区的上方延伸至所述第二导电类型体区内的第一导电类型源区的上方，与所述第一栅氧层另一端邻接的第二栅氧层从第二导电类型体区的上方向远离所述第一导电类型源区的方向延伸，延伸至与所述第二导电类型体区相邻的第一导电类型柱的上方；
在所述第一栅氧层的上方设有第一导电多晶硅，在所述第二栅氧层的上方设有第二导电多晶硅，所述第一导电多晶硅完全位于第二导电多晶硅的下方，所述第一导电多晶硅与第二导电多晶硅之间设置第一绝缘介质层；
在所述第二导电多晶硅、第一导电类型源区的中部区域的上方设有第二绝缘介质层，在第一导电类型源区的中部区域上方的第二绝缘介质层上设有接触孔，所述接触孔穿透第二绝缘介质层、第一导电类型源区，进入第二导电类型体区内；
在第二绝缘介质层的上方设有源极金属，所述源极金属通过接触孔与第一导电类型源区、第二导电类型体区欧姆接触。
作为本发明的另一个方面，提供一种高速平面栅功率器件的制造方法，用于制造前文所述的高速平面栅功率器件，包括以下步骤：
步骤1、提供第一导电类型衬底，在第一导电类型衬底上生长第一导电类型外延层，然后在第一导电类型外延层的顶部形成间隔设置的第一导电类型柱与第二导电类型柱；
步骤2、在第二导电类型柱的顶部注入第二导电类型杂质，退火后在第二导电类型柱的顶部形成第二导电类型体区；
步骤3、在第二导电类型体区与第一导电类型柱的上方形成第一栅氧层，然后在第一栅氧层的表面淀积导电多晶硅，接着选择性刻蚀导电多晶硅，形成第一导电多晶硅；
步骤4、在第二导电类型体区与第一导电类型柱的上方形成第二栅氧层，同时，在第一导电多晶硅的上表面以及两侧形成第一绝缘介质层；
步骤5、在第二栅氧层与第一绝缘介质层的上表面淀积导电多晶硅，然后选择性刻蚀导电多晶硅，形成第二导电多晶硅；
步骤6、在第二导电类型体区的表面选择性注入第二导电类型杂质，激活后在第二导电类型体区表面的中部形成第一导电类型源区；
步骤7、在第一导电多晶硅、第二导电多晶硅、第一导电类型源区的上方形成第二绝缘介质层；
步骤8、在第二绝缘介质层上选择性刻蚀出接触孔，所述接触孔穿透第一导电类型源区，进入第二导电类型体区内；
步骤9、淀积金属，填充接触孔，在第二绝缘介质层的上方形成源极金属。
本发明能够抑制栅极电压的高频震荡，提高器件的电磁兼容性；本发明能够大幅减小栅漏电容Cgd，加快开关速度，降低开关损耗；本发明结构的元胞尺寸可以与传统平面栅功率器件一致，本发明结构的制造工艺与传统平面栅功率器件兼容。
附图说明
图1为实施例1的剖面结构示意图。
图2为实施例2的剖面结构示意图。
图3为传统平面栅功率器件的剖面结构示意图。
图4为测试超结功率半导体晶体管的阻性负载开关电路图。
图5为实施例1与传统平面栅功率器件在图4中测得的器件在开启过程中的栅极波形对比图。
图6为实施例1与传统平面栅功率器件在图4中测得的器件在关断过程中的栅极波形对比图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。其中相同的零部件用相同的附图标记表示。需要说明的是，下面描述中使用的词语“左”、“右”、“上”和“下”指的是附图中的方向。使用的词语“内”和“外”分别指的是朝向或远离特定部件几何中心的方向。
本发明包括以下两种实施例，以N型功率半导体器件为例进行说明。
实施例1：
一种高速平面栅功率器件，如图1所示，包括位于底部的接漏极电位的N型衬底1，在N型衬底1的上方设有N型外延层2，在N型外延层2的上表面设有间隔设置的N型柱4与P型柱3，所述N型柱4与P型柱3从N型外延层2的上表面向N型衬底1延伸，在所述P型柱3的表面设有P型体区5，所述P型体区5内设有N型源区6，所述N型源区6位于P型体区5的表面且位于P型体区5的中部，在所述N型外延层2的上表面，N型源区6的两侧是P型体区5，P型体区5的两侧是N型柱4；
在所述N型柱4、P型体区5与N型源区6的上方设有第一栅氧层8与第二栅氧层10，所述第一栅氧层8与第二栅氧层10在P型体区5的上方邻接，所述第一栅氧层8从邻接处延伸至所述P型体区5内的N型源区6的上方，所述第二栅氧层10从邻接处向远离所述N型源区6的方向延伸，延伸至与所述P型体区5相邻的N型柱4的上方；
在所述第一栅氧层8的上方设有第一导电多晶硅7，在所述第二栅氧层10的上方设有第二导电多晶硅9，所述第一导电多晶硅7与第二导电多晶硅9之间设置第一绝缘介质层13；
在所述第一导电多晶硅7、第二导电多晶硅9、N型源区6的中部区域的上方设有第二绝缘介质层11，在N型源区6的中部区域上方的第二绝缘介质层11内设有接触孔14，所述接触孔14穿透第二绝缘介质层11、N型源区6，进入P型体区5内；
在第二绝缘介质层11的上方设有源极金属12，所述源极金属12通过接触孔14与N型源区6、P型体区5欧姆接触。
所述第一栅氧层8、第二栅氧层10、第一绝缘介质层13与第二绝缘介质层11由二氧化硅构成。
所述第一导电多晶硅7接栅极控制信号，所述第二导电多晶硅9的电位恒定比源极金属12的电位高15V。
本实施例在导通状态时，第二导电多晶硅9接15V，第一导电多晶硅7接高电位，此时第一栅氧层8与第二栅氧层10和P型体区5的交界面处出现电子积累层，由于第一栅氧层8与第二栅氧层10邻接，所以第一栅氧层8与第二栅氧层10和P型体区5的交界面处出现的电子积累层也是邻接的，当漏源电压逐渐增加，电流就会从N型柱4进入P型体区5内的电子积累层，然后进入N型源区6，这样器件完全导通。当器件进入关断耐压状态时，第二导电多晶硅9接15V，第一导电多晶硅7接低电位，此时第一栅氧层8和P型体区5的交界面处的电子积累层消失，电流无法通过第一栅氧层8下方的P型体区5，电流下降至零，器件进入耐压状态。
本实施例制造第一导电多晶硅7的过程中，P型体区5上方的第一导电多晶硅7的宽度至少0.3微米，N型源区6上方的第一导电多晶硅7的宽度至少0.2微米，所以第一导电多晶硅7的总宽度最小能做到0.5微米。
如图4所示为测试器件开关性能的电路示意图，直流电源的正极同时连接负载电阻R和寄生电容C，负载电阻R和寄生电容C的另一端与被测器件的漏极连接，被测器件的源极连接源极寄生电感Ls，源极寄生电感Ls的另一端和直流电源的负极都接地，栅极寄生电感Lg的一端接入开关信号，另一端连接栅极电阻Rg，栅极电阻Rg的另一端连接被测器件的栅极。当开关信号从低电平变为高电平时，通过检测被测器件的栅极的电压即可获得栅极电压波形。
如图3所示，为传统平面栅功率器件的剖面结构示意图，包括位于底部的N型衬底1，在N型衬底1的上方设有N型外延层2，在N型外延层2的上表面设有间隔设置的N型柱4与P型柱3，在所述P型柱3的上表面设有P型体区5，所述P型体区5内设有N型源区6，所述N型源区6位于P型体区5的表面且位于P型体区5的中部，在所述N型柱4、P型体区5与N型源区6两侧的上方设有第一栅氧层8，在所述第一栅氧层8的上方设有第一导电多晶硅7，在所述第一导电多晶硅7、N型源区6的中部区域的上方设有第二绝缘介质层11，在N型源区6的中部区域上方的第二绝缘介质层11上设有接触孔14，所述接触孔14穿透第二绝缘介质层11、N型源区6，进入P型体区5内，在第二绝缘介质层11的上方设有源极金属12，所述源极金属12通过接触孔14与N型源区6、P型体区5欧姆接触，所述第一导电多晶硅7接栅极控制信号。
平面栅功率器件的栅漏电容Cgd越大，米勒平台越宽，开关损耗越大，如图5所示，为本实施例与传统平面栅功率器件在图4中测得的器件在开启过程中的栅极波形对比图，如图6所示，为本实施例与传统平面栅功率器件在图4中测得的器件在关断过程中的栅极波形对比图；传统结构的栅极电压上升和下降时都出现了明显的米勒平台，并且，在米勒平台上出现了剧烈的高频率震荡，而本实施例的结构则没有米勒平台，自然不存在米勒平台上的高频率震荡，并且在栅极完全开启或关断后才出现了低频率震荡，显而易见的是，与传统结构相比，本实施例的开关速度更快，这是因为本实施例的第一导电多晶硅7比传统结构的第一导电多晶硅7更加的狭窄，并且本实施例的第一栅氧层8没有与N型柱4接触，所以Cgd极小，因此本实施例的开关速度更快，能量损耗更低。
本实施例的制造方法包括以下步骤：
步骤1、提供N型衬底1，在N型衬底1上生长N型外延层2，然后在N型外延层2的顶部形成间隔设置的N型柱4与P型柱3；
步骤2、在P型柱3的顶部注入P型杂质，退火后在P型柱3的顶部形成P型体区5；
步骤3、在P型体区5与N型柱4的上方形成第一栅氧层8，然后在第一栅氧层8的表面淀积导电多晶硅，接着选择性刻蚀导电多晶硅，形成第一导电多晶硅7；
步骤4、在P型体区5与N型柱4的上方形成第二栅氧层10，同时，在第一导电多晶硅7的上表面以及两侧形成第一绝缘介质层13；
步骤5、在第二栅氧层10与第一绝缘介质层13的上表面淀积导电多晶硅，然后选择性刻蚀导电多晶硅，形成第二导电多晶硅9；
步骤6、在P型体区5的表面选择性注入P型杂质，激活后在P型体区5表面的中部形成N型源区6；
步骤7、在第一导电多晶硅7、第二导电多晶硅9、N型源区6的上方形成第二绝缘介质层11；
步骤8、在第二绝缘介质层11上选择性刻蚀出接触孔14，所述接触孔14穿透N型源区6，进入P型体区5内；
步骤9、淀积金属，填充接触孔14，在第二绝缘介质层11的上方形成源极金属12。
实施例2：
一种高速平面栅功率器件，如图2所示，包括位于底部的接漏极电位的N型衬底1，在N型衬底1的上方设有N型外延层2，在N型外延层2的上表面设有间隔设置的N型柱4与P型柱3，所述N型柱4与P型柱3从N型外延层2的上表面向N型衬底1延伸，在所述P型柱3的表面设有P型体区5，所述P型体区5内设有N型源区6，所述N型源区6位于P型体区5的表面且位于P型体区5的中部，在所述N型外延层2的上表面，N型源区6的两侧是P型体区5，P型体区5的两侧是N型柱4；
所述第一栅氧层8位于P型体区5的上方，且第一栅氧层8的两端均与第二栅氧层10在所述P型体区5的上方邻接，与所述第一栅氧层8一端邻接的第二栅氧层10从P型体区5的上方延伸至所述P型体区5内的N型源区6的上方，与所述第一栅氧层8另一端邻接的第二栅氧层10从P型体区5的上方向远离所述N型源区6的方向延伸，延伸至与所述P型体区5相邻的N型柱4的上方；
在所述第一栅氧层8的上方设有第一导电多晶硅7，在所述第二栅氧层10的上方设有第二导电多晶硅9，所述第一导电多晶硅7与第二导电多晶硅9之间设置第一绝缘介质层13，所述第一导电多晶硅7完全位于第二导电多晶硅9的下方；
在所述第二导电多晶硅9、N型源区6的中部区域的上方设有第二绝缘介质层11，在N型源区6的中部区域上方的第二绝缘介质层11内设有接触孔14，所述接触孔14穿透第二绝缘介质层11、N型源区6，进入P型体区5内；
在第二绝缘介质层11的上方设有源极金属12，所述源极金属12通过接触孔14与N型源区6、P型体区5欧姆接触。
本实施例的制造方法与实施例1相同。
本实施例在导通状态时，第二导电多晶硅9接15V，第一导电多晶硅7接高电位，此时第一栅氧层8与第二栅氧层10和P型体区5的交界面处出现电子积累层，由于第一栅氧层8的两端与第二栅氧层10邻接，所以第一栅氧层8与第二栅氧层10和P型体区5的交界面处出现的电子积累层也是邻接的，当漏源电压逐渐增加，电流就会从N型柱4进入P型体区5内的电子积累层，然后进入N型源区6，这样器件完全导通。当器件进入关断耐压状态时，第二导电多晶硅9接15V，第一导电多晶硅7接低电位，此时第一栅氧层8和P型体区5的交界面处的电子积累层消失，电流无法通过第一栅氧层8下方的P型体区5，电流下降至零，器件进入耐压状态。
本实施例制造第一导电多晶硅7的过程中，第一导电多晶硅7只位于P型体区5的上方，而P型体区5上方的第一导电多晶硅7的宽度至少0.3微米，所以第一导电多晶硅7的总宽度最小可以做到0.3微米，本实施例的第一导电多晶硅7的宽度可以比实施例1更窄，本实施例的开关速度可以更快。
所属领域的普通技术人员应当理解：以上所述仅为本发明的具体实施例而已，并不用于限制发明，凡在本发明的主旨之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (7)
1.一种高速平面栅功率器件，包括位于底部的接漏极电位的第一导电类型衬底，在第一导电类型衬底的上方设有第一导电类型外延层，第一导电类型外延层远离第一导电类型衬底的表面为第一导电类型外延层的上表面，在第一导电类型外延层的上表面设有间隔设置的第一导电类型柱与第二导电类型柱，所述第一导电类型柱与第二导电类型柱从第一导电类型外延层的上表面向第一导电类型衬底延伸，在所述第二导电类型柱的表面设有第二导电类型体区，所述第二导电类型体区内设有第一导电类型源区，所述第一导电类型源区位于第二导电类型体区的表面且位于第二导电类型体区的中部，在所述第一导电类型外延层的上表面，第一导电类型源区的两侧是第二导电类型体区，第二导电类型体区的两侧是第一导电类型柱，其特征是：
在所述第一导电类型柱、第二导电类型体区与第一导电类型源区的上方设有第一栅氧层与第二栅氧层，所述第一栅氧层与第二栅氧层在第二导电类型体区的上方邻接，所述第一栅氧层从邻接处延伸至所述第二导电类型体区内的第一导电类型源区的上方，所述第二栅氧层从邻接处向远离所述第一导电类型源区的方向延伸，延伸至与所述第二导电类型体区相邻的第一导电类型柱的上方；
在所述第一栅氧层的上方设有第一导电多晶硅，在所述第二栅氧层的上方设有第二导电多晶硅，所述第一导电多晶硅与第二导电多晶硅之间设置第一绝缘介质层；
在所述第一导电多晶硅、第二导电多晶硅、第一导电类型源区的中部区域的上方设有第二绝缘介质层，在第一导电类型源区的中部区域上方的第二绝缘介质层上设有接触孔，所述接触孔穿透第二绝缘介质层、第一导电类型源区，进入第二导电类型体区内；
在第二绝缘介质层的上方设有源极金属，所述源极金属通过接触孔与第一导电类型源区、第二导电类型体区欧姆接触。
2.如权利要求1所述的一种高速平面栅功率器件，其特征在于：所述第一栅氧层、第二栅氧层、第一绝缘介质层与第二绝缘介质层由二氧化硅或氮化硅构成。
3.如权利要求1所述的一种高速平面栅功率器件，其特征是：当所述高速平面栅功率器件为N型器件时，第一导电类型为N型，第二导电类型为P型；或者，当所述高速平面栅功率器件为P型器件时，第一导电类型为P型，第二导电类型为N型。
4.如权利要求1所述的一种高速平面栅功率器件，其特征在于：所述第一导电多晶硅接栅极控制信号。
5.如权利要求1所述的一种高速平面栅功率器件，其特征在于：当所述高速平面栅功率器件为N型器件时，所述第二导电多晶硅的电位恒定比源极金属的电位高2.5V至25V，当所述高速平面栅功率器件为P型器件时，所述第二导电多晶硅的电位恒定比源极金属的电位低2.5V至25V。
6.一种高速平面栅功率器件，包括位于底部的接漏极电位的第一导电类型衬底，在第一导电类型衬底的上方设有第一导电类型外延层，第一导电类型外延层远离第一导电类型衬底的表面为第一导电类型外延层的上表面，在第一导电类型外延层的上表面设有间隔设置的第一导电类型柱与第二导电类型柱，所述第一导电类型柱与第二导电类型柱从第一导电类型外延层的上表面向第一导电类型衬底延伸，在所述第二导电类型柱的表面设有第二导电类型体区，所述第二导电类型体区内设有第一导电类型源区，所述第一导电类型源区位于第二导电类型体区的表面且位于第二导电类型体区的中部，在所述第一导电类型外延层的上表面，第一导电类型源区的两侧是第二导电类型体区，第二导电类型体区的两侧是第一导电类型柱，其特征是：
在所述第一导电类型柱、第二导电类型体区与第一导电类型源区的上方设有第一栅氧层与第二栅氧层，所述第一栅氧层位于第二导电类型体区的上方，且第一栅氧层的两端均与第二栅氧层在所述第二导电类型体区的上方邻接，与所述第一栅氧层一端邻接的第二栅氧层从第二导电类型体区的上方延伸至所述第二导电类型体区内的第一导电类型源区的上方，与所述第一栅氧层另一端邻接的第二栅氧层从第二导电类型体区的上方向远离所述第一导电类型源区的方向延伸，延伸至与所述第二导电类型体区相邻的第一导电类型柱的上方；
在所述第一栅氧层的上方设有第一导电多晶硅，在所述第二栅氧层的上方设有第二导电多晶硅，所述第一导电多晶硅完全位于第二导电多晶硅的下方，所述第一导电多晶硅与第二导电多晶硅之间设置第一绝缘介质层；
在所述第二导电多晶硅、第一导电类型源区的中部区域的上方设有第二绝缘介质层，在第一导电类型源区的中部区域上方的第二绝缘介质层上设有接触孔，所述接触孔穿透第二绝缘介质层、第一导电类型源区，进入第二导电类型体区内；
在第二绝缘介质层的上方设有源极金属，所述源极金属通过接触孔与第一导电类型源区、第二导电类型体区欧姆接触。
7.一种高速平面栅功率器件的制造方法，用于制造权利要求1至5中任意一项，或者，权利要求6所述的高速平面栅功率器件，其特征是，包括以下步骤：
步骤1、提供第一导电类型衬底，在第一导电类型衬底上生长第一导电类型外延层，然后在第一导电类型外延层的顶部形成间隔设置的第一导电类型柱与第二导电类型柱；
步骤2、在第二导电类型柱的顶部注入第二导电类型杂质，退火后在第二导电类型柱的顶部形成第二导电类型体区；
步骤3、在第二导电类型体区与第一导电类型柱的上方形成第一栅氧层，然后在第一栅氧层的表面淀积导电多晶硅，接着选择性刻蚀导电多晶硅，形成第一导电多晶硅；
步骤4、在第二导电类型体区与第一导电类型柱的上方形成第二栅氧层，同时，在第一导电多晶硅的上表面以及两侧形成第一绝缘介质层；
步骤5、在第二栅氧层与第一绝缘介质层的上表面淀积导电多晶硅，然后选择性刻蚀导电多晶硅，形成第二导电多晶硅；
步骤6、在第二导电类型体区的表面选择性注入第二导电类型杂质，激活后在第二导电类型体区表面的中部形成第一导电类型源区；
步骤7、在第一导电多晶硅、第二导电多晶硅、第一导电类型源区的上方形成第二绝缘介质层；
步骤8、在第二绝缘介质层上选择性刻蚀出接触孔，所述接触孔穿透第一导电类型源区，进入第二导电类型体区内；
步骤9、淀积金属，填充接触孔，在第二绝缘介质层的上方形成源极金属。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210968699.5A CN115050816B (zh) | 2022-08-12 | 2022-08-12 | 一种高速平面栅功率器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210968699.5A CN115050816B (zh) | 2022-08-12 | 2022-08-12 | 一种高速平面栅功率器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115050816A CN115050816A (zh) | 2022-09-13 |
| CN115050816B true CN115050816B (zh) | 2022-10-21 |
Family
ID=83167382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210968699.5A Active CN115050816B (zh) | 2022-08-12 | 2022-08-12 | 一种高速平面栅功率器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115050816B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030049930A1 (en) * | 2001-09-07 | 2003-03-13 | Power Integrations, Inc. | Method of fabricating a high-voltage transistor with a multi-layered extended drain structure |
| US20040238854A1 (en) * | 2003-03-11 | 2004-12-02 | Infineon Technologies Ag | Field effect transistor |
| CN104795445A (zh) * | 2015-04-01 | 2015-07-22 | 苏州东微半导体有限公司 | 一种低损耗的超结功率器件及其制造方法 |
| US20160035881A1 (en) * | 2013-09-18 | 2016-02-04 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US20160056276A1 (en) * | 2014-08-21 | 2016-02-25 | Vishay-Siliconix | Transistor structure with improved unclamped inductive switching immunity |
| CN108767001A (zh) * | 2018-08-22 | 2018-11-06 | 江苏中科君芯科技有限公司 | 具有屏蔽栅的沟槽型igbt器件 |
-
2022
- 2022-08-12 CN CN202210968699.5A patent/CN115050816B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030049930A1 (en) * | 2001-09-07 | 2003-03-13 | Power Integrations, Inc. | Method of fabricating a high-voltage transistor with a multi-layered extended drain structure |
| US20040238854A1 (en) * | 2003-03-11 | 2004-12-02 | Infineon Technologies Ag | Field effect transistor |
| US20160035881A1 (en) * | 2013-09-18 | 2016-02-04 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US20160056276A1 (en) * | 2014-08-21 | 2016-02-25 | Vishay-Siliconix | Transistor structure with improved unclamped inductive switching immunity |
| CN104795445A (zh) * | 2015-04-01 | 2015-07-22 | 苏州东微半导体有限公司 | 一种低损耗的超结功率器件及其制造方法 |
| CN108767001A (zh) * | 2018-08-22 | 2018-11-06 | 江苏中科君芯科技有限公司 | 具有屏蔽栅的沟槽型igbt器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115050816A (zh) | 2022-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4785334B2 (ja) | 半導体装置 | |
| US7232726B2 (en) | Trench-gate semiconductor device and method of manufacturing | |
| US8809903B2 (en) | Semiconductor device and power conversion apparatus using the same | |
| CN108400168B (zh) | Ldmos器件及其制造方法 | |
| CN115224024B (zh) | 集成栅漏电容的超结器件及制造方法 | |
| US11367785B2 (en) | Lateral insulated gate bipolar transistor with low turn-on overshoot current | |
| CN111180521A (zh) | 一种降低开关损耗的半导体结构及制造方法 | |
| CN104934466B (zh) | 一种阳极抬高的ligbt器件及制造方法 | |
| CN114582965B (zh) | 一种低开关损耗功率器件结构及其制造方法 | |
| US20150144990A1 (en) | Power semiconductor device and method of manufacturing the same | |
| CN219513109U (zh) | 一种中高压屏蔽栅极功率mosfet版图 | |
| CN115050816B (zh) | 一种高速平面栅功率器件及其制造方法 | |
| CN217009199U (zh) | 一种超结功率半导体晶体管器件 | |
| CN103681824A (zh) | 功率半导体元件 | |
| CN108447904B (zh) | 一种横向igbt的制造方法 | |
| CN108091695B (zh) | 垂直双扩散场效应晶体管及其制作方法 | |
| CN115036293A (zh) | 抗电磁干扰的超结功率器件及其制造方法 | |
| KR20040111710A (ko) | 트렌치-게이트 반도체 디바이스와 그 제조 방법 및트렌치-게이트 반도체 디바이스를 포함하는 모듈 | |
| CN110752257B (zh) | 一种mos栅控晶闸管及其制造方法 | |
| CN114551575B (zh) | 超结功率器件 | |
| CN108767001B (zh) | 具有屏蔽栅的沟槽型igbt器件 | |
| KR20120022056A (ko) | 반도체장치 | |
| CN111599866A (zh) | 具有u型分离栅的低栅电荷功率mosfet器件及其制造方法 | |
| EP4312275A1 (en) | Cell structures of insulated gate bipolar transistor igbt with a control gate and a carrier storage layer, and their manufacturing methods | |
| CN114512538B (zh) | 一种快恢复屏蔽栅功率器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |