CN108447904B - 一种横向igbt的制造方法 - Google Patents
一种横向igbt的制造方法 Download PDFInfo
- Publication number
- CN108447904B CN108447904B CN201810207164.XA CN201810207164A CN108447904B CN 108447904 B CN108447904 B CN 108447904B CN 201810207164 A CN201810207164 A CN 201810207164A CN 108447904 B CN108447904 B CN 108447904B
- Authority
- CN
- China
- Prior art keywords
- type
- active layer
- contact region
- forming
- well region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 23
- 230000003647 oxidation Effects 0.000 claims abstract description 16
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 16
- 229920005591 polysilicon Polymers 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 238000005468 ion implantation Methods 0.000 claims abstract description 9
- 239000000463 material Substances 0.000 claims abstract description 9
- 239000003989 dielectric material Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 230000010354 integration Effects 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- INQLNSVYIFCUML-QZTLEVGFSA-N [[(2r,3s,4r,5r)-5-(6-aminopurin-9-yl)-3,4-dihydroxyoxolan-2-yl]methoxy-hydroxyphosphoryl] [(2r,3s,4r,5r)-5-(4-carbamoyl-1,3-thiazol-2-yl)-3,4-dihydroxyoxolan-2-yl]methyl hydrogen phosphate Chemical compound NC(=O)C1=CSC([C@H]2[C@@H]([C@H](O)[C@@H](COP(O)(=O)OP(O)(=O)OC[C@@H]3[C@H]([C@@H](O)[C@@H](O3)N3C4=NC=NC(N)=C4N=C3)O)O2)O)=N1 INQLNSVYIFCUML-QZTLEVGFSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明属于功率半导体器件技术领域，涉及一种横向IGBT的制造方法。本发明横向IGBT制造方法的主要步骤为：在SOI材料的有缘层表面通过局部氧化工艺形成介质槽，所述介质槽底部与绝缘层上表面之间有源层的厚度为T(T>0)；通过离子注入技术在介质槽一侧形成P型阱区，在与之相反的介质槽的另一侧形成N型阱区；在表明生成多多晶硅栅，所述多晶硅栅与P型阱区有交叠且覆盖沟槽底部；在表明形成N型重掺杂阴极接触区、P型重掺杂阴极接触区和P型阳极接触区；生成阴极金属、栅极金属和阳极金属。本发明的有益效果为大大降低横向IGBT的导通压降，实现易集成、低功耗的横向IGBT。
Description
技术领域
本发明属于功率半导体技术领域，涉及一种横向IGBT(绝缘栅双极型晶体管)的制造方法。
背景技术
横向绝缘栅双极型晶体管(Lateral Insulated Gate Bipolar Transistor，简称LIGBT)结合了MOSFET高输入阻抗和BJT电导调制的特点，具有导通电压低、驱动功耗低、电流能力强和可集成等优势，被广泛应用于汽车电子、开关电源、平板显示和电极驱动等智能功率集成电路中。特别是随着绝缘体上硅(Silicon On Insulator，简称SOI)技术的快速发展，避免了体硅LIGBT漏电流的问题，SOI LIGBT备受关注。其中，薄硅层SOI LIGBT因更易与控制电路集成而成为研究热点，但过薄的顶层硅显著增加了器件的电阻和导通功耗，大大增加了薄硅层SOI LIGBT的设计难度。
发明内容
本发明的目的是针对上述问题，提出一种LIGBT的制造方法，通过注入增强实现了超低的导通功耗。
本发明采用的技术方案为：
一种LIGBT器件的制造方法，其特征在于，包括以下步骤：
第一步：准备半导体材料，所述半导体材料包括从上至下依次层叠设置的有源层1、绝缘层2和衬底层3，所述有源层1为N型导电类型；
第二步：通过局部氧化工艺在有源层1表面形成介质槽4，所述介质槽底部4与绝缘层2上表面之间有源层的厚度为T且T>0，T值的大小为通过控制局部氧化的温度与时长进行设定；
第三步：通过离子注入技术在有源层1一端形成P型阱区5，在有源层1的另一端形成N型阱区6；
第四步：去除有源层1表面的所有介质并在有源层1表面重新生长一层栅介质7；
第五步：在栅介质层7表面淀积多晶硅，反刻多晶硅形成多晶硅栅8，所述多晶硅栅8与P型阱区5有交叠且覆盖介质槽4底部；
第六步：通过离子注入在P型阱区5表面并列形成N型重掺杂阴极接触区9和P型重掺杂阴极接触区10，所述N型重掺杂阴极接触区9位于靠近多晶硅栅8的一侧；在N型阱区6表面形成P型阳极接触区11；
第七步：在N型重掺杂阴极接触区9和P型重掺杂阴极接触区10表面形成阴极金属，在多晶硅栅8表面形成栅极金属，在P型阳极接触区11表面形成阳极金属。
本发明总的技术方案：通过局部氧化工艺在LIGBT栅的下侧形成超薄的硅层，在器件导通状态下，由阳极端注入的空穴因难以通过栅下侧的超薄硅层而大量贮存于漂移区靠近阴极的一侧。为了维持漂移区的电中性条件，由阴极端向漂移区注入的电子也要相应地增加。最终的结果是漂移区阴极一侧的载流子浓度显著提升，甚至高于阳极一侧的载流子浓度，器件的导通压降因此大为降低。
进一步的，第二步中所述通过局部氧化工艺在有源层1表面形成的介质槽4在器件纵向方向上不连续，所述器件纵向方向为同时垂直于器件横向方向和垂直方向的第三维度方向；器件横向方向为从器件阴极指向阳极的方向，器件垂直方向为从器件顶部指向底部的方向。
本发明的有益效果为，相对于传统方法，本发明的方法生成的器件的导通压降大为降低，实现易集成、低功耗的横向IGBT。
附图说明
图1至图6是实施例1的工艺步骤图；
图7是仿真采用的结构图；
图8和图9是对图7所示结构的仿真图；
图10至图15是实施例2的工艺步骤图；
图16是图15中沿AA’的剖面图；
图17是图15中沿BB’的剖面图。
具体实施方式
下面结合附图和实施例进一步详细描述本发明的技术方案。
实施例1
本例中LIGBT器件的制造流程如下：
第一步：准备半导体材料，所述半导体材料包括有源层1、绝缘层2和衬底层3，所述有源层1位于绝缘层2之上，所述绝缘层位于衬底层3之上，所述有源层1为N型导电类型，如图1所示；
第二步：通过局部氧化工艺在有源层1表面形成介质槽4，所述介质槽底部4与绝缘层2上表面之间有源层的厚度为T(T>0)，如图2所示，通过控制局部氧化的温度与时长精确控制T值的大小；
第三步：通过离子注入技术在介质槽4一侧形成P型阱区5，在与之相反的介质槽的另一侧形成N型阱区6，如图3所示；
第四步：去除有源层1表面的所有介质并在有源层1表面重新生长一层栅介质7，如图4所示；
第五步：在栅介质层7表面淀积多晶硅，反刻多晶硅形成多晶硅栅8，所述多晶硅栅8与P型阱区5有交叠且覆盖沟槽4底部，如图5所示；
第六步：通过离子注入在紧挨多晶硅栅8的P型阱区5表面形成N型重掺杂阴极接触区9，在N型重掺杂阴极接触区9远离多晶硅栅8一侧的P型阱区5表面形成P型重掺杂阴极接触区10，在N型阱区6表面形成P型阳极接触区11，如图6所示；
第七步：在N型重掺杂阴极接触区9和P型重掺杂阴极接触区10表面形成阴极金属，在多晶硅栅8表面形成栅极金属，在P型阳极接触区11表面形成阳极金属；
本例的工作原理为：
通过局部氧化在器件的栅下侧形成超薄硅层，在器件导通时，由阳极端注入的空穴因难以通过栅下侧的超薄硅层而大量贮存于漂移区靠近阴极的一侧。为了维持漂移区的电中性条件，由阴极端向漂移区注入的电子也要相应地增加。最终的结果是漂移区阴极一侧的载流子浓度显著提升，甚至高于阳极一侧的载流子浓度，器件的导通压降因此大为降低。
为更好地验证本结构(如图7所示)的优势，图8、图9给出了TCAD Sentaurus对本结构的仿真结果。图8给出了导通状态下T值不同的器件在y＝1μm处漂移区载流子的分布(顶层硅厚度1.5μm)。由图8可知，T值越小，漂移区阴极端的载流子浓度越高，电导调制效应越强。图9给出了T值不同的器件对应导通时的I-V曲线。由图9可知，T值越小，器件的导通压降越低。可见，T值的大小对器件导通功耗的影响非常显著，因此，能否精确控制T值的大小直接决定了器件的性能。本实施例通过局部氧化的方式达到减薄硅层、控制T值的目的。工艺制造过程中，可通过控制氧化的时长、温度等精确控制T值的大小。这是局部氧化方式相比刻蚀方式的优势。通过刻蚀的方式减薄硅层会带来较大的误差，且操作过程不易控制。
实施例2
本例中LIGBT器件的制造流程如下：
第一步：准备半导体材料，所述半导体材料包括有源层1、绝缘层2和衬底层3，所述有源层1位于绝缘层2之上，所述绝缘层位于衬底层3之上，所述有源层1为N型导电类型，如图1所示，如图10所示；
第二步：通过局部氧化工艺在有源层1表面形成介质槽4，所述介质槽底部4与绝缘层2上表面之间有源层的厚度为T(T>0)，所述介质槽4在器件纵向方向上(图11的z方向)不连续，如图11所示，通过控制局部氧化的温度与时长精确控制T值的大小；
第三步：通过离子注入技术在介质槽4一侧形成P型阱区5，在与之相反的介质槽的另一侧形成N型阱区6，如图12所示；
第四步：去除有源层1表面的所有介质并在有源层1表面重新生长一层栅介质7，如图13所示；
第五步：在栅介质层7表面淀积多晶硅，反刻多晶硅形成多晶硅栅8，所述多晶硅栅8与P型阱区5有交叠且覆盖沟槽4底部，如图14所示；
第六步：通过离子注入在紧挨多晶硅栅8的P型阱区5表面形成N型重掺杂阴极接触区9，在N型重掺杂阴极接触区9远离多晶硅栅8一侧的P型阱区5表面形成P型重掺杂阴极接触区10，在N型阱区6表面形成P型阳极接触区11，如图15所示，图16为图15结构沿AA’的剖面图，图17为图15结构沿BB’的剖面图；
第七步：在N型重掺杂阴极接触区9和P型重掺杂阴极接触区10表面形成阴极金属，在多晶硅栅8表面形成栅极金属，在P型阳极接触区11表面形成阳极金属；
下面阐述本例的工作原理。
该实施例可粗略理解为实施例1与普通平面栅LIGBT的并联。在器件纵向方向(z方向)采取沟槽栅与平面栅交替排布的方式是为了在导通压降与关断损耗之间有一个更好的折衷。实施例1虽然可通过减小T值大大降低导通压降，但过强的电导调制效应同时也使漂移区的过剩载流子总量太多，造成器件的关断损耗过大。本实施例可以很好的平衡二者的关系。
Claims (2)
1.一种LIGBT器件的制造方法，其特征在于，包括以下步骤：
第一步：准备半导体材料，所述半导体材料包括从上至下依次层叠设置的有源层(1)、绝缘层(2)和衬底层(3)，所述有源层(1)为N型导电类型；
第二步：通过局部氧化工艺在有源层(1)表面形成介质槽(4)，所述介质槽底部(4)与绝缘层(2)上表面之间有源层的厚度为T且T>0，T值的大小为通过控制局部氧化的温度与时长进行设定；
第三步：通过离子注入技术在有源层(1)一端形成P型阱区(5)，在有源层(1)的另一端形成N型阱区(6)；
第四步：去除有源层(1)表面的所有介质并在有源层(1)表面重新生长一层栅介质(7)；
第五步：在栅介质层(7)表面淀积多晶硅，反刻多晶硅形成多晶硅栅(8)，所述多晶硅栅(8)与P型阱区(5)有交叠且覆盖介质槽(4)底部；
第六步：通过离子注入在P型阱区(5)表面并列形成N型重掺杂阴极接触区(9)和P型重掺杂阴极接触区(10)，所述N型重掺杂阴极接触区(9)位于靠近多晶硅栅(8)的一侧；在N型阱区(6)表面形成P型阳极接触区(11)；
第七步：在N型重掺杂阴极接触区(9)和P型重掺杂阴极接触区(10)表面形成阴极金属，在多晶硅栅(8)表面形成栅极金属，在P型阳极接触区(11)表面形成阳极金属。
2.根据权利要求1所述的一种LIGBT器件的制造方法，其特征在于，第二步中所述通过局部氧化工艺在有源层(1)表面形成的介质槽(4)在器件纵向方向上不连续，所述器件纵向方向为同时垂直于器件横向方向和垂直方向的第三维度方向。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810207164.XA CN108447904B (zh) | 2018-03-14 | 2018-03-14 | 一种横向igbt的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810207164.XA CN108447904B (zh) | 2018-03-14 | 2018-03-14 | 一种横向igbt的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108447904A CN108447904A (zh) | 2018-08-24 |
| CN108447904B true CN108447904B (zh) | 2020-09-29 |
Family
ID=63194200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810207164.XA Active CN108447904B (zh) | 2018-03-14 | 2018-03-14 | 一种横向igbt的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108447904B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110473907B (zh) * | 2019-08-29 | 2020-09-29 | 电子科技大学 | 一种超低功耗薄层高压功率器件 |
| CN112768517B (zh) * | 2019-11-04 | 2022-06-21 | 东南大学 | 绝缘栅双极型晶体管 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101764150A (zh) * | 2009-11-09 | 2010-06-30 | 苏州博创集成电路设计有限公司 | 绝缘体上硅的横向绝缘栅双极晶体管及工艺制造方法 |
| CN102082169A (zh) * | 2010-12-08 | 2011-06-01 | 四川长虹电器股份有限公司 | 部分soi横向双扩散器件 |
| EP2757580A1 (en) * | 2013-01-22 | 2014-07-23 | Nxp B.V. | Bipolar cmos dmos (bcd) processes |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5567247B2 (ja) * | 2006-02-07 | 2014-08-06 | セイコーインスツル株式会社 | 半導体装置およびその製造方法 |
-
2018
- 2018-03-14 CN CN201810207164.XA patent/CN108447904B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101764150A (zh) * | 2009-11-09 | 2010-06-30 | 苏州博创集成电路设计有限公司 | 绝缘体上硅的横向绝缘栅双极晶体管及工艺制造方法 |
| CN102082169A (zh) * | 2010-12-08 | 2011-06-01 | 四川长虹电器股份有限公司 | 部分soi横向双扩散器件 |
| EP2757580A1 (en) * | 2013-01-22 | 2014-07-23 | Nxp B.V. | Bipolar cmos dmos (bcd) processes |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108447904A (zh) | 2018-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN207664048U (zh) | 半导体器件 | |
| US9240469B2 (en) | Transverse ultra-thin insulated gate bipolar transistor having high current density | |
| US6600192B1 (en) | Vertical field-effect semiconductor device with buried gate region | |
| CN105409004A (zh) | 横向功率半导体晶体管 | |
| CN107482058B (zh) | 一种具有载流子存储层的薄soi ligbt器件 | |
| CN108682688B (zh) | 一种具有三维沟道的复合栅igbt芯片 | |
| CN107123684A (zh) | 一种具有宽带隙材料与硅材料复合垂直双扩散金属氧化物半导体场效应管 | |
| CN216624288U (zh) | 半导体结构 | |
| WO2019085850A1 (zh) | Igbt功率器件 | |
| CN107093623A (zh) | 一种具有宽带隙衬底材料的垂直双扩散金属氧化物半导体场效应管 | |
| CN111697078A (zh) | 高雪崩耐量的vdmos器件及制备方法 | |
| CN114496761B (zh) | 一种圆形栅纵向mosfet功率器件的制造方法 | |
| CN108447904B (zh) | 一种横向igbt的制造方法 | |
| CN108538909A (zh) | 具有电荷补偿块的异质结垂直双扩散金属氧化物半导体场效应管及其制作方法 | |
| CN115360096A (zh) | 一种集成异质结二极管的平面栅碳化硅mosfet的制造方法 | |
| CN103855155A (zh) | 一种三模式集成绝缘栅型双极晶体管及其形成方法 | |
| CN108565286A (zh) | 高k介质沟槽横向双扩散金属氧化物元素半导体场效应管及其制作方法 | |
| CN110504313B (zh) | 一种横向沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN108258041B (zh) | 一种具有载流子存储层的三栅薄soi ligbt | |
| CN114582965B (zh) | 一种低开关损耗功率器件结构及其制造方法 | |
| CN111370464A (zh) | 沟槽栅功率器件及其制造方法 | |
| US20150349102A1 (en) | Ti-igbt and formation method thereof | |
| CN110190114B (zh) | 一种栅控双极-场效应复合碳化硅垂直双扩散金属氧化物半导体晶体管 | |
| CN113644133A (zh) | 一种半导体器件及其制备方法 | |
| CN109888006B (zh) | 一种低功耗绝缘体上硅横向绝缘栅双极型晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |