CN115360096A - 一种集成异质结二极管的平面栅碳化硅mosfet的制造方法 - Google Patents
一种集成异质结二极管的平面栅碳化硅mosfet的制造方法 Download PDFInfo
- Publication number
- CN115360096A CN115360096A CN202210936355.6A CN202210936355A CN115360096A CN 115360096 A CN115360096 A CN 115360096A CN 202210936355 A CN202210936355 A CN 202210936355A CN 115360096 A CN115360096 A CN 115360096A
- Authority
- CN
- China
- Prior art keywords
- layer
- hole
- base region
- barrier layer
- silicon carbide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 35
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 54
- 230000004888 barrier function Effects 0.000 claims abstract description 46
- 238000005530 etching Methods 0.000 claims abstract description 21
- 238000002955 isolation Methods 0.000 claims abstract description 17
- 238000000151 deposition Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000005468 ion implantation Methods 0.000 claims abstract description 7
- 230000008021 deposition Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000009826 distribution Methods 0.000 abstract description 4
- 238000002407 reforming Methods 0.000 abstract 2
- 230000005669 field effect Effects 0.000 abstract 1
- 229910044991 metal oxide Inorganic materials 0.000 abstract 1
- 150000004706 metal oxides Chemical class 0.000 abstract 1
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 210000004027 cell Anatomy 0.000 description 2
- 210000003850 cellular structure Anatomy 0.000 description 2
- 230000002146 bilateral effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种集成异质结二极管的平面栅碳化硅MOSFET的制造方法，在碳化硅衬底的漂移层上形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对漂移层进行离子注入，形成第一基区、第二基区、第三基区以及第四基区；并形成源区；重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔氧化，形成第一栅介质隔离层以及第二栅介质隔离层；重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔淀积，第一源极金属层、第二源极金属层、第一栅极金属层、第二栅极金属层以及源极异质结；清除所有阻挡层，并在碳化硅衬底上淀积金属，形成漏极金属层；使得MOSFET的电流分布在器件左右两个，避免电流集中，减少器件热管理问题，提高器件可靠性。
Description
技术领域
本发明涉及一种集成异质结二极管的平面栅碳化硅MOSFET的制造方法。
背景技术
SiC器件碳化硅(SiC)材料因其优越的物理特性，广泛受到人们的关注和研究。其高温大功率电子器件具备输入阻抗高、开关速度快、工作频率高、耐高温高压等优点，在开关稳压电源、高频加热、汽车电子以及功率放大器等方面取得了广泛应用。
然而由于SiC卓越的材料特性，器件的电流密度越来越高，其对于器件内部的热分布有了新的要求，这就要求器件中电流通道分布更均匀，热集中更少，散热更快。与此同时，MOSFET的寄生体二极管损耗是纵向器件不可避免的一个问题，如何降低体二极管导通压降，抑制双极效应是一个亟待解决的问题。
发明内容
本发明要解决的技术问题，在于提供一种集成异质结二极管的平面栅碳化硅MOSFET的制造方法，使得MOSFET的电流分布在器件左右两个，避免电流集中，减少器件热管理问题，提高器件可靠性。
本发明是这样实现的：一种集成异质结二极管的平面栅碳化硅MOSFET的制造方法，具体包括如下步骤：
步骤1、在碳化硅衬底的漂移层上形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对漂移层进行离子注入，形成第一基区、第二基区、第三基区以及第四基区；
步骤2、在漂移层上重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对所述第一基区、第二基区、第三基区以及第四基区进行离子注入，形成源区；
步骤3、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔氧化，形成第一栅介质隔离层以及第二栅介质隔离层；
步骤4、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔在源区上淀积金属，形成第一源极金属层以及第二源极金属层；
步骤5、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔在栅介质隔离层上淀积金属，形成第一栅极金属层以及第二栅极金属层；
步骤6、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔淀积，形成源极异质结；
步骤7、清除所有阻挡层，并在碳化硅衬底上淀积金属，形成漏极金属层。
进一步地，所述第一基区、第二基区、第三基区以及第四基区均为P型。
本发明的优点在于：
一、采用了左右对称的元胞结构，每个元胞结构有两个栅，每个栅有两个源极；两个栅可以分别构成两个导电沟道，使得MOSFET的电流分布在器件左右两个，避免电流集中，减少器件热管理问题，提高器件可靠性；
二、在两个栅结构的中间有一个异质结，该异质结构成了源极到漏极的异质结二极管，可以将SiC本身材料的体二极管导通压降降低，降低体二极管导通损耗；且该异质二极管只有一种载流子，消除了传统MOSFET的双极退化效应。
附图说明
下面参照附图结合实施例对本发明作进一步的说明。
图1是本发明一种集成异质结二极管的平面栅碳化硅MOSFET的制造方法流程图一。
图2是本发明一种集成异质结二极管的平面栅碳化硅MOSFET的制造方法流程图二。
图3是本发明一种集成异质结二极管的平面栅碳化硅MOSFET的制造方法流程图三。
图4是本发明一种集成异质结二极管的平面栅碳化硅MOSFET的制造方法流程图四。
图5是本发明一种集成异质结二极管的平面栅碳化硅MOSFET的制造方法流程图五。
图6是本发明一种集成异质结二极管的平面栅碳化硅MOSFET的制造方法流程图六。
图7是本发明一种集成异质结二极管的平面栅碳化硅MOSFET的制造方法流程图七。
图8是本发明一种集成异质结二极管的平面栅碳化硅MOSFET的原理示意图一。
图9是本发明一种集成异质结二极管的平面栅碳化硅MOSFET的横截面图一。
图10是本发明一种集成异质结二极管的平面栅碳化硅MOSFET的横截面图二。
具体实施方式
如图1至10所示，本发明一种集成异质结二极管的平面栅碳化硅MOSFET的制造方法，具体包括如下步骤：
步骤1、在碳化硅衬底1的漂移层2上形成阻挡层a，并对阻挡层a蚀刻形成通孔，通过通孔对漂移层2进行离子注入，形成第一基区21、第二基区22、第三基区23以及第四基区24，所述第一基区21、第二基区22、第三基区23以及第四基区24均为P型；
步骤2、在漂移层2上重新形成阻挡层a，并对阻挡层蚀刻形成通孔，通过通孔对所述第一基区21、第二基区22、第三基区23以及第四基区24进行离子注入，形成源区25；
步骤3、重新形成阻挡层a，并对阻挡层a蚀刻形成通孔，通过通孔氧化，形成第一栅介质隔离层6以及第二栅介质隔离层7；
步骤4、重新形成阻挡层a，并对阻挡层a蚀刻形成通孔，通过通孔在源区上淀积金属，形成第一源极金属层3以及第二源极金属层4；
步骤5、重新形成阻挡层a，并对阻挡层蚀刻形成通孔，通过通孔在栅介质隔离层上淀积金属，形成第一栅极金属层8以及第二栅极金属层9；
步骤6、重新形成阻挡层a，并对阻挡层蚀刻形成通孔，通过通孔淀积，形成源极异质结5；
步骤7、清除所有阻挡层a，并在碳化硅衬底1上淀积金属，形成漏极金属层10。
如图8至10所示，上述制造方法得到的MOSFET，包括：
碳化硅衬底1，
漂移层2，所述漂移层2设于所述碳化硅衬底1的上侧面，所述漂移层2内设有第一基区21、第二基区22、第三基区23以及第四基区24，所述第一基区21、第二基区22、第三基区23以及第四基区24内均设有源区25，所述第一基区21、第二基区22、第三基区23以及第四基区24均为P型；
第一源极金属层3，所述第一源极金属层3连接至第一基区21以及第二基区22的源区25；
第二源极金属层4，所述第二源极金属层4连接至第三基区23以及第四基区24的源区25；
源极异质结5，所述源极异质结5连接至漂移层2、第二基区22以及第三基区23；
第一栅介质隔离层6，所述第一栅介质隔离层6连接至所述漂移层2；
第二栅介质隔离层7，所述第二栅介质隔离层7连接至所述漂移层2；
第一栅极金属层8，所述第一栅极金属层8连接至所述第一栅极隔离层6；
第二栅极金属层9，所述第二栅极金属层9连接至所述第二栅极隔离层7；
以及，漏极金属层10，所述漏极金属层10连接至所述碳化硅衬底1下侧面。
该MOSFET采用了左右对称的元胞结构，每个元胞结构有第一栅极金属层8和第二栅极金属层9，第一栅极金属层8与第一源极金属层3相匹配，第二栅极金属层9与第二源极金属层4相匹配。
第一栅极金属层8和第二栅极金属层9可以分别构成两个导电沟道，使得MOSFET的电流分布在器件左右两个，避免电流集中，减少器件热管理问题，提高器件可靠性。
该结构中在第一源极金属层3和第二源极金属层4电流向第一栅极金属层8和第二栅极金属层9下方沟道集中时，其横向电流在器件源极表面分布均匀，可以有效降低器件的电流集中效应，减少器件性能退化。
在第一栅极金属层8和第二栅极金属层9的中间有一个源极异质结5，该源极异质结5构成了异质结二极管，可以将碳化硅本身材料的体二极管导通压降降低，降低体二极管导通损耗，该源极异质结二极管的导电通道与MOSFET正常导电通道不重合，且在器件的中间位置，由于器件体二极管导通时间少，续流要求低，其位置分布是对器件热分布影响最小。
该异质二极管只有一种载流子，与MOSFET的单极导电特性相匹配，没有两种载流子参与导电，消除了传统MOSFET的双极退化效应。
虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。
Claims (2)
1.一种集成异质结二极管的平面栅碳化硅MOSFET的制造方法，其特征在于，具体包括如下步骤：
步骤1、在碳化硅衬底的漂移层上形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对漂移层进行离子注入，形成第一基区、第二基区、第三基区以及第四基区；
步骤2、在漂移层上重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对所述第一基区、第二基区、第三基区以及第四基区进行离子注入，形成源区；
步骤3、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔氧化，形成第一栅介质隔离层以及第二栅介质隔离层；
步骤4、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔在源区上淀积金属，形成第一源极金属层以及第二源极金属层；
步骤5、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔在栅介质隔离层上淀积金属，形成第一栅极金属层以及第二栅极金属层；
步骤6、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔淀积，形成源极异质结；
步骤7、清除所有阻挡层，并在碳化硅衬底上淀积金属，形成漏极金属层。
2.如权利要求1所述的一种集成异质结二极管的平面栅碳化硅MOSFET的制造方法，其特征在于，所述第一基区、第二基区、第三基区以及第四基区均为P型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210936355.6A CN115360096A (zh) | 2022-08-05 | 2022-08-05 | 一种集成异质结二极管的平面栅碳化硅mosfet的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210936355.6A CN115360096A (zh) | 2022-08-05 | 2022-08-05 | 一种集成异质结二极管的平面栅碳化硅mosfet的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115360096A true CN115360096A (zh) | 2022-11-18 |
Family
ID=84033418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210936355.6A Pending CN115360096A (zh) | 2022-08-05 | 2022-08-05 | 一种集成异质结二极管的平面栅碳化硅mosfet的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115360096A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115632031A (zh) * | 2022-12-21 | 2023-01-20 | 泰科天润半导体科技（北京）有限公司 | 集成栅保护机制的平面栅碳化硅mosfet的制造方法 |
| CN115763259A (zh) * | 2023-02-13 | 2023-03-07 | 泰科天润半导体科技（北京）有限公司 | 一种交叉式平面栅碳化硅vdmosfet的制造方法 |
-
2022
- 2022-08-05 CN CN202210936355.6A patent/CN115360096A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115632031A (zh) * | 2022-12-21 | 2023-01-20 | 泰科天润半导体科技（北京）有限公司 | 集成栅保护机制的平面栅碳化硅mosfet的制造方法 |
| CN115763259A (zh) * | 2023-02-13 | 2023-03-07 | 泰科天润半导体科技（北京）有限公司 | 一种交叉式平面栅碳化硅vdmosfet的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9240469B2 (en) | Transverse ultra-thin insulated gate bipolar transistor having high current density | |
| CN115360096A (zh) | 一种集成异质结二极管的平面栅碳化硅mosfet的制造方法 | |
| CN114512535B (zh) | 一种双通道SiC横向LDMOS功率器件的制造方法 | |
| CN114496761B (zh) | 一种圆形栅纵向mosfet功率器件的制造方法 | |
| CN114744023A (zh) | 一种U型栅沟槽型SiC MOSFET的制造方法 | |
| CN105932055A (zh) | 一种平面栅igbt及其制作方法 | |
| CN115376924A (zh) | 低体二极管正向导通压降的沟槽型碳化硅mosfet的制造方法 | |
| CN115799344A (zh) | 一种碳化硅jfet元胞结构及其制作方法 | |
| CN110190128B (zh) | 一种碳化硅双侧深l形基区结构的mosfet器件及其制备方法 | |
| CN108538909A (zh) | 具有电荷补偿块的异质结垂直双扩散金属氧化物半导体场效应管及其制作方法 | |
| CN106067481B (zh) | 一种双通道rc-igbt器件及其制备方法 | |
| CN108336133B (zh) | 一种碳化硅绝缘栅双极型晶体管及其制作方法 | |
| CN117747648A (zh) | 半导体装置 | |
| CN114999922B (zh) | 一种具有耐压结构的碳化硅mosfet的制造方法 | |
| CN108447904B (zh) | 一种横向igbt的制造方法 | |
| CN103872108A (zh) | 一种igbt结构及其制备方法 | |
| CN218215313U (zh) | 一种集成异质结二极管的平面栅碳化硅mosfet | |
| CN115084247A (zh) | 一种双沟槽型碳化硅mosfet的制造方法 | |
| CN114759079A (zh) | 一种集成JBS的沟槽型SiC晶体管的制造方法 | |
| CN209804661U (zh) | 一种碳化硅双侧深l形基区结构的mosfet器件 | |
| CN115083919B (zh) | 一种增加耐压能力的碳化硅mosfet的制造方法 | |
| CN217485451U (zh) | 一种U型栅沟槽型SiC MOSFET | |
| CN115000016B (zh) | 一种提高电流能力的碳化硅mosfet的制造方法 | |
| CN111627900A (zh) | 一种功率半导体器件及制作方法 | |
| CN218274606U (zh) | 一种提高电流能力的碳化硅mosfet |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |