CN115083919B - 一种增加耐压能力的碳化硅mosfet的制造方法 - Google Patents
一种增加耐压能力的碳化硅mosfet的制造方法 Download PDFInfo
- Publication number
- CN115083919B CN115083919B CN202211003443.7A CN202211003443A CN115083919B CN 115083919 B CN115083919 B CN 115083919B CN 202211003443 A CN202211003443 A CN 202211003443A CN 115083919 B CN115083919 B CN 115083919B
- Authority
- CN
- China
- Prior art keywords
- barrier layer
- hole
- etching
- region
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 35
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 230000004888 barrier function Effects 0.000 claims abstract description 54
- 239000002184 metal Substances 0.000 claims abstract description 39
- 238000005530 etching Methods 0.000 claims abstract description 29
- 238000002955 isolation Methods 0.000 claims abstract description 28
- 238000005468 ion implantation Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims abstract description 8
- 238000001465 metallisation Methods 0.000 claims abstract description 8
- 230000001590 oxidative effect Effects 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种增加耐压能力的碳化硅MOSFET的制造方法，在碳化硅衬底的隔离区上生长阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对隔离区进行离子注入，形成导电沟道区；重新生长阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对隔离区进行离子注入，以形成漏极源区和源极源区；在漏极源区和源极源区上分别淀积形成漏极金属层和源极金属层；重新生长阻挡层，并对阻挡层蚀刻形成通孔，氧化形成绝缘层；重新生长阻挡层，并对阻挡层蚀刻形成通孔，并进行刻蚀形成栅极金属淀积区；重新生长阻挡层，并对阻挡层蚀刻形成通孔，在栅极金属淀积区淀积，形成栅极金属层，清除所有阻挡层，可以在较小的面积上实现SiC LDMOSFET的耐压能力提高。
Description
技术领域
本发明涉及一种增加耐压能力的碳化硅MOSFET的制造方法。
背景技术
SiC器件碳化硅(SiC)材料因其优越的物理特性，广泛受到人们的关注和研究。其高温大功率电子器件具备输入阻抗高、开关速度快、工作频率高、耐高温高压等优点，在开关稳压电源、高频加热、汽车电子以及功率放大器等方面取得了广泛应用。
在碳化硅LD MOSFET中，器件的耐压能力和面积是正相关的，其横向导电沟道越长，耐压能力越强，但是提高耐压能力是以牺牲器件面积为代价的，这就使得器件的面积增大，最终影响单位面积器件的数量。
发明内容
本发明要解决的技术问题，在于提供一种增加耐压能力的碳化硅MOSFET的制造方法，可以在较小的面积上实现SiC LDMOSFET的耐压能力提高。
本发明是这样实现的：一种增加耐压能力的碳化硅MOSFET的制造方法，具体包括如下步骤：
步骤1、在碳化硅衬底的隔离区上生长阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对隔离区进行离子注入，形成导电沟道区；
步骤2、重新生长阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对隔离区进行离子注入，以形成漏极源区和源极源区；
步骤3、在漏极源区和源极源区上分别淀积形成漏极金属层和源极金属层；
步骤4、重新生长阻挡层，并对阻挡层蚀刻形成通孔，氧化形成绝缘层；
步骤5、重新生长阻挡层，并对阻挡层蚀刻形成通孔，并进行刻蚀形成栅极金属淀积区；
步骤6、重新生长阻挡层，并对阻挡层蚀刻形成通孔，在栅极金属淀积区淀积，形成栅极金属层，清除所有阻挡层。
进一步地，所述导电沟道区包括至少两个的导电沟道，左侧的所述导电沟道的掺杂浓度小于右侧的所述导电沟道的掺杂浓度，所述步骤1进一步具体为：
在碳化硅衬底的隔离区上生长阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对隔离区进行离子注入，以形成导电沟道；重复上述步骤，直至完成导电沟道区。
进一步地，所述漏极源区以及源极源区均为N+型。
进一步地，所述漏极金属层、栅极金属层以及源极金属层之间设有绝缘层。
进一步地，所述导电沟道区以及隔离区均为P型。
本发明的优点在于：
在LD MOSFET的导电沟道中构建了横向浓度梯度，该浓度梯度从漏到源逐渐增加掺杂浓度；浓度梯度数量可以根据不同耐压等级做重新设计，可以在较小的面积上实现碳化硅LD MOSFET的耐压能力提高。
附图说明
下面参照附图结合实施例对本发明作进一步的说明。
图1是本发明一种集成异质结二极管的平面栅碳化硅MOSFET的制造方法流程图一。
图2是本发明一种集成异质结二极管的平面栅碳化硅MOSFET的制造方法流程图二。
图3是本发明一种集成异质结二极管的平面栅碳化硅MOSFET的制造方法流程图三。
图4是本发明一种集成异质结二极管的平面栅碳化硅MOSFET的制造方法流程图四。
图5是本发明一种集成异质结二极管的平面栅碳化硅MOSFET的制造方法流程图五。
图6是本发明一种集成异质结二极管的平面栅碳化硅MOSFET的制造方法流程图六。
图7是本发明一种集成异质结二极管的平面栅碳化硅MOSFET的制造方法流程图七。
图8是本发明一种集成异质结二极管的平面栅碳化硅MOSFET的制造方法流程图八。
图9是本发明一种集成异质结二极管的平面栅碳化硅MOSFET的原理示意图。
具体实施方式
如图1至9所示，本发明一种增加耐压能力的碳化硅MOSFET的制造方法，具体包括如下步骤：
步骤1、在碳化硅衬底1的隔离区2上生长阻挡层a，并对阻挡层a蚀刻形成通孔，通过通孔对隔离区2进行离子注入，以形成导电沟道；重复上述步骤，直至完成导电沟区5，所述导电沟道区5包括至少两个的导电沟道，左侧的所述导电沟道的掺杂浓度小于右侧的所述导电沟道的掺杂浓度，所述导电沟道区以及隔离区均为P型；例如形成四个导电沟道：在碳化硅衬底1的隔离区2上生长阻挡层a，并对阻挡层a蚀刻形成通孔，通过通孔对隔离区2进行离子注入，形成第一导电沟道51；在碳化硅衬底1的隔离区2上生长阻挡层a，并对阻挡层a蚀刻形成通孔，通过通孔对第一导电沟道51进行离子注入，形成第二导电沟道52；在碳化硅衬底1的隔离区2上生长阻挡层a，并对阻挡层a蚀刻形成通孔，通过通孔对第二导电沟道52进行离子注入，形成第三导电沟道53；在碳化硅衬底1的隔离区2上生长阻挡层a，并对阻挡层a蚀刻形成通孔，通过通孔对第三导电沟道53进行离子注入，形成第四导电沟道54；
步骤2、重新生长阻挡层a，并对阻挡层a蚀刻形成通孔，通过通孔对隔离区2进行离子注入，以形成漏极源区4和源极源区3，所述漏极源区4以及源极源区3均为N+型；
步骤3、在漏极源区4和源极源区3上分别淀积形成漏极金属层7和源极金属层8；
步骤4、重新生长阻挡层a，并对阻挡层a蚀刻形成通孔，氧化形成绝缘层6；
步骤5、重新生长阻挡层a，并对阻挡层a蚀刻形成通孔，并进行刻蚀形成栅极金属淀积区b；
步骤6、重新生长阻挡层a，并对阻挡层a蚀刻形成通孔，在栅极金属淀积区b淀积，形成栅极金属层8，清除所有阻挡层a，所述漏极金属层7、栅极金属层8以及源极金属层9之间设有绝缘层6。
如图9所示，上述制造方法得到的MOSFET，包括：
碳化硅衬底1；
隔离区2，所述隔离区2设于所述碳化硅衬底1上侧面，所述隔离区2上设有第一凸起部21以及第二凸起部22，所述隔离区2为P型；
源极源区3，所述源极源区3设于所述隔离区2上侧面，且所述源极源区3左侧面连接至所述第一凸起部21右侧面，所述源极源区3均为N+型；
漏极源区4，所述漏极源区4设于所述隔离区2上侧面，且所述漏极源区4右侧面连接至所述第二凸起部22左侧面，所述漏极源区4为N+型；
导电沟道区5，所述导电沟道区5设于所述隔离区2上侧面，且所述导电沟道区5的左右两侧分别连接所述第二凸起部22的右侧面以及第一凸起部21的左侧面，所述导电沟道区5包括至少两个的导电沟道（如图1所示，导电沟道区5包括第一导电沟道51、第二导电沟道52、第三导电沟道53以及第四导电沟道54，第一导电沟道51的掺杂浓度<第二导电沟道52的掺杂浓度<第三导电沟道53的掺杂浓度<第四导电沟道54的掺杂浓度，从漏极金属层到源极金属层的掺杂浓度逐渐增加，提高耐压能力），左侧的所述导电沟道的掺杂浓度小于右侧的所述导电沟道的掺杂浓度，所述导电沟道区5为P型；
绝缘层6，所述绝缘层6设于所述第一凸起部21上侧面；
漏极金属层7，所述漏极金属层7连接至所述漏极源区4；
栅极金属层8，所述栅极金属层8连接至所述绝缘层6的上侧面；
以及，源极金属层9，所述源极金属层9连接至所述源极源区3。
所述漏极金属层7、栅极金属层8以及源极金属层9之间设有绝缘层6。
该MOSFET包括至少两个导电沟道，使得从漏极金属层7到源极金属层9之间区域的掺杂浓度逐渐增加，提高耐压能力；导电通道靠近漏极有最低掺杂浓度是由于LD MOSFET是功率器件，其漏极金属层7接的是高压端，低掺杂浓度可以使得耐压主要分布在靠近漏极区域；导电通道靠近源极金属层9掺杂浓度较高，在该区域承受的电压较少，故高耐压对于源极金属层9附近的电势影响小，栅极金属层8对于源极金属层9的控制能力更强，有利于保证器件的开关特性；能在相同横向面积大小提高器件的耐压能力，对于LD MOSFET的器件功率密度提高有好处，可以提高电路的集成度。
虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。
Claims (2)
1.一种增加耐压能力的碳化硅MOSFET的制造方法，其特征在于，具体包括如下步骤：
步骤1、在碳化硅衬底的隔离区上生长阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对隔离区进行离子注入，以形成导电沟道；重复上述步骤，直至完成导电沟道，最终形成导电沟道区；所述导电沟道区包括至少两个的导电沟道，左侧的所述导电沟道的掺杂浓度小于右侧的所述导电沟道的掺杂浓度，所述导电沟道区以及隔离区均为P型；
步骤2、重新生长阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对隔离区进行离子注入，以形成漏极源区和源极源区，所述漏极源区以及源极源区均为N+型；
步骤3、在漏极源区和源极源区上分别淀积形成漏极金属层和源极金属层；
步骤4、重新生长阻挡层，并对阻挡层蚀刻形成通孔，氧化形成绝缘层；
步骤5、重新生长阻挡层，并对阻挡层蚀刻形成通孔，并进行刻蚀形成栅极金属淀积区；
步骤6、重新生长阻挡层，并对阻挡层蚀刻形成通孔，在栅极金属淀积区淀积，形成栅极金属层，清除所有阻挡层；其中，从漏极源区到源极源区，导电沟道的掺杂浓度逐渐增加。
2.如权利要求1所述的一种增加耐压能力的碳化硅MOSFET的制造方法，其特征在于，所述漏极金属层、栅极金属层以及源极金属层之间设有绝缘层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211003443.7A CN115083919B (zh) | 2022-08-22 | 2022-08-22 | 一种增加耐压能力的碳化硅mosfet的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211003443.7A CN115083919B (zh) | 2022-08-22 | 2022-08-22 | 一种增加耐压能力的碳化硅mosfet的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115083919A CN115083919A (zh) | 2022-09-20 |
| CN115083919B true CN115083919B (zh) | 2023-05-12 |
Family
ID=83244489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211003443.7A Active CN115083919B (zh) | 2022-08-22 | 2022-08-22 | 一种增加耐压能力的碳化硅mosfet的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115083919B (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681342B (zh) * | 2012-09-25 | 2017-03-29 | 中芯国际集成电路制造(上海)有限公司 | 一种导电沟道制作方法 |
| JP2016092032A (ja) * | 2014-10-29 | 2016-05-23 | サンケン電気株式会社 | 半導体装置 |
| CN204905261U (zh) * | 2015-08-25 | 2015-12-23 | 西华大学 | 一种soi横向功率器件耐压结构 |
| CN112397567A (zh) * | 2019-08-16 | 2021-02-23 | 天津大学 | 一种具有p型横向变掺杂区的高压resurf ldmos器件 |
| CN114744029A (zh) * | 2022-04-25 | 2022-07-12 | 泰科天润半导体科技（北京）有限公司 | 一种P型SiC LDMOS功率器件的制造方法 |
-
2022
- 2022-08-22 CN CN202211003443.7A patent/CN115083919B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN115083919A (zh) | 2022-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9240469B2 (en) | Transverse ultra-thin insulated gate bipolar transistor having high current density | |
| CN111799322B (zh) | 面向高频应用的双沟槽型SiC MOSFET结构及制造方法 | |
| CN107123684B (zh) | 一种具有宽带隙材料与硅材料复合垂直双扩散金属氧化物半导体场效应管 | |
| CN107093623B (zh) | 一种具有宽带隙衬底材料的垂直双扩散金属氧化物半导体场效应管 | |
| CN114512535B (zh) | 一种双通道SiC横向LDMOS功率器件的制造方法 | |
| CN115632031B (zh) | 集成栅保护机制的平面栅碳化硅mosfet的制造方法 | |
| CN114496761B (zh) | 一种圆形栅纵向mosfet功率器件的制造方法 | |
| CN115360096A (zh) | 一种集成异质结二极管的平面栅碳化硅mosfet的制造方法 | |
| CN115376924A (zh) | 低体二极管正向导通压降的沟槽型碳化硅mosfet的制造方法 | |
| CN108538909A (zh) | 具有电荷补偿块的异质结垂直双扩散金属氧化物半导体场效应管及其制作方法 | |
| CN114744029A (zh) | 一种P型SiC LDMOS功率器件的制造方法 | |
| CN110190128B (zh) | 一种碳化硅双侧深l形基区结构的mosfet器件及其制备方法 | |
| CN114999922B (zh) | 一种具有耐压结构的碳化硅mosfet的制造方法 | |
| CN115083919B (zh) | 一种增加耐压能力的碳化硅mosfet的制造方法 | |
| CN115084247A (zh) | 一种双沟槽型碳化硅mosfet的制造方法 | |
| CN114759079A (zh) | 一种集成JBS的沟槽型SiC晶体管的制造方法 | |
| CN115084221A (zh) | 一种低栅漏电容梯型栅沟槽型的功率器件的制造方法 | |
| CN218769540U (zh) | 一种具有耐压结构的碳化硅mosfet | |
| CN218215313U (zh) | 一种集成异质结二极管的平面栅碳化硅mosfet | |
| CN218274611U (zh) | 一种低体二极管正向导通压降的沟槽型碳化硅mosfet | |
| CN115000016B (zh) | 一种提高电流能力的碳化硅mosfet的制造方法 | |
| CN217485451U (zh) | 一种U型栅沟槽型SiC MOSFET | |
| CN218274606U (zh) | 一种提高电流能力的碳化硅mosfet | |
| CN218274607U (zh) | 一种降低栅电荷的碳化硅mosfet | |
| CN217485452U (zh) | 一种P型SiC LDMOS功率器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |