CN103681342B - 一种导电沟道制作方法 - Google Patents
一种导电沟道制作方法 Download PDFInfo
- Publication number
- CN103681342B CN103681342B CN201210361835.0A CN201210361835A CN103681342B CN 103681342 B CN103681342 B CN 103681342B CN 201210361835 A CN201210361835 A CN 201210361835A CN 103681342 B CN103681342 B CN 103681342B
- Authority
- CN
- China
- Prior art keywords
- dummy gate
- silicon
- semiconductor substrate
- silicide
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 46
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 46
- 239000010703 silicon Substances 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 239000004065 semiconductor Substances 0.000 claims abstract description 26
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 13
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract 2
- 238000000034 method Methods 0.000 claims description 26
- 229910021332 silicide Inorganic materials 0.000 claims description 22
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 13
- 238000009826 distribution Methods 0.000 claims description 8
- 230000005669 field effect Effects 0.000 claims description 6
- 230000000873 masking effect Effects 0.000 claims description 6
- 238000001465 metallisation Methods 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 claims description 2
- 230000008859 change Effects 0.000 abstract description 4
- 239000000463 material Substances 0.000 description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 238000001259 photo etching Methods 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 238000000151 deposition Methods 0.000 description 8
- 229910052732 germanium Inorganic materials 0.000 description 7
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 241000790917 Dioxys <bee> Species 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000000686 essence Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请公开了一种导电沟道制作方法，在半导体基体中形成延伸到源极和漏极之中的Σ型导电沟道，一方面，Σ型导电沟道中多步外延生长锗化硅或碳化硅，另一方面，Σ型导电沟道边缘的非硅元素掺杂浓度小于中部的非硅元素掺杂浓度，从而通过渐变的非硅元素掺杂浓度，降低源漏极与导电沟道界面处的晶格适配形成了异质结，增大了导电沟道中的应力，两者都提高载流子的迁移率。
Description
技术领域
本发明涉及半导体器件的制作技术，特别涉及一种导电沟道制作方法。
背景技术
目前，半导体制造工业主要在硅衬底的晶片(wafer)器件面上生长器件，例如，金属氧化物半导体场效应晶体管(Metal-Oxide Semiconductor Field Effect Transistor，MOS)，MOS器件结构包括有源区、源极、漏极和栅极，其中，所述有源区位于半导体硅衬底中，所述栅极位于有源区上方，所述栅极两侧的有源区中进行离子注入形成源极和漏极，栅极下方具有导电沟道，所述栅极和导电沟道之间有栅极电介质层，如图1所示。根据离子注入的不同类型，空穴型金属氧化物半导体场效应晶体管(PMOS)和电子型金属氧化物半导体场效应晶体管(NMOS)。
多年以来，沿着摩尔定律提供的途径，人们一直采用对MOSFET进行等比例微缩来增加器件速度，然而随着MOSFET尺寸的缩小，常规的等比例微缩方法遇到了以短沟道效应为核心的一系列问题。为了解决上述问题，人们不断提出新的制造技术，例如应变工程技术。目前得到应用的应变工程技术主要有：沉积具拉应力或者压应力的氮化硅(SiN)覆盖层的应力记忆技术(Stress Memorization Technique，SMT)；在浅沟槽隔离(STI)和金属化前电介质(PMD)结构中增加拉伸或压缩型应力的氧化物层，以及锗硅(SiGe)外延层填充刻蚀或升高的源漏极204区域，以及近年来提出的三维晶体管FinFET。但是，如何提高MOS器件的性能，一直是个技术难点。
附图说明
图1为现有技术MOS器件结构示意图。
图2为本发明实施例一MOS器件导电沟道制作工艺的方法流程示意图。
图2a至图2g为本发明实施例一MOS器件导电沟道制作工艺剖面结构示意图。
图3为本发明实施例二FinFET导电沟道制作工艺的方法流程示意图。
图3a至图3g为本发明实施例二FinFET导电沟道制作工艺剖面结构示意图。
发明内容
有鉴于此，本发明提供一种导电沟道形成方法，能够提高载流子迁移率。
本发明的技术方案是这样实现的：
一种导电沟道制作方法，应用于金属氧化物半导体场效应晶体管制作，该方法包括：
提供一半导体基体，所述半导体基体上具有虚拟栅极和环绕所述虚拟栅极的侧墙，以所述虚拟栅极和侧墙为遮蔽，在所述半导体基体中形成源极和漏极；
在所述半导体基体上沉积介质层，所述介质层覆盖所述虚拟栅极、侧墙以及源极和漏极表面；
化学机械研磨所述介质层直到露出所述虚拟栅极表面；
刻蚀去除所述虚拟栅极形成栅极窗口；栅极窗口中刻蚀硅衬底形成Σ型沟槽，所述Σ型沟槽的两边侧壁分别延伸至所述源极和漏极中；
在所述Σ型沟槽中填充硅化物形成Σ型导电沟道。
所述半导体基体是硅衬底。
所述半导体基体是位于半导体衬底上的鳍片，所述虚拟栅极是所述鳍片顶部的栅极。
所述半导体衬底是体硅或者绝缘层上硅SOI。
所述Σ型沟槽的高度是10到200纳米。
所述硅化物是碳化硅或锗化硅。
所述填充硅化物的方法是多步外延，Σ型导电沟道中非硅元素占所述硅化物的摩尔分数百分比范围是5％～35％。
所述Σ型导电沟道中非硅元素占所述硅化物的摩尔分数分布规律是中部大于边缘。
从上述方案可以看出，本发明提出一种导电沟道制作方法，在半导体基体中形成延伸到源极和漏极之中的Σ型导电沟道，一方面，Σ型导电沟道中多步外延生长锗化硅或碳化硅，另一方面，Σ型导电沟道边缘的非硅元素掺杂浓度小于中部的非硅元素掺杂浓度，从而通过渐变的非硅元素掺杂浓度，降低源漏极与导电沟道界面处的晶格适配形成了异质结，增大了导电沟道中的应力，两者都提高载流子的迁移率。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明作进一步详细说明。
具体实施例一
结合图2a～2g说明如图2所示的本发明具体实施例一以MOS器件导电沟道制作工艺流程，其具体步骤如下：
步骤21，图2a为本发明MOS器件导电沟道制作步骤21的剖面结构示意图，如图2a所示，在硅衬底200的晶片器件面沉积多晶硅层，第一光刻后刻蚀多晶硅层形成虚拟栅极(dummy gate)201。
本步骤中，提供具有p型(或n型)硅衬底200，所述硅衬底200中已经制作完成STI结构(图中未画出)和有源区，后续在有源区上方制作MOS器件结构，在硅衬底200晶片器件面沉积多晶硅层的步骤为现有技术，不再赘述。
本步骤中的第一光刻是指，在多晶硅层上涂覆光刻胶，经过曝光和显影工艺将光刻胶图案化形成第一光刻图案(图中未画出)，第一光刻图案用于定义栅极的位置和图形。以第一光刻图案为掩膜依次刻蚀去除没有被光刻图案遮蔽的多晶硅层形成dummy gate201，露出部分硅衬底200表面。其中，还包括光刻后剥离残留第一光刻图案的步骤。
步骤22，图2b为本发明MOS器件导电沟道制作步骤22的剖面结构示意图，如图2b所示，硅衬底200的晶片器件面沉积二氧化硅层后刻蚀形成侧墙202。
本步骤中，沉积的二氧化硅层同时覆盖露出的硅衬底200表面和整个dummy gate201的表面；刻蚀为各向异性，在完全去除覆盖硅衬底200表面和dummy gate201顶部的二氧化硅层时，会保留位于dummy gate 201侧壁的部分二氧化硅层，形成环绕dummy gate 201的侧墙202。沉积和刻蚀二氧化硅层的具体方法为现有技术，不再赘述。
步骤23，图2c为本发明MOS器件导电沟道制作步骤23的剖面结构示意图，如图2c所示，以dummy gate 201和侧墙202作为遮蔽进行源漏极注入，在dummy gate 201两侧的硅衬底200中分别形成源漏极204；
本步骤中，实际形成的源漏极204可以是碳化硅SiC或者锗化硅SiGe，源漏极注入的具体方法为现有技术，不再赘述。
步骤24，图2d为本发明MOS器件导电沟道制作步骤24的剖面结构示意图，如图2d所示，硅衬底200的晶片器件面沉积介质层205之后，介质层205平坦化，露出dummy gate 201表面。
本步骤中，介质层205可以是二氧化硅或者氮化硅，介质层205完全覆盖有源区上方的dummy gate 201、侧墙202和源漏极204表面，且在源漏极204表面的沉积厚度大于dummy gate的高度；采用化学机械研磨(CMP)对介质层205进行平坦化的具体方法为现有技术，不再赘述。
步骤25，图2e为本发明MOS器件导电沟道制作步骤25的剖面结构示意图，如图2e所示，第二光刻后刻蚀去除dummy gate 201，形成栅极窗口；
本步骤中，第二光刻是指，在CMP后PMD层和露出的dummy gate 201表面涂覆光刻胶，经过曝光和显影工艺将光刻胶图案化形成第二光刻图案(图中未画出)，第二光刻图案用于在硅衬底200上方定义栅极窗口。以第二光刻图案为掩膜刻蚀去除没有被光刻图案遮蔽的dummy gate 201，直到露出其下方的部分硅衬底200表面为止，在露出的部分硅衬底200上方形成栅极窗口，具体方法为现有技术，不再赘述。其中，还包括光刻后剥离残留第二光刻图案的步骤。
需要注意的是，也可以省略步骤24，直接进行步骤25，也就是在dummy gate 201、侧墙202以及源漏极204表面涂覆光刻胶，经过曝光和显影工艺将光刻胶图案化形成第二光刻图案并进行后续刻蚀去除dummy gate 201的步骤。
步骤26，图2f为本发明MOS器件导电沟道制作步骤26的剖面结构示意图，如图2f所示，在栅极窗口中刻蚀硅衬底200形成Σ型沟槽206。
本步骤中，刻蚀Σ型沟槽206的具体方法是先干法刻蚀再湿法刻蚀，为现有技术，不再赘述。Σ型沟槽206的高度范围是10到200纳米(nm)，例如10nm，100nm或者200nm。Σ型沟槽206侧壁横截面的轮廓为两条交叉斜边组成的尖角，且两边侧壁分别延伸至源极和漏极204中。
步骤27，图2g为本发明MOS器件导电沟道制作步骤26的剖面结构示意图，如图2g所示，Σ型沟槽206中填充硅化物形成具有应力的Σ型导电沟道207。
本步骤中，填充硅化物可以是碳化硅或者锗化硅材料，根据Σ型沟槽206两侧的源漏极204的注入类型和注入剂量，改变填充硅化物的类型，例如，对于碳化硅材料的源漏极204，填充锗化硅材料作为Σ型导电沟道207；对于锗化硅材料的源漏极204，填充碳化硅材料作为Σ型导电沟道207。需要注意的是，为了减少源漏极204与Σ型导电沟道207界面的晶格失配，本发明采用多步外延生长硅化物的方法填充Σ型沟槽206，从而调整填充硅化物的组分和分布。Σ型导电沟道中非硅元素占硅化物的摩尔分数(mole fraction)分布规律为：Σ型导电沟道中部的摩尔分数大于其边缘处的摩尔分数，也就是说，Σ型导电沟道的两侧边缘到中部的摩尔分数变化规律为递增型变化，例如，一次线性递增，二次线性递增，或者阶梯性递增，本发明包括但不限于上述摩尔分数分布的变化方式。其中，锗元素占锗化硅材料的mole fraction范围是5％～35％，例如，5％、20％或者35％；同样，碳元素占碳化硅材料的mole fraction范围是5％～35％，例如，5％、20％或者35％。
至此，本发明具有MOS器件导电沟道207制作制作完毕。
后续还有在Σ型导电沟道207上方的栅极窗口中依次沉积高介电(High K)栅极电介质层和金属层，并CMP金属层，形成High K栅极电介质/金属层叠栅极的步骤。其中，沉积High K栅极电介质层同时覆盖Σ型导电沟道207表面和栅极窗口中侧墙表面，其步骤与现有技术相同，不再赘述。
具体实施例二
结合图3a～3g说明本发明如图3所示FinFET导电沟道制作的具体步骤如下：
步骤31，图3a为本发明FinnFET导电沟道制作步骤31沿鳍片的长度方向上的的剖面结构示意图，如图3a所示，在半导体衬底300表面形成鳍片301。
本步骤中，提供的半导体衬底300是体硅或者绝缘层上硅SOI；鳍片301为长条状，业界普遍采用先在半导体衬底300的晶片器件面沉积硅Si层，光刻后干法刻蚀硅层的方法形成鳍片301。其中，光刻是指：在Si层上涂覆光刻胶，经过曝光和显影工艺将光刻胶图案化形成光刻图案(图中未画出)；刻蚀Si层采用干法刻蚀，以光刻图案为掩膜用各向异性的反应离子刻蚀(RIE)或者高密度等离子体(HDP)刻蚀去除没有被光刻图案覆盖的Si层部分，因为干法刻蚀各向异性的选择性，形成侧壁陡直的鳍片301，具体步骤为现有技术，不再赘述。
步骤32，图3b为本发明FinnFET导电沟道制作步骤32沿鳍片的长度方向上的剖面结构示意图，如图3b所示，形成包围鳍片301的栅氧化层和栅极后，在鳍片301两端进行浅漏极注入(LDD)。
本步骤中，栅氧化层可以是硅的氧化层或高介电(High K)栅极电介质层，栅极可以是多晶硅栅极或者金属栅极，其中，位于鳍片301顶部的栅极部分作为虚拟栅极在后续工艺中去除，本实施例中以氧化层和多晶硅栅极为例，说明其形成过程：
在鳍片301表面和露出的衬底表面依次沉积氧化层(例如，二氧化硅)和第一多晶硅层，并进行平坦化，然后图案化第一多晶硅层和氧化层，形成覆盖鳍片301的栅氧化层302和围绕栅氧化层表面的多晶硅栅极303，其中，多晶硅栅极303和栅氧化层302组成的栅极结构与鳍片301长度方向(y方向)上垂直，沿x方向上包围鳍片301，被栅极结构包围的鳍片301的一个顶面和两个垂直侧面所在区域称为导电沟道区域，具体步骤为现有技术，不再赘述。需要注意的是，位于鳍片301顶面部分栅氧化层302和多晶硅栅极303作为dummy gate将在后续步骤中去除。
此外，本步骤中，LDD不是必须步骤，可以省略。
步骤33，图3c为本发明FinnFET导电沟道制作步骤33沿鳍片的长度方向上的剖面结构示意图，如图3c所示，形成包围栅极结构的侧墙，在鳍片301上形成源极和漏极304。
本步骤中，侧墙(图中未画出)位于与鳍片301长度方向上垂直的栅极结构侧壁上，以侧墙为遮蔽，采用离子注入的方法在沿导电沟道区域两侧延伸的鳍片301结构中形成碳化硅SiC或者锗化硅SiGe，分别作为源极和漏极304，具体步骤为现有技术，不再赘述。
步骤34，图3d为本发明FinnFET导电沟道制作步骤34沿鳍片的长度方向上的剖面结构示意图，如图3d所示，半导体衬底的器件面沉积覆盖鳍片301和栅极结构的介质层304后，化学机械研磨(CMP)，直到露出dummy gate表面，形成一个平面。
本步骤中，CMP首先去除覆盖在鳍片301顶面栅极结构上方的介质层304，具体方法为现有技术，不再赘述。
步骤35，图3e为本发明FinnFET导电沟道制作步骤35沿鳍片301的长度方向上的剖面结构示意图，如图3e所示，光刻后刻蚀去除dummy gate，形成栅极窗口。
本步骤中，光刻是指，在CMP后介质层304和露出的dummy gate表面涂覆光刻胶，经过曝光和显影工艺将光刻胶图案化形成光刻图案(图中未画出)，光刻图案用于在鳍片301顶部上方定义栅极窗口，以光刻图案为遮蔽刻蚀除去鳍片301顶部的虚拟栅极，包括位于鳍片顶部的多晶硅栅极303和其下方的栅电介质层302，直到露出鳍片301顶部为止，形成栅极窗口，具体方法为现有技术，不再赘述。其中，还包括光刻后剥离残留光刻图案的步骤。
步骤36，图3f为本发明FinnFET导电沟道制作步骤36沿鳍片301的长度方向上的剖面结构示意图，如图3f所示，在栅极窗口中刻蚀鳍片301形成Σ型沟槽206。
本步骤中，刻蚀Σ型沟槽206的具体方法是先干法刻蚀再湿法刻蚀，为现有技术，不再赘述。Σ型沟槽206的高度范围是10到200纳米(nm)，例如10nm，100nm或者200nm。Σ型沟槽206侧壁横截面的轮廓为两条交叉斜边组成的尖角，且两边侧壁分别延伸至源极和漏极304204中。
步骤37，图3g为本发明FinnFET导电沟道制作步骤37沿鳍片301的长度方向上的剖面结构示意图，如图3g所示，在Σ型沟槽206中填充硅化物形成具有应力的Σ型导电沟道。
本步骤中，填充硅化物可以是碳化硅或者锗化硅材料，根据Σ型沟槽206两侧的源极和漏极304的注入类型和注入剂量，改变填充硅化物的类型，例如，对于碳化硅材料的源漏极304，填充锗化硅材料作为Σ型导电沟道；对于锗化硅材料的源漏极304，填充碳化硅材料作为Σ型导电沟道。需要注意的是，为了减少源漏极304与Σ型导电沟道界面的晶格失配，本发明采用多阶段外延生长硅化物的方法填充Σ型沟槽206，调整填充硅化物的组分和分布。Σ型导电沟道中非硅元素占硅化物的摩尔分数(mole fraction)分布规律为：Σ型导电沟道中部的摩尔分数大于其边缘处的摩尔分数，也就是说，Σ型导电沟道的两侧边缘到中部的摩尔分数变化规律为递增型变化，例如，一次线性递增，二次线性递增，或者阶梯性递增，本发明包括但不限于上述摩尔分数分布的变化方式。其中，锗元素占锗化硅材料的mole fraction范围是5％～35％，例如5％、20％或者35％；同样，碳元素占碳化硅材料的mole fraction范围是5％～35％，例如5％、20％或者35％。
至此，本发明提出的FinFET导电沟道制作完毕。
本发明制作FinFET导电沟道之后，FinFET后续制作工艺还包括：在Σ型导电沟道上方的栅极窗口中依次沉积顶部栅极电介质层和第二多晶硅层，并CMP第二多晶硅层，形成位于鳍片顶部的栅极结构。本步骤的具体方法为现有技术，不再赘述。
综上，本发明具体实施例一和二在MOS器件的硅衬底或者FinFET的鳍片中形成Σ型导电沟道，一方面，在Σ型导电沟道中多步外延生长锗化硅或碳化硅，相比于单晶硅来说，更能提高载流子，尤其是空穴的迁移率，另一方面，使得Σ型导电沟道边缘的非硅元素掺杂浓度小于其中部的非硅元素掺杂浓度，从而通过渐变的梯度式非硅元素掺杂浓度，降低源漏极与导电沟道界面处的晶格适配，同时增加导电沟道中的应力，提高载流子迁移率。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
Claims (7)
1.一种导电沟道制作方法，应用于金属氧化物半导体场效应晶体管制作，该方法包括：
提供一半导体基体，所述半导体基体上具有虚拟栅极和环绕所述虚拟栅极的侧墙，以所述虚拟栅极和侧墙为遮蔽，在所述半导体基体中形成源极和漏极；
在所述半导体基体上沉积介质层，所述介质层覆盖所述虚拟栅极、侧墙以及源极和漏极表面；
化学机械研磨所述介质层直到露出所述虚拟栅极表面；
刻蚀去除所述虚拟栅极形成栅极窗口；栅极窗口中刻蚀硅衬底形成Σ型沟槽，所述Σ型沟槽的两边侧壁分别延伸至所述源极和漏极中；
在所述Σ型沟槽中采用多步外延生长硅化物的方式填充硅化物形成Σ型导电沟道；所述Σ型导电沟道中非硅元素占所述硅化物的摩尔分数分布规律是中部大于边缘。
2.如权利要求1所述的方法，其特征在于，所述半导体基体是硅衬底。
3.如权利要求1所述的方法，其特征在于，所述半导体基体是位于半导体衬底上的鳍片，所述虚拟栅极是所述鳍片顶部的栅极。
4.如权利要求3所述的方法，其特征在于，所述半导体衬底是体硅或者绝缘层上硅SOI。
5.如权利要求1所述的方法，其特征在于，所述Σ型沟槽的高度是10到200纳米。
6.如权利要求1所述的方法，其特征在于，所述硅化物是碳化硅或锗化硅。
7.如权利要求1所述的方法，其特征在于，所述Σ型导电沟道中非硅元素占所述硅化物的摩尔分数百分比范围是5％～35％。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210361835.0A CN103681342B (zh) | 2012-09-25 | 2012-09-25 | 一种导电沟道制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210361835.0A CN103681342B (zh) | 2012-09-25 | 2012-09-25 | 一种导电沟道制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103681342A CN103681342A (zh) | 2014-03-26 |
| CN103681342B true CN103681342B (zh) | 2017-03-29 |
Family
ID=50318531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210361835.0A Active CN103681342B (zh) | 2012-09-25 | 2012-09-25 | 一种导电沟道制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103681342B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103972107A (zh) * | 2014-05-05 | 2014-08-06 | 清华大学 | 具有SiGe源漏的FinFET及其形成方法 |
| CN106935490B (zh) * | 2015-12-31 | 2020-07-07 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
| CN115083919B (zh) * | 2022-08-22 | 2023-05-12 | 泰科天润半导体科技（北京）有限公司 | 一种增加耐压能力的碳化硅mosfet的制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102117750A (zh) * | 2009-12-30 | 2011-07-06 | 中国科学院微电子研究所 | Mosfet结构及其制作方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002100762A (ja) * | 2000-09-22 | 2002-04-05 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US7338834B2 (en) * | 2006-03-17 | 2008-03-04 | Acorn Technologies, Inc. | Strained silicon with elastic edge relaxation |
| CN102339852B (zh) * | 2010-07-27 | 2013-03-27 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
-
2012
- 2012-09-25 CN CN201210361835.0A patent/CN103681342B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102117750A (zh) * | 2009-12-30 | 2011-07-06 | 中国科学院微电子研究所 | Mosfet结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103681342A (zh) | 2014-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10170375B2 (en) | FinFET devices with unique fin shape and the fabrication thereof | |
| US8962413B1 (en) | Methods of forming spacers on FinFETs and other semiconductor devices | |
| US9087725B2 (en) | FinFETs with different fin height and EPI height setting | |
| US9224840B2 (en) | Replacement gate FinFET structures with high mobility channel | |
| US8728885B1 (en) | Methods of forming a three-dimensional semiconductor device with a nanowire channel structure | |
| US9773871B2 (en) | Fin field effect transistor and method for fabricating the same | |
| EP3312876A1 (en) | Finfet device and fabrication method thereof | |
| CN112530943A (zh) | 半导体器件及其制造方法 | |
| TW201013838A (en) | Method of forming finned semiconductor devices with trench isolation | |
| CN104299912A (zh) | 在先进多栅极装置中的高度共形延伸掺杂 | |
| US10121870B1 (en) | Semiconductor device structure with strain-relaxed buffer | |
| US8431460B2 (en) | Method for fabricating semiconductor device | |
| US20140299935A1 (en) | Shallow trench isolation for soi structures combining sidewall spacer and bottom liner | |
| US7781278B2 (en) | CMOS devices having channel regions with a V-shaped trench and hybrid channel orientations, and method for forming the same | |
| US20150123211A1 (en) | NARROW DIFFUSION BREAK FOR A FIN FIELD EFFECT (FinFET) TRANSISTOR DEVICE | |
| CN103681342B (zh) | 一种导电沟道制作方法 | |
| CN108091611B (zh) | 半导体装置及其制造方法 | |
| US20130302954A1 (en) | Methods of forming fins for a finfet device without performing a cmp process | |
| US9536986B2 (en) | Enriched, high mobility strained fin having bottom dielectric isolation | |
| CN103545241A (zh) | 浅沟槽隔离制造方法 | |
| KR101140060B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| CN109830433B (zh) | 制作半导体元件的方法 | |
| TWI703732B (zh) | 一種製作半導體元件的方法 | |
| TW201546883A (zh) | 半導體製程 | |
| US11217483B2 (en) | Semiconductor structure and fabrication method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |