CN114999922B - 一种具有耐压结构的碳化硅mosfet的制造方法 - Google Patents
一种具有耐压结构的碳化硅mosfet的制造方法 Download PDFInfo
- Publication number
- CN114999922B CN114999922B CN202210941206.9A CN202210941206A CN114999922B CN 114999922 B CN114999922 B CN 114999922B CN 202210941206 A CN202210941206 A CN 202210941206A CN 114999922 B CN114999922 B CN 114999922B
- Authority
- CN
- China
- Prior art keywords
- barrier layer
- layer
- hole
- silicon carbide
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 36
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 230000004888 barrier function Effects 0.000 claims abstract description 56
- 239000002184 metal Substances 0.000 claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000005468 ion implantation Methods 0.000 claims abstract description 14
- 238000000151 deposition Methods 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 10
- 238000001465 metallisation Methods 0.000 claims abstract description 4
- 230000001590 oxidative effect Effects 0.000 claims abstract description 3
- 238000009413 insulation Methods 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 abstract description 4
- 238000002407 reforming Methods 0.000 abstract 4
- 239000010410 layer Substances 0.000 description 93
- 108091006146 Channels Proteins 0.000 description 7
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
Abstract
本发明提供了一种具有耐压结构的碳化硅MOSFET的制造方法，包括：在具有漂移层的碳化硅衬底上形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对漂移层进行离子注入，以形成至少两个P型的耐压夹断区、至少一个N型的耐压区以及N+低阻导电区；重新形成阻挡层，并对阻挡层蚀刻形成通孔进行离子注入，形成N+源区；重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔氧化形成栅极绝缘层；重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔淀积金属形成源极金属层；重新形成阻挡层，并对阻挡层蚀刻栅极金属淀积区，淀积形成栅极金属层；清除所有阻挡层，在碳化硅衬底上淀积形成漏极金属层，使得其耐压特性显著提高，满足特高压输电的需求。
Description
技术领域
本发明涉及一种具有耐压结构的碳化硅MOSFET的制造方法。
背景技术
SiC器件碳化硅(SiC)材料因其优越的物理特性，广泛受到人们的关注和研究。其高温大功率电子器件具备输入阻抗高、开关速度快、工作频率高、耐高温高压等优点，在开关稳压电源、高频加热、汽车电子以及功率放大器等方面取得了广泛应用。
特高压输电由于其电流很小，其对于器件的电流特性要求很低，对耐压特性要求很高。在国家电网的特高压输电等领域对于器件的耐压特性有非常高的要求，同时其电流很小，对器件的电流能力要求很小，这就出现了对于高耐压小电流特性器件的需求。
发明内容
本发明要解决的技术问题，在于提供一种具有耐压结构的碳化硅MOSFET的制造方法，使得其耐压特性显著提高，满足特高压输电的需求。
本发明是这样实现的：一种具有耐压结构的碳化硅MOSFET的制造方法，包括：
步骤1、在具有漂移层的碳化硅衬底上形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对漂移层进行离子注入，以形成至少两个P型的耐压夹断区；
步骤2、在漂移层上形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对漂移层进行离子注入，以形成至少一个N型的耐压区；
步骤3、在漂移层上形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对漂移层进行离子注入，以形成N+低阻导电区；
步骤4、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔进行离子注入，以形成N+源区；
步骤5、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔氧化形成栅极绝缘层；
步骤6、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔淀积金属形成源极金属层；
步骤7、重新形成阻挡层，并对阻挡层蚀刻栅极金属淀积区，淀积形成栅极金属层；
步骤8、清除所有阻挡层，在碳化硅衬底上淀积形成漏极金属层。
进一步地，所述漂移层为N-型。
本发明的优点在于：
在器件纵向结构中有低阻的导电通道，该通道将漏极的电位引到N+低阻导电区；器件的N+低阻导电区和第一P型耐压夹断层形成第一个横向PN结，将纵向器件的纵向耐压结构转变为横向；第一N型耐压区和第二P型耐压夹断层和形成第二个横向PN结，提高器件的横向耐压特性；以此进行叠加多个横向PN结，提高器件的横向耐压特性；
由于半导体工艺的限制，器件制备过程中难以制造厚的外延层，故纵向MOSFET的耐压一般限制在2KV左右，而本发明将纵向耐压结构转化为横向的超结结构，可以将器件的耐压提高到5KV以上，只要横向继续延展，器件耐压可以一直提升。与此同时，器件器件有低阻的纵向导电沟道，可以实现低阻导通，其导通电阻不会增加。
附图说明
下面参照附图结合实施例对本发明作进一步的说明。
图1是本发明一种具有耐压结构的碳化硅MOSFET的制造方法流程图一。
图2是本发明一种具有耐压结构的碳化硅MOSFET的制造方法流程图二。
图3是本发明一种具有耐压结构的碳化硅MOSFET的制造方法流程图三。
图4是本发明一种具有耐压结构的碳化硅MOSFET的制造方法流程图四。
图5是本发明一种具有耐压结构的碳化硅MOSFET的制造方法流程图五。
图6是本发明一种具有耐压结构的碳化硅MOSFET的制造方法流程图六。
图7是本发明一种具有耐压结构的碳化硅MOSFET的制造方法流程图七。
图8是本发明一种具有耐压结构的碳化硅MOSFET的制造方法流程图八。
图9是本发明一种具有耐压结构的碳化硅MOSFET的原理示意图。
具体实施方式
如图1至9所示，本发明一种具有耐压结构的碳化硅MOSFET的制造方法，（MOSFET为Metal-Oxide-Semiconductor Field-Effect-Transistor，金属-氧化物-半导体场效应晶体管）包括：
步骤1、在具有漂移层的碳化硅衬底上形成阻挡层a，并对阻挡层蚀刻形成通孔，通过通孔对漂移层进行离子注入，以形成至少两个P型的耐压夹断区，形成第一P型耐压夹断区105和第二P型耐压夹断区1061，所述漂移层102为N-型；
步骤2、在漂移层上形成阻挡层a，并对阻挡层a蚀刻形成通孔，通过通孔对漂移层进行离子注入，以形成至少一个N型的耐压区1062；
步骤3、在漂移层上形成阻挡层a，并对阻挡层a蚀刻形成通孔，通过通孔对漂移层进行离子注入，以形成N+低阻导电区104；漂移层最终被N+低阻导电区104分割为第一N-型漂移层102和第二N-型漂移层103；
步骤4、重新形成阻挡层a，并对阻挡层a蚀刻形成通孔，通过通孔进行离子注入，以形成N+源区107；
步骤5、重新形成阻挡层a，并对阻挡层a蚀刻形成通孔，通过通孔氧化形成栅极绝缘层109；
步骤6、重新形成阻挡层a，并对阻挡层a蚀刻形成通孔，通过通孔淀积金属形成源极金属层108；
步骤7、重新形成阻挡层a，并对阻挡层a蚀刻栅极金属淀积区，淀积形成栅极金属层110；
步骤8、清除所有阻挡层a，在碳化硅衬底101上淀积形成漏极金属层111。
如图9所示，通过上述方法得到了耐压碳化硅MOSFET，包括：
碳化硅衬底101，
第一N-型漂移层102，所述第一N-型漂移层102设于所述碳化硅衬底101的上侧面；
第二N-型漂移层103，所述第二N-型漂移层103设于所述碳化硅衬底101的上侧面，所述第二N-型漂移层103的宽度不小于500纳米；
N+低阻导电区104，所述N+低阻导电区104底部连接至所述碳化硅衬底101的上侧面，且所述N+低阻导电区104设于所述第一N-型漂移层102以及第二N-型漂移层103之间；
第一P型耐压夹断区105，所述第一P型耐压夹断区105设于所述第一N-型漂移层102上，且所述第一P型耐压夹断区105侧面连接至所述N+低阻导电区104侧面；
至少一个横向PN模块106，所述横向PN模块106设于所述第一N-型漂移层102上，且所述横向PN模块106侧面连接至所述第一P型耐压夹断区105侧面，所述横向PN模块106的侧面连接至另一个横向PN模块106的侧面；
N+源区107，所述N+源区107设于所述第一横向PN模块106上；
源极金属层108，所述源极金属层108分别连接所述N+源区107，也可以与横向PN模块106连接；
栅极绝缘层109，所述栅极绝缘层109连接至所述第二N-型漂移层103、N+低阻导电区104、第一P型耐压夹断区105以及横向PN模块106；
栅极金属层110，所述栅极金属层110连接至所述栅极绝缘层109；
以及，漏极金属层111，所述漏极金属层111连接至碳化硅衬底101的下侧面。
所述横向PN模块106包括第二P型耐压夹断区1061以及第一N型耐压区1062，所述第一N型耐压区1062以及第二P型耐压夹断区1061均设于所述第一N-型漂移层102上方，且所述第一N型耐压区1062左侧面连接至所述第一P型耐压夹断区105，所述第二P型耐压夹断区1061右侧面连接至所述第一N型耐压区1062的左侧面；所述第二P型耐压夹断区1061的右侧面连接另一个横向PN模块的左侧面；所述N+源区107设于最左侧的第二P型耐压夹断区。
在器件纵向结构中有低阻的导电通道，该通道将漏极金属层111的电位引到N+低阻导电区；器件的N+低阻导电区和第一P型耐压夹断层形成第一个横向PN结，将纵向器件的纵向耐压结构转变为横向；第一N型耐压区和第二P型耐压夹断层和形成第二个横向PN结，提高器件的横向耐压特性；以此进行叠加多个横向PN结，提高器件的横向耐压特性；
当存在一个横向PN模块106时，第一P型耐压夹断层105、第一N型耐压区1062均位于栅极金属层下方，源极金属层108和N+低阻导电区104之间，形成栅控特性；栅极金属层110控制的沟道中主要包括对第一P型耐压夹断层105进行反型形成N型沟道，第一N型耐压区1061不需要反型，降低了栅电荷，对于器件的开关速度有正向优化特性。
当存在两个横向PN模块106时，第一P型耐压夹断层105、一个第二P型耐压夹断层1061、两个第一N型耐压区1062均位于栅极金属层下方，源极金属层108和N+低阻导电区104之间，形成栅控特性；栅极金属层110控制的沟道中主要包括对第一P型耐压夹断层105和第二P型耐压夹断层1061（即位于栅极金属层110下方的第二P型耐压夹断层1061）进行反型形成N型沟道，两个第一N型耐压区1062不需要反型，降低了栅电荷，对于器件的开关速度有正向优化特性。
虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。
Claims (2)
1.一种具有耐压结构的碳化硅MOSFET的制造方法，其特征在于，包括：
步骤1、在具有漂移层的碳化硅衬底上形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对漂移层进行离子注入，以形成至少两个P型的耐压夹断区；
步骤2、在漂移层上形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对漂移层进行离子注入，以形成至少一个N型的耐压区；
步骤3、在漂移层上形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对漂移层进行离子注入，以形成N+低阻导电区，所述N+低阻导电区底部连接至所述碳化硅衬底的上侧面；
步骤4、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔进行离子注入，以形成N+源区；
步骤5、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔氧化形成栅极绝缘层；
步骤6、重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔淀积金属形成源极金属层；
步骤7、重新形成阻挡层，并对阻挡层蚀刻栅极金属淀积区，淀积形成栅极金属层；
步骤8、清除所有阻挡层，在碳化硅衬底上淀积形成漏极金属层。
2.如权利要求1所述的一种具有耐压结构的碳化硅MOSFET的制造方法，其特征在于，所述漂移层为N-型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210941206.9A CN114999922B (zh) | 2022-08-08 | 2022-08-08 | 一种具有耐压结构的碳化硅mosfet的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210941206.9A CN114999922B (zh) | 2022-08-08 | 2022-08-08 | 一种具有耐压结构的碳化硅mosfet的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114999922A CN114999922A (zh) | 2022-09-02 |
| CN114999922B true CN114999922B (zh) | 2022-11-04 |
Family
ID=83023046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210941206.9A Active CN114999922B (zh) | 2022-08-08 | 2022-08-08 | 一种具有耐压结构的碳化硅mosfet的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114999922B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115631997A (zh) * | 2022-12-21 | 2023-01-20 | 泰科天润半导体科技（北京）有限公司 | 提高耐压的横向沟槽型碳化硅mosfet的制造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004035745A1 (de) * | 2004-07-23 | 2006-02-16 | Infineon Technologies Ag | Integrierter Schaltkreis |
| US8304825B2 (en) * | 2010-09-22 | 2012-11-06 | Monolithic Power Systems, Inc. | Vertical discrete devices with trench contacts and associated methods of manufacturing |
| WO2013038553A1 (ja) * | 2011-09-15 | 2013-03-21 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置の製造方法、及び、半導体装置 |
| KR101876573B1 (ko) * | 2011-12-23 | 2018-07-10 | 매그나칩 반도체 유한회사 | 반도체 소자 및 그 제조 방법 |
| US9397180B1 (en) * | 2015-04-24 | 2016-07-19 | Texas Instruments Incorporated | Low resistance sinker contact |
| JP6809071B2 (ja) * | 2016-09-14 | 2021-01-06 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
-
2022
- 2022-08-08 CN CN202210941206.9A patent/CN114999922B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN114999922A (zh) | 2022-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108447913B (zh) | 一种集成肖特基二极管的ldmos器件 | |
| CN113611750B (zh) | Soi横向匀场高压功率半导体器件及制造方法和应用 | |
| CN112382658B (zh) | 具有阶梯分立屏蔽槽的低栅电荷器件及其制造方法 | |
| CN114512535B (zh) | 一种双通道SiC横向LDMOS功率器件的制造方法 | |
| CN114744023A (zh) | 一种U型栅沟槽型SiC MOSFET的制造方法 | |
| CN115376924A (zh) | 低体二极管正向导通压降的沟槽型碳化硅mosfet的制造方法 | |
| CN107123684A (zh) | 一种具有宽带隙材料与硅材料复合垂直双扩散金属氧化物半导体场效应管 | |
| CN115632031B (zh) | 集成栅保护机制的平面栅碳化硅mosfet的制造方法 | |
| CN111697078A (zh) | 高雪崩耐量的vdmos器件及制备方法 | |
| CN114999922B (zh) | 一种具有耐压结构的碳化硅mosfet的制造方法 | |
| CN108538909A (zh) | 具有电荷补偿块的异质结垂直双扩散金属氧化物半导体场效应管及其制作方法 | |
| CN114496761B (zh) | 一种圆形栅纵向mosfet功率器件的制造方法 | |
| CN115360096A (zh) | 一种集成异质结二极管的平面栅碳化硅mosfet的制造方法 | |
| CN110190128B (zh) | 一种碳化硅双侧深l形基区结构的mosfet器件及其制备方法 | |
| CN114744029A (zh) | 一种P型SiC LDMOS功率器件的制造方法 | |
| CN108511527A (zh) | 具有电荷补偿块的垂直双扩散金属氧化物半导体场效应管及其制作方法 | |
| CN110534558B (zh) | 一种栅控双极-场效应复合氮化镓垂直双扩散金属氧化物半导体晶体管 | |
| CN218769540U (zh) | 一种具有耐压结构的碳化硅mosfet | |
| CN115084247A (zh) | 一种双沟槽型碳化硅mosfet的制造方法 | |
| CN104269436A (zh) | 采用两种性质的本征应变膜的应变ldmos器件 | |
| CN114759079A (zh) | 一种集成JBS的沟槽型SiC晶体管的制造方法 | |
| CN115000016B (zh) | 一种提高电流能力的碳化硅mosfet的制造方法 | |
| CN112768528A (zh) | 一种三栅SiC横向MOSFET功率器件 | |
| CN218274606U (zh) | 一种提高电流能力的碳化硅mosfet | |
| CN217485451U (zh) | 一种U型栅沟槽型SiC MOSFET |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |