CN114759079A - 一种集成JBS的沟槽型SiC晶体管的制造方法 - Google Patents

一种集成JBS的沟槽型SiC晶体管的制造方法 Download PDF

Info

Publication number
CN114759079A
CN114759079A CN202210436841.1A CN202210436841A CN114759079A CN 114759079 A CN114759079 A CN 114759079A CN 202210436841 A CN202210436841 A CN 202210436841A CN 114759079 A CN114759079 A CN 114759079A
Authority
CN
China
Prior art keywords
layer
barrier layer
etching
gate
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210436841.1A
Other languages
English (en)
Inventor
张瑜洁
何佳
李佳帅
张长沙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Global Power Technology Co Ltd
Original Assignee
Global Power Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Global Power Technology Co Ltd filed Critical Global Power Technology Co Ltd
Priority to CN202210436841.1A priority Critical patent/CN114759079A/zh
Publication of CN114759079A publication Critical patent/CN114759079A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种集成JBS的沟槽型SiC晶体管的制造方法，包括在碳化硅衬底上形成漂移层，在漂移层上形成阻挡层，对阻挡层蚀刻、离子注入，以形成掩蔽层；在漂移层上重新形成阻挡层，并对阻挡层和漂移层蚀刻形成栅极区；氧化栅极区、蚀刻，形成栅极绝缘层；在栅极绝缘层上淀积栅极；重新形成阻挡层，并对阻挡层蚀刻、淀积肖特基金属层；在肖特基金属层上淀积与源区同浓度SiC材料；重新形成阻挡层，并对阻挡层蚀刻形成源区离子注入去，注入形成源区；在源区上形成源极金属层；重新形成阻挡层，并对阻挡层蚀刻、淀积形成栅极金属层，除去阻挡层；在碳化硅衬底上淀积形成漏极金属层，在不损耗耐压特性的基础上降低了体二极管导通损耗。

Description

一种集成JBS的沟槽型SiC晶体管的制造方法
技术领域
本发明涉及一种集成JBS的沟槽型SiC晶体管的制造方法。
背景技术
SiC器件的碳化硅(SiC)材料因其优越的物理特性，广泛受到人们的关注和研究。其高温大功率电子器件具备输入阻抗高、开关速度快、工作频率高、耐高温高压等优点，在开关稳压电源、高频加热、汽车电子以及功率放大器等方面取得了广泛应用。
然而由于SiC临界击穿场强特别高而栅氧质量较差，在槽栅型SiC MOSFET中，栅氧很容易被击穿，尤其是在槽角处，电场集中，电场强度极大，故需要解决槽角处的电场强度过大问题。同时由于器件在实际应用中经常有时间出现体二极管续流的情况，而传统的器件体二极管由于SiC材料特性，开启电压太高，造成了较大的损耗。
发明内容
本发明要解决的技术问题，在于提供一种集成JBS的沟槽型SiC晶体管的制造方法，采用了JBS结构，既有金半接触的低开启电压又有PN结的高耐压特性，在不损耗耐压特性的基础上降低了体二极管导通损耗。
本发明是这样实现的：一种集成JBS的沟槽型SiC晶体管的制造方法，包括：如下步骤：
步骤1：在碳化硅衬底上形成漂移层，之后在漂移层上形成阻挡层，并对阻挡层蚀刻形成掩蔽层通孔，通过通孔对漂移层进行离子注入，以形成掩蔽层；
步骤2：在漂移层上重新形成阻挡层，并对阻挡层和漂移层蚀刻形成栅极区；
步骤3：氧化栅极区，并进行蚀刻，形成栅极绝缘层；
步骤4：在栅极绝缘层上淀积栅极；
步骤5：重新形成阻挡层，并对阻挡层蚀刻形成肖特基金属区淀积窗口；
步骤6：淀积肖特基金属层；
步骤7：在肖特基金属层上淀积与源区同浓度SiC材料；
步骤8：重新形成阻挡层，并对阻挡层蚀刻形成源区离子注入去，注入形成源区；
步骤9：在源区上淀积源区金属，形成源极金属层；
步骤10：重新形成阻挡层，并对阻挡层蚀刻栅极金属淀积区，淀积形成栅极金属层，除去阻挡层；
步骤11：在碳化硅衬底上淀积形成漏极金属层。
进一步地，所述掩蔽层为P+型，所述掩蔽层的截面为L型。
本发明的优点在于：
一、该沟槽型SiC MOSFET器件在栅极下方槽角处有掩蔽层，该掩蔽层在栅氧槽角，即栅氧电场强度最高处，该掩蔽层可以有效降低槽角处电场强度，提高栅氧可靠性；
二、在掩蔽层上方，构建了金属半导体基础，构建肖特基结，可以在MOS二极管导通期间降低导通压降，降低体二极管功耗；
三、同时该器件基本寄生的pn结二极管也参与导电，并能维持反向耐压；
四、该肖特基结与原本器件结构里存在的pn结一起构成JBS二极管，该二极管的形成消除了双极退化效应。
附图说明
下面参照附图结合实施例对本发明作进一步的说明。
图1是本发明一种集成JBS的沟槽型SiC晶体管的制造方法流程图一。
图2是本发明一种集成JBS的沟槽型SiC晶体管的制造方法流程图二。
图3是本发明一种集成JBS的沟槽型SiC晶体管的制造方法流程图三。
图4是本发明一种集成JBS的沟槽型SiC晶体管的制造方法流程图四。
图5是本发明一种集成JBS的沟槽型SiC晶体管的制造方法流程图五。
图6是本发明一种集成JBS的沟槽型SiC晶体管的制造方法流程图六。
图7是本发明一种集成JBS的沟槽型SiC晶体管的制造方法流程图七。
图8是本发明一种集成JBS的沟槽型SiC晶体管的制造方法流程图八。
图9是本发明一种集成JBS的沟槽型SiC晶体管的制造方法流程图九。
图10是本发明一种集成JBS的沟槽型SiC晶体管的制造方法流程图十。
图11是本发明一种集成JBS的沟槽型SiC晶体管的结构示意图。
具体实施方式
如图1至10所示，本发明一种集成JBS的沟槽型SiC晶体管的制造方法，包括：如下步骤：
步骤1：在碳化硅衬底1上形成漂移层2，之后在漂移层2上形成阻挡层24，并对阻挡层24蚀刻形成掩蔽层通孔，通过通孔对漂移层进行离子注入，以形成掩蔽层21；
步骤2：在漂移层2上重新形成阻挡层24，并对阻挡层24和漂移层2蚀刻形成栅极区25；
步骤3：氧化栅极区25，并进行蚀刻，形成栅极绝缘层23；
步骤4：在栅极绝缘层23上淀积栅极3；
步骤5：重新形成阻挡层24，并对阻挡层24蚀刻形成肖特基金属区淀积窗口；
步骤6：淀积肖特基金属层22；
步骤7：在肖特基金属层22上淀积与源区同浓度SiC材料；
步骤8：重新形成阻挡层24，并对阻挡层蚀刻形成源区离子注入去，注入形成源区4；
步骤9：在源区4上淀积源区金属，形成源极金属层5；
步骤10：重新形成阻挡层24，并对阻挡层蚀刻栅极金属淀积区，淀积形成栅极金属层6，除去阻挡层；
步骤11：在碳化硅衬底1上淀积形成漏极金属层7。
所述掩蔽层21为P+型，所述掩蔽层21的截面为L型。
如图11所示，上述制造方法得到的晶体管，包括：
一碳化硅衬底1，
一漂移层2，所述漂移层2设于所述碳化硅衬底1的上端面；所述漂移层2上设有掩蔽层21以及肖特基金属层22以及栅极绝缘层23；所述掩蔽层21顶部连接至所述肖特基金属层22底部，所述掩蔽层21连接至所述栅极绝缘层23，所述掩蔽层21为P+型，所述掩蔽层21的截面为L型肖特基金属层22的顶面与漂移层3的顶面相平；
一栅极3，所述栅极3设于所述栅极绝缘层23内；
一源区4，所述源区4底部分别连接所述漂移层2以及肖特基金属层22，所述源区4侧面连接所述栅极绝缘层23；
一源极金属层5，所述源极金属层5连接至所述源区4；
一栅极金属层6，所述栅极金属层6连接至所述栅极3；
以及，一漏极金属层7，所述漏极金属层7连接至所述碳化硅衬底1下端面。
在栅极绝缘层23（一般为氧化层，SiO2）的两侧槽角处包围P+的掩蔽层21，该掩蔽层21降低了栅介质槽角处的电场强度，提高了栅极绝缘层23的可靠性。
在掩蔽层21上方做了一层肖特基金属层22，该肖特金金属22下方与掩蔽层21接触，上方与源区4接触，与掩蔽层21构成了金半接触，构成了肖特基二极管（即SBD）。
在源区4和漂移层2之间构成了pn结二极管，其和SBD一起构成了寄生JBS。
掩蔽层21包围了栅极绝缘层23的槽角，有效降低了栅氧的电场强度，提高了栅氧可靠性。在源区4和掩蔽层21之间淀积了肖特基金属层22，该肖特基金属层22与源区4形成欧姆接触，与掩蔽层21形成金半接触，构成低开启电压的肖特基二极管，在晶体管未导通之前可以通过JBS导电，降低体二极管导通损耗。同时pn结的反向耐压特性没有损耗，仍然能实现高耐压特性。
虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。

Claims (2)

1.一种集成JBS的沟槽型SiC晶体管的制造方法，其特征在于，包括：如下步骤：
步骤1：在碳化硅衬底上形成漂移层，之后在漂移层上形成阻挡层，并对阻挡层蚀刻形成掩蔽层通孔，通过通孔对漂移层进行离子注入，以形成掩蔽层；
步骤2：在漂移层上重新形成阻挡层，并对阻挡层和漂移层蚀刻形成栅极区；
步骤3：氧化栅极区，并进行蚀刻，形成栅极绝缘层；
步骤4：在栅极绝缘层上淀积栅极；
步骤5：重新形成阻挡层，并对阻挡层蚀刻形成肖特基金属区淀积窗口；
步骤6：淀积肖特基金属层；
步骤7：在肖特基金属层上淀积与源区同浓度SiC材料；
步骤8：重新形成阻挡层，并对阻挡层蚀刻形成源区离子注入去，注入形成源区；
步骤9：在源区上淀积源区金属，形成源极金属层；
步骤10：重新形成阻挡层，并对阻挡层蚀刻栅极金属淀积区，淀积形成栅极金属层，除去阻挡层；
步骤11：在碳化硅衬底上淀积形成漏极金属层。
2.如权利要求1所述的一种集成JBS的沟槽型SiC晶体管的制造方法，其特征在于：所述掩蔽层为P+型，所述掩蔽层的截面为L型。
CN202210436841.1A 2022-04-25 2022-04-25 一种集成JBS的沟槽型SiC晶体管的制造方法 Pending CN114759079A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210436841.1A CN114759079A (zh) 2022-04-25 2022-04-25 一种集成JBS的沟槽型SiC晶体管的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210436841.1A CN114759079A (zh) 2022-04-25 2022-04-25 一种集成JBS的沟槽型SiC晶体管的制造方法

Publications (1)

Publication Number Publication Date
CN114759079A true CN114759079A (zh) 2022-07-15

Family

ID=82334019

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210436841.1A Pending CN114759079A (zh) 2022-04-25 2022-04-25 一种集成JBS的沟槽型SiC晶体管的制造方法

Country Status (1)

Country Link
CN (1) CN114759079A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115000016A (zh) * 2022-08-08 2022-09-02 泰科天润半导体科技（北京）有限公司 一种提高电流能力的碳化硅mosfet的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115000016A (zh) * 2022-08-08 2022-09-02 泰科天润半导体科技（北京）有限公司 一种提高电流能力的碳化硅mosfet的制造方法
CN115000016B (zh) * 2022-08-08 2022-11-04 泰科天润半导体科技（北京）有限公司 一种提高电流能力的碳化硅mosfet的制造方法

Similar Documents

Publication Publication Date Title
US11322606B2 (en) Heterojunction semiconductor device having high blocking capability
JP2003092405A (ja) 半導体装置及びその製造方法
CN115376924A (zh) 低体二极管正向导通压降的沟槽型碳化硅mosfet的制造方法
CN105679816A (zh) 一种沟槽栅电荷存储型igbt及其制造方法
CN114744023A (zh) 一种U型栅沟槽型SiC MOSFET的制造方法
CN115632031B (zh) 集成栅保护机制的平面栅碳化硅mosfet的制造方法
CN107093623A (zh) 一种具有宽带隙衬底材料的垂直双扩散金属氧化物半导体场效应管
CN114496761B (zh) 一种圆形栅纵向mosfet功率器件的制造方法
CN115360096A (zh) 一种集成异质结二极管的平面栅碳化硅mosfet的制造方法
CN117080269A (zh) 一种碳化硅mosfet器件及其制备方法
CN108538909A (zh) 具有电荷补偿块的异质结垂直双扩散金属氧化物半导体场效应管及其制作方法
CN114759079A (zh) 一种集成JBS的沟槽型SiC晶体管的制造方法
CN100568529C (zh) 三维槽栅金属半导体场效应晶体管
CN105304693A (zh) 一种ldmos器件的制造方法
CN115831758A (zh) 一种集成肖特基的碳化硅umosfet的制造方法
CN117038453A (zh) Mosfet结构及工艺方法
CN114999922B (zh) 一种具有耐压结构的碳化硅mosfet的制造方法
CN217485453U (zh) 一种集成JBS的沟槽型SiC晶体管
CN115084221A (zh) 一种低栅漏电容梯型栅沟槽型的功率器件的制造方法
CN113410299B (zh) 一种高耐压的n沟道LDMOS器件及其制备方法
CN218215312U (zh) 一种非对称沟槽型碳化硅mosfet
CN115084246B (zh) 一种降低栅电荷的碳化硅mosfet的制造方法
CN218274611U (zh) 一种低体二极管正向导通压降的沟槽型碳化硅mosfet
CN218274607U (zh) 一种降低栅电荷的碳化硅mosfet
CN217485451U (zh) 一种U型栅沟槽型SiC MOSFET

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination