CN218215312U - 一种非对称沟槽型碳化硅mosfet - Google Patents
一种非对称沟槽型碳化硅mosfet Download PDFInfo
- Publication number
- CN218215312U CN218215312U CN202222048995.1U CN202222048995U CN218215312U CN 218215312 U CN218215312 U CN 218215312U CN 202222048995 U CN202222048995 U CN 202222048995U CN 218215312 U CN218215312 U CN 218215312U
- Authority
- CN
- China
- Prior art keywords
- region
- layer
- silicon carbide
- pinch
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本实用新型提供了一种非对称沟槽型碳化硅MOSFET，包括碳化硅衬底，漂移层，所述漂移层设于所述碳化硅衬底上侧面，所述漂移层上设有沟槽，所述沟槽内设有掩蔽层以及导电区；夹断区，所述夹断区设于所述漂移层上侧面，且所述夹断区底面连接至所述导电区以及掩蔽层，夹断区内设有栅极绝缘层，所述栅极绝缘层底面连接至所述掩蔽层，所述夹断区上设有源区，所述源区的侧面连接至所述栅极绝缘层的一侧面；栅极，所述栅极设于所述栅极绝缘层内；源极金属层，所述源极金属层连接至所述夹断区以及源区；栅极金属层，所述栅极金属层连接至所述栅极；以及，漏极金属层，所述漏极金属层连接至碳化硅衬底的下侧面，提高器件开关速度，降低导通电阻。
Description
技术领域
本实用新型涉及一种非对称沟槽型碳化硅MOSFET。
背景技术
SiC器件碳化硅(SiC)材料因其优越的物理特性，广泛受到人们的关注和研究。其高温大功率电子器件具备输入阻抗高、开关速度快、工作频率高、耐高温高压等优点，在开关稳压电源、高频加热、汽车电子以及功率放大器等方面取得了广泛应用。
然而由于SiC临界击穿场强特别高而栅氧质量较差，在沟槽型SiC MOSFET中，其栅氧处承受大电压，电场强度极大，故需要解决栅底端的电场强度过大问题。同时导通电阻的降低是功率MOSFET永恒不变的追求，每一种降低导通电阻的方法都应该被重视；而开关速度是电力电子器件小型化的重要需求，故提高开关速度也是器件特性发展的重要趋势。
传统沟槽型SiC MOSFET均为对称结构，其栅氧处需要承受大电压，电场强度极大，需要做针对设计解决栅氧可靠性问题。同时由于对称结构，栅控面积大，栅电容、栅电荷均较大，意味着器件的开关速度较慢。这种情况需要针对性的减少栅极面积来提高器件开关速度。与此同时，还不能以降低器件导通电阻为代价。
实用新型内容
本实用新型要解决的技术问题，在于提供一种非对称沟槽型碳化硅MOSFET，提高器件开关速度，降低导通电阻。
本实用新型是这样实现的：一种非对称沟槽型碳化硅MOSFET，包括碳化硅衬底，
漂移层，所述漂移层设于所述碳化硅衬底上侧面，所述漂移层上设有沟槽，所述沟槽内设有掩蔽层以及导电区；
夹断区，所述夹断区设于所述漂移层上侧面，且所述夹断区底面连接至所述导电区以及掩蔽层，夹断区内设有栅极绝缘层，所述栅极绝缘层底面连接至所述掩蔽层，所述夹断区上设有源区，所述源区的侧面连接至所述栅极绝缘层的一侧面；
栅极，所述栅极设于所述栅极绝缘层内；
源极金属层，所述源极金属层连接至所述夹断区以及源区；
栅极金属层，所述栅极金属层连接至所述栅极；
以及，漏极金属层，所述漏极金属层连接至碳化硅衬底的下侧面。
进一步地，所述掩蔽层为P+型，所述导电区为N+型，所述源区为N型。
进一步地，所述夹断区为P型，所述夹断区的掺杂浓度小于源区的掺杂浓度，所述夹断区的掺杂浓度大于漂移层的掺杂浓度。
进一步地，所述掩蔽层为L形，所述掩蔽层与导电区形成卡槽，所述栅极绝缘层的下部设于卡槽内。
本实用新型的优点在于：
一、在栅极下方和左侧漂移区有掩蔽层，该掩蔽层可以有效降低栅极下方和槽角处电场强度，提高栅氧可靠性；
二、在栅极左侧漂移层中的掩蔽层接源极地电位，形成侧接地，提高器件的开关速度，源极地电位是指源极在器件工作时接地电位，侧接地指的是侧边掩蔽层与源极相连，接了地电位；
三、在栅极漂移层右侧部分由漂移层顶端延伸到与掩蔽层同一厚度做导电区，该区域掺杂浓度高，可以有效降低导通电阻。
附图说明
下面参照附图结合实施例对本实用新型作进一步的说明。
图1是本实用新型一种非对称沟槽型碳化硅MOSFET的结构示意图。
图2是本实用新型一种非对称沟槽型碳化硅MOSFET的制造方法的流程图一。
图3是本实用新型一种非对称沟槽型碳化硅MOSFET的制造方法的流程图二。
图4是本实用新型一种非对称沟槽型碳化硅MOSFET的制造方法的流程图三。
图5是本实用新型一种非对称沟槽型碳化硅MOSFET的制造方法的流程图四。
图6是本实用新型一种非对称沟槽型碳化硅MOSFET的制造方法的流程图五。
图7是本实用新型一种非对称沟槽型碳化硅MOSFET的制造方法的流程图六。
图8是本实用新型一种非对称沟槽型碳化硅MOSFET的制造方法的流程图七。
图9是本实用新型一种非对称沟槽型碳化硅MOSFET的制造方法的流程图八。
图10是本实用新型一种非对称沟槽型碳化硅MOSFET的制造方法的流程图九。
具体实施方式
如图1所示，本实用新型一种非对称沟槽型碳化硅MOSFET，包括：
碳化硅衬底1，
漂移层2，所述漂移层2设于所述碳化硅衬底1上侧面，所述漂移层2上设有沟槽21，所述沟槽21内设有掩蔽层211以及导电区212；
夹断区3，所述夹断区3设于所述漂移层2上侧面，且所述夹断区3底面连接至所述导电区212以及掩蔽层211，夹断区3内设有栅极绝缘层31，所述栅极绝缘层31底面连接至所述掩蔽层211，所述夹断区3上设有源区32，所述源区32的侧面连接至所述栅极绝缘层31的一侧面，该栅极绝缘层31为凹槽状；
栅极4，所述栅极4设于所述栅极绝缘层31内；
源极金属层5，所述源极金属层5连接至所述夹断区3以及源区32；
栅极金属层6，所述栅极金属层6连接至所述栅极4；
以及，漏极金属层7，所述漏极金属层7连接至碳化硅衬底1的下侧面。
所述掩蔽层211为P+型，所述导电区212为N+型，所述源区32为N型；所述夹断区3为P型，所述夹断区3的掺杂浓度小于源区32的掺杂浓度，所述夹断区3的掺杂浓度大于漂移层2的掺杂浓度；所述掩蔽层211为L形，所述掩蔽层211与导电区212形成卡槽，所述栅极绝缘层31的下部设于卡槽内。
在栅极绝缘层31(一般为氧化层，SiO2)的下端有P+的掩蔽层211，该掩蔽层211降低了栅极绝缘层31下端的电场强度，提高了栅极绝缘层31的可靠性。
在栅极绝缘层31(一般为氧化层，SiO2)的左侧漂移区2内有P+的掩蔽层211，该掩蔽层211与源极地电位相连，可以提高器件的开关速度。
在漂移层2中有N+掺杂的导电区212，该导电区212作为该MOSFET的导电通道，可以有效降低导通电阻。
其源区32也是n型重掺杂，实现源区32和源极金属层5的欧姆接触。
其夹断区3为p型掺杂，掺杂浓度要小于源区32，高于漂移层2。
其掩蔽层211可以提高栅耐压特性，提高栅氧可靠性，栅极4左侧掩蔽层211结构接源极地，可以提高器件开关速度。在栅极4右侧漂移层2中n型重掺杂的导电区212构建了低阻导电通路，可以有效降低MOS的导通电阻，掩蔽层接源极地电位，该过程主要是实现内部掩蔽层电位降低，只提供电位电流极小，源极地电位是指源极在器件工作时接地电位，侧接地指的是侧边掩蔽层与源极相连，接了地电位。
请参阅图1至图10所示，上述碳化硅MOSFET的制造方法，包括如下步骤：
步骤1：在碳化硅衬底1的漂移层2上形成阻挡层a，并对阻挡层a蚀刻形成通孔，通过通孔对漂移层2进行离子注入，以形成掩蔽层211；
步骤2：重新形成阻挡层a，并对阻挡层a蚀刻形成通孔，通过通孔对漂移层2进行离子注入，以形成导电区212；
步骤3：去除阻挡层a，行离子注入，形成夹断区3；
步骤4：重新形成阻挡层a，并对阻挡层a、夹断区3以及掩蔽层211蚀刻形成栅极区，氧化栅极区，形成栅极绝缘层31；
步骤5：在栅极绝缘层31上淀积栅极4；
步骤6：重新形成阻挡层a，并对阻挡层a蚀刻形成通孔，通过通孔对夹断区3进行离子注入，以形成源区32；
步骤8：重新形成阻挡层a，并对阻挡层a蚀刻形成源区金属通孔，通过源区金属通孔对源区32淀积，形成源极金属层5；
步骤9：重新形成阻挡层a，并对阻挡层a蚀刻栅极金属淀积区，淀积形成栅极金属层6；
步骤10：清除阻挡层a，在碳化硅衬底1上淀积，形成漏极金属层7。
所述掩蔽层211为P+型，所述导电区212为N+型，所述源区32为N型；所述夹断区3为P型，所述夹断区3的掺杂浓度小于源区32的掺杂浓度，所述夹断区3的掺杂浓度大于漂移层2的掺杂浓度。
虽然以上描述了本实用新型的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本实用新型的范围的限定，熟悉本领域的技术人员在依照本实用新型的精神所作的等效的修饰以及变化，都应当涵盖在本实用新型的权利要求所保护的范围内。
Claims (4)
1.一种非对称沟槽型碳化硅MOSFET，其特征在于：包括
碳化硅衬底，
漂移层，所述漂移层设于所述碳化硅衬底上侧面，所述漂移层上设有沟槽，所述沟槽内设有掩蔽层以及导电区；
夹断区，所述夹断区设于所述漂移层上侧面，且所述夹断区底面连接至所述导电区以及掩蔽层，夹断区内设有栅极绝缘层，所述栅极绝缘层底面连接至所述掩蔽层，所述夹断区上设有源区，所述源区的侧面连接至所述栅极绝缘层的一侧面；
栅极，所述栅极设于所述栅极绝缘层内；
源极金属层，所述源极金属层连接至所述夹断区以及源区；
栅极金属层，所述栅极金属层连接至所述栅极；
以及，漏极金属层，所述漏极金属层连接至碳化硅衬底的下侧面。
2.如权利要求1所述的一种非对称沟槽型碳化硅MOSFET，其特征在于：所述掩蔽层为P+型，所述导电区为N+型，所述源区为N型。
3.如权利要求1所述的一种非对称沟槽型碳化硅MOSFET，其特征在于：所述夹断区为P型，所述夹断区的掺杂浓度小于源区的掺杂浓度，所述夹断区的掺杂浓度大于漂移层的掺杂浓度。
4.如权利要求1所述的一种非对称沟槽型碳化硅MOSFET，其特征在于：所述掩蔽层为L形，所述掩蔽层与导电区形成卡槽，所述栅极绝缘层的下部设于卡槽内。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202222048995.1U CN218215312U (zh) | 2022-08-05 | 2022-08-05 | 一种非对称沟槽型碳化硅mosfet |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202222048995.1U CN218215312U (zh) | 2022-08-05 | 2022-08-05 | 一种非对称沟槽型碳化硅mosfet |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN218215312U true CN218215312U (zh) | 2023-01-03 |
Family
ID=84654563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202222048995.1U Active CN218215312U (zh) | 2022-08-05 | 2022-08-05 | 一种非对称沟槽型碳化硅mosfet |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN218215312U (zh) |
-
2022
- 2022-08-05 CN CN202222048995.1U patent/CN218215312U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102723363B (zh) | 一种vdmos器件及其制作方法 | |
| CN114744023A (zh) | 一种U型栅沟槽型SiC MOSFET的制造方法 | |
| CN115376924A (zh) | 低体二极管正向导通压降的沟槽型碳化硅mosfet的制造方法 | |
| CN114664929B (zh) | 一种集成异质结二极管的分离栅SiC MOSFET及其制作方法 | |
| CN108538909A (zh) | 具有电荷补偿块的异质结垂直双扩散金属氧化物半导体场效应管及其制作方法 | |
| CN115360096A (zh) | 一种集成异质结二极管的平面栅碳化硅mosfet的制造方法 | |
| CN114744029A (zh) | 一种P型SiC LDMOS功率器件的制造方法 | |
| CN108511527A (zh) | 具有电荷补偿块的垂直双扩散金属氧化物半导体场效应管及其制作方法 | |
| CN208422922U (zh) | 一种优化开关速度的沟槽栅超结半导体器件 | |
| CN218215312U (zh) | 一种非对称沟槽型碳化硅mosfet | |
| CN115831758A (zh) | 一种集成肖特基的碳化硅umosfet的制造方法 | |
| CN113410299B (zh) | 一种高耐压的n沟道LDMOS器件及其制备方法 | |
| CN114759079A (zh) | 一种集成JBS的沟槽型SiC晶体管的制造方法 | |
| CN115084221A (zh) | 一种低栅漏电容梯型栅沟槽型的功率器件的制造方法 | |
| CN115376923A (zh) | 一种非对称沟槽型碳化硅mosfet的制造方法 | |
| CN217485451U (zh) | 一种U型栅沟槽型SiC MOSFET | |
| CN208240684U (zh) | 一种半导体器件 | |
| CN217485453U (zh) | 一种集成JBS的沟槽型SiC晶体管 | |
| CN218274611U (zh) | 一种低体二极管正向导通压降的沟槽型碳化硅mosfet | |
| CN113410298B (zh) | 一种具有表面耐压结构的n沟道LDMOS器件及其制备方法 | |
| CN113410300B (zh) | 一种高耐压的p沟道LDMOS器件及其制备方法 | |
| CN218274606U (zh) | 一种提高电流能力的碳化硅mosfet | |
| CN115084246B (zh) | 一种降低栅电荷的碳化硅mosfet的制造方法 | |
| CN113410281B (zh) | 一种具有表面耐压结构的p沟道LDMOS器件及其制备方法 | |
| CN115000016B (zh) | 一种提高电流能力的碳化硅mosfet的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |