CN114744029A - 一种P型SiC LDMOS功率器件的制造方法 - Google Patents
一种P型SiC LDMOS功率器件的制造方法 Download PDFInfo
- Publication number
- CN114744029A CN114744029A CN202210436825.2A CN202210436825A CN114744029A CN 114744029 A CN114744029 A CN 114744029A CN 202210436825 A CN202210436825 A CN 202210436825A CN 114744029 A CN114744029 A CN 114744029A
- Authority
- CN
- China
- Prior art keywords
- layer
- barrier layer
- hole
- etching
- barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 230000004888 barrier function Effects 0.000 claims abstract description 51
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 32
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 32
- 239000002184 metal Substances 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 22
- 238000002955 isolation Methods 0.000 claims abstract description 19
- 238000000151 deposition Methods 0.000 claims abstract description 14
- 238000002407 reforming Methods 0.000 claims abstract description 13
- 238000005468 ion implantation Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 230000001590 oxidative effect Effects 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 12
- 239000003990 capacitor Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种P型SiC LDMOS功率器件的制造方法，准备一具有外延层的碳化硅衬底；在外延层上形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对外延层进行离子注入，形成隔离区；通过重新形成阻挡层、蚀刻、离子注入，分别形成承压区、源区欧姆接触区和漏极欧姆接触区；清除所有的阻挡层，进行氧化或者淀积形成绝缘层；在绝缘层上形成阻挡层，并对阻挡层以及绝缘层蚀刻形成通孔，之后淀积源极金属层以及漏极金属层；重新形成阻挡层，并对阻挡层以及绝缘层蚀刻形成通孔，淀积栅极金属层；清除阻挡层，完成制造；降低了器件工作在反向耐压情况下的耐压区的空穴浓度，在不改变器件耐压的情况下，减少器件横向尺寸。
Description
技术领域
本发明涉及一种P型SiC LDMOS功率器件的制造方法。
背景技术
SiC器件碳化硅(SiC)材料因其优越的物理特性，广泛受到人们的关注和研究。其高温大功率电子器件具备输入阻抗高、开关速度快、工作频率高、耐高温高压等优点，在开关稳压电源、高频加热、汽车电子以及功率放大器等方面取得了广泛应用。
然而SiC MOSFET的发展还局限在分立器件领域，对于集成电路领域研究较少，尤其是对于带有耐压能力功率集成电路而言，很少有研究。在功率集成电路中，p型LDMOS是做电源的重要器件，现阶段还没有进行相关研究。
发明内容
本发明要解决的技术问题，在于提供一种P型SiC LDMOS功率器件的制造方法，降低了器件工作在反向耐压情况下的耐压区的空穴浓度，在不改变器件耐压的情况下，减少器件横向尺寸。
本发明是这样实现的：一种P型SiC LDMOS功率器件的制造方法，包括如下步骤：
步骤1：准备一具有外延层的碳化硅衬底；
步骤2：在外延层上形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对外延层进行离子注入，形成隔离区；
步骤3：重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对外延层进行离子注入，形成承压区；
步骤4：重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对外延层以及承压区进行离子注入，以形成源区欧姆接触区和漏极欧姆接触区；
步骤5：清除所有的阻挡层，进行氧化或者淀积形成绝缘层；
步骤6：在绝缘层上形成阻挡层，并对阻挡层以及绝缘层蚀刻形成通孔，之后淀积源极金属层以及漏极金属层；
步骤7：重新形成阻挡层，并对阻挡层以及绝缘层蚀刻形成通孔，淀积栅极金属层；
步骤8：清除阻挡层，完成制造。
进一步地，所述步骤7与步骤8之间还包括步骤a、重新形成阻挡层，并对阻挡层蚀刻形成通孔，淀积漏极金属成为突起部，形成所述突起部与隔离区和承压区的平行板电容器。
进一步地，所述碳化硅衬底以及外延层均为N型，所述隔离区、承压区、漏极欧姆接触区以及源区欧姆接触区均为P型。
本发明的优点在于：
一、本发明一种P型SiC LDMOS功率器件的制造方法的功率器件为p型导电，适用于集成电路的功率器件；
二、本发明一种P型SiC LDMOS功率器件的制造方法的功率器件在不降低耐压等级的情况下，通过漏极电极结构调整，降低了器件工作在反向耐压情况下的耐压区的空穴浓度，在不改变器件耐压的情况下，减少器件横向尺寸；
三、综合来看，该器件通过对漏极结构的微小调整，减少了器件的尺寸，提高了功率密度，对于降低集成电路尺寸来说有较好的意义。
附图说明
下面参照附图结合实施例对本发明作进一步的说明。
图1是本发明一种P型SiC LDMOS功率器件的制造方法的流程图一。
图2是本发明一种P型SiC LDMOS功率器件的制造方法的流程图二。
图3是本发明一种P型SiC LDMOS功率器件的制造方法的流程图三。
图4是本发明一种P型SiC LDMOS功率器件的制造方法的流程图四。
图5是本发明一种P型SiC LDMOS功率器件的制造方法的流程图五。
图6是本发明一种P型SiC LDMOS功率器件的制造方法的流程图六。
图7是本发明一种P型SiC LDMOS功率器件的制造方法的流程图七。
图8是本发明一种P型SiC LDMOS功率器件的制造方法的流程图八。
图9是本发明一种P型SiC LDMOS功率器件的制造方法的流程图九。
图10是本发明一种P型SiC LDMOS功率器件的结构示意图。
具体实施方式
如图1至9所示，本发明一种P型SiC LDMOS功率器件的制造方法，包括如下步骤：
步骤1：准备一具有外延层2的碳化硅衬底1；
步骤2：在外延层2上形成阻挡层9，并对阻挡层9蚀刻形成通孔，通过通孔对外延层2进行离子注入，形成隔离区3；
步骤3：重新形成阻挡层9，并对阻挡层9蚀刻形成通孔，通过通孔对外延层进行离子注入，形成承压区4；
步骤4：重新形成阻挡层9，并对阻挡层蚀刻形成通孔，通过通孔对外延层2以及承压区3进行离子注入，以形成源区欧姆接触区21和漏极欧姆接触区31；
步骤5：清除所有的阻挡层9，进行氧化或者淀积形成绝缘层8；
步骤6：在绝缘层8上形成阻挡层9，并对阻挡层9以及绝缘层8蚀刻形成通孔，之后淀积源极金属层6以及漏极金属层5；
步骤7：重新形成阻挡层9，并对阻挡层9以及绝缘层8蚀刻形成通孔，淀积栅极金属层7；
步骤a、重新形成阻挡层9，并对阻挡层9蚀刻形成通孔，淀积漏极金属成为突起部51，形成所述突起部51与隔离区3和承压区4的平行板电容器；
步骤8：清除阻挡层9，完成制造；
所述碳化硅衬底1以及外延层2均为N型，所述隔离区3、承压区4、漏极欧姆接触区31以及源区欧姆接触区21均为P型。
如图10所示，上述制造方法得到的功率器件，包括：
一碳化硅衬底1；
一外延层2，所述外延层2连接至所述碳化硅衬底1上侧面，所述外延层2上设有源区欧姆接触区21；
一隔离区3，所述隔离区3底部连接至所述碳化硅衬底1上侧面，所述隔离区3一侧面连接至所述外延层2，所述隔离区3上设有漏极欧姆接触区31；
一承压区4，所述承压区4底部以及一侧面连接至所述外延层2，所述承压区4另一侧面连接至所述隔离区3；
一漏极金属层5，所述漏极金属层5连接至所述漏极欧姆接触区31；
一源极金属层6，所述源极金属层6连接至所述源区欧姆接触区21；
一栅极金属层7，所述栅极金属层7连接至所述外延层2；
所述漏极金属层5、源极金属层6以及栅极金属层7之间均设有绝缘层8，所述碳化硅衬底1以及外延层2均为N型，所述隔离区3、承压区4、漏极欧姆接触区31以及源区欧姆接触区21均为P型。
所述漏极金属层5设有突起部51，所述突起部51一侧面连接至所述绝缘层8，所述突起部51位于隔离区3以及设定长度的承压区4上方。
漏极金属层5的突起部51和绝缘层8以及下方的隔离区3和小部分承压区4形成了平行板电容器，其有感生电荷的效果。
在漏极金属层5承受大电压时，漏极金属层5为高电平，在隔离区3和小部分承压区4感应生成电子，会进一步降低这两个区域的空穴浓度，从而降低这两个区域的等效掺杂浓度，进而提高承受电压的能力；故在更小尺寸下就能实现器件原来的耐压特性，实现器件的小尺寸化。
在漏极金属层5处于低电平时，等效电容器上下板没有电势差，对器件的导通特性没有影响。
虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。
Claims (3)
1.一种P型SiC LDMOS功率器件的制造方法，其特征在于，包括如下步骤：
步骤1：准备一具有外延层的碳化硅衬底；
步骤2：在外延层上形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对外延层进行离子注入，形成隔离区；
步骤3：重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对外延层进行离子注入，形成承压区；
步骤4：重新形成阻挡层，并对阻挡层蚀刻形成通孔，通过通孔对外延层以及承压区进行离子注入，以形成源区欧姆接触区和漏极欧姆接触区；
步骤5：清除所有的阻挡层，进行氧化或者淀积形成绝缘层；
步骤6：在绝缘层上形成阻挡层，并对阻挡层以及绝缘层蚀刻形成通孔，之后淀积源极金属层以及漏极金属层；
步骤7：重新形成阻挡层，并对阻挡层以及绝缘层蚀刻形成通孔，淀积栅极金属层；
步骤8：清除阻挡层，完成制造。
2.如权利要求1所述的一种P型SiC LDMOS功率器件的制造方法，其特征在于，所述步骤7与步骤8之间还包括步骤a、重新形成阻挡层，并对阻挡层蚀刻形成通孔，淀积漏极金属成为突起部，形成所述突起部与隔离区和承压区的平行板电容器。
3. 如权利要求1所述的一种P型SiC LDMOS功率器件的制造方法，其特征在于，所述碳化硅衬底以及外延层均为N型，所述隔离区、承压区、漏极欧姆接触区以及源区欧姆接触区均为P型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210436825.2A CN114744029A (zh) | 2022-04-25 | 2022-04-25 | 一种P型SiC LDMOS功率器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210436825.2A CN114744029A (zh) | 2022-04-25 | 2022-04-25 | 一种P型SiC LDMOS功率器件的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114744029A true CN114744029A (zh) | 2022-07-12 |
Family
ID=82283058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210436825.2A Pending CN114744029A (zh) | 2022-04-25 | 2022-04-25 | 一种P型SiC LDMOS功率器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114744029A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115083919A (zh) * | 2022-08-22 | 2022-09-20 | 泰科天润半导体科技（北京）有限公司 | 一种增加耐压能力的碳化硅mosfet的制造方法 |
| CN115101476A (zh) * | 2022-08-22 | 2022-09-23 | 泰科天润半导体科技（北京）有限公司 | 一种提高电流能力的对称碳化硅mosfet的制造方法 |
-
2022
- 2022-04-25 CN CN202210436825.2A patent/CN114744029A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115083919A (zh) * | 2022-08-22 | 2022-09-20 | 泰科天润半导体科技（北京）有限公司 | 一种增加耐压能力的碳化硅mosfet的制造方法 |
| CN115101476A (zh) * | 2022-08-22 | 2022-09-23 | 泰科天润半导体科技（北京）有限公司 | 一种提高电流能力的对称碳化硅mosfet的制造方法 |
| CN115101476B (zh) * | 2022-08-22 | 2022-11-11 | 泰科天润半导体科技（北京）有限公司 | 一种提高电流能力的对称碳化硅mosfet的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114744029A (zh) | 一种P型SiC LDMOS功率器件的制造方法 | |
| CN103337498B (zh) | 一种bcd半导体器件及其制造方法 | |
| CN109461774B (zh) | 一种含高介电系数介质块的hemt器件 | |
| CN115632031B (zh) | 集成栅保护机制的平面栅碳化硅mosfet的制造方法 | |
| TW480603B (en) | Self-aligned silicon carbide LMOSFET | |
| CN114744023A (zh) | 一种U型栅沟槽型SiC MOSFET的制造方法 | |
| CN114512535B (zh) | 一种双通道SiC横向LDMOS功率器件的制造方法 | |
| CN114496761B (zh) | 一种圆形栅纵向mosfet功率器件的制造方法 | |
| CN115376924A (zh) | 低体二极管正向导通压降的沟槽型碳化硅mosfet的制造方法 | |
| CN115360096A (zh) | 一种集成异质结二极管的平面栅碳化硅mosfet的制造方法 | |
| CN108538909A (zh) | 具有电荷补偿块的异质结垂直双扩散金属氧化物半导体场效应管及其制作方法 | |
| CN108511527A (zh) | 具有电荷补偿块的垂直双扩散金属氧化物半导体场效应管及其制作方法 | |
| CN114999922B (zh) | 一种具有耐压结构的碳化硅mosfet的制造方法 | |
| CN217485452U (zh) | 一种P型SiC LDMOS功率器件 | |
| CN113410299B (zh) | 一种高耐压的n沟道LDMOS器件及其制备方法 | |
| CN114759079A (zh) | 一种集成JBS的沟槽型SiC晶体管的制造方法 | |
| CN218215312U (zh) | 一种非对称沟槽型碳化硅mosfet | |
| CN217485451U (zh) | 一种U型栅沟槽型SiC MOSFET | |
| CN218274606U (zh) | 一种提高电流能力的碳化硅mosfet | |
| CN115083919B (zh) | 一种增加耐压能力的碳化硅mosfet的制造方法 | |
| CN115000016B (zh) | 一种提高电流能力的碳化硅mosfet的制造方法 | |
| CN102024758B (zh) | 肖特基二极管的制造方法 | |
| CN115101476B (zh) | 一种提高电流能力的对称碳化硅mosfet的制造方法 | |
| CN218274611U (zh) | 一种低体二极管正向导通压降的沟槽型碳化硅mosfet | |
| CN218769540U (zh) | 一种具有耐压结构的碳化硅mosfet |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |