CN115101476A - 一种提高电流能力的对称碳化硅mosfet的制造方法 - Google Patents
一种提高电流能力的对称碳化硅mosfet的制造方法 Download PDFInfo
- Publication number
- CN115101476A CN115101476A CN202211003002.7A CN202211003002A CN115101476A CN 115101476 A CN115101476 A CN 115101476A CN 202211003002 A CN202211003002 A CN 202211003002A CN 115101476 A CN115101476 A CN 115101476A
- Authority
- CN
- China
- Prior art keywords
- silicon carbide
- barrier layer
- hole
- region
- carbide substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 67
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 230000005669 field effect Effects 0.000 title abstract description 4
- 239000004065 semiconductor Substances 0.000 title abstract description 4
- 230000004888 barrier function Effects 0.000 claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 238000005530 etching Methods 0.000 claims abstract description 36
- 239000002184 metal Substances 0.000 claims abstract description 34
- 238000002407 reforming Methods 0.000 claims abstract description 28
- 238000000151 deposition Methods 0.000 claims abstract description 15
- 238000005468 ion implantation Methods 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 9
- 230000001590 oxidative effect Effects 0.000 claims abstract description 8
- 238000001465 metallisation Methods 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 2
- 150000004706 metal oxides Chemical class 0.000 abstract description 2
- 230000008021 deposition Effects 0.000 abstract 1
- 230000009977 dual effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种提高电流能力的对称碳化硅MOSFET的制造方法，包括：在碳化硅衬底上方形成第一N型区以及第二N型区；对第一N型区以及第二N型区进行离子注入，形成第一源区、第二源区、第三源区以及第四源区；在碳化硅衬底上方重新形成第一阻挡层，并对第一阻挡层蚀刻形成通孔，通过通孔区域对碳化硅衬底进行氧化，形成第一栅极绝缘层；在碳化硅衬底下方重新形成第二阻挡层，并对第二阻挡层蚀刻形成通孔，通过通孔区域对碳化硅衬底进行氧化，形成第二栅极绝缘层；通过淀积方式，形成第一源极金属层、第二源极金属层、第一漏极金属层、第二漏极金属层、第一栅极金属层以及第二栅极金属层，提高器件的电流能力，增加器件驱动能力。
Description
技术领域
本发明涉及一种提高电流能力的对称碳化硅MOSFET的制造方法。
背景技术
SiC器件碳化硅(SiC)材料因其优越的物理特性，广泛受到人们的关注和研究。在当下对于SiC器件的研究还主要集中在纵向功率器件中，对于SiC集成电路的研究还相对较少。尤其是对于集成电路中横向器件的器件结构研究更少，仅就最基础的对称横向器件集成做研究。
现有技术中存在SiC器件本征载流子浓度较低，饱和迁移率较低的问题。故在高速小尺寸集成电路中存在器件响应速度慢，相同驱动能力要求下器件的尺寸更大。
发明内容
本发明要解决的技术问题，在于提供一种提高电流能力的对称碳化硅MOSFET的制造方法，提高器件的电流能力，增加器件驱动能力。
本发明是这样实现的：一种提高电流能力的对称碳化硅MOSFET的制造方法，具体包括如下步骤：
步骤1：在碳化硅衬底上方形成第一阻挡层，并对第一阻挡层蚀刻形成通孔，通过通孔区域对碳化硅衬底进行离子注入，在碳化硅衬底下方形成第二阻挡层，并对第二阻挡层蚀刻形成通孔，通过通孔区域对碳化硅衬底进行离子注入，最终形成第一N型区以及第二N型区；
步骤2：在碳化硅衬底上方重新形成第一阻挡层，并对第一阻挡层蚀刻形成通孔，通过通孔区域对第一N型区以及第二N型区进行离子注入，形成第一源区以及第三源区，在碳化硅衬底下方重新形成第二阻挡层，并对第二阻挡层蚀刻形成通孔，通过通孔区域对第一N型区以及第二N型区进行离子注入，形成第二源区以及第四源区；
步骤3：在碳化硅衬底上方重新形成第一阻挡层，并对第一阻挡层蚀刻形成通孔，通过通孔区域对碳化硅衬底进行氧化，形成第一栅极绝缘层；在碳化硅衬底下方重新形成第二阻挡层，并对第二阻挡层蚀刻形成通孔，通过通孔区域对碳化硅衬底进行氧化，形成第二栅极绝缘层；
步骤4：重新形成第一阻挡层，并对第一阻挡层蚀刻形成通孔，通过通孔对第一源区淀积，形成第一源极金属层，重新形成第二阻挡层，并对第二阻挡层蚀刻形成通孔，通过通孔对第二源区淀积，形成第二源极金属层；
步骤5：重新形成第一阻挡层，并对第一阻挡层蚀刻形成通孔，通过通孔对第三源区淀积，形成第一漏极金属层，重新形成第二阻挡层，并对第二阻挡层蚀刻形成通孔，通过通孔对第四源区淀积，形成第二漏极金属层；
步骤6：重新形成第一阻挡层，并对第一阻挡层蚀刻栅极金属淀积区，淀积形成第一栅极金属层，重新形成第二阻挡层，并对第二阻挡层蚀刻栅极金属淀积区，淀积形成第二栅极金属层。
进一步地，所述碳化硅衬底为P型。
进一步地，所述第一源区、第二源区、第三源区以及第四源区均为N+型。
本发明的优点在于：
一、在MOSFET的上下方的栅氧靠近体内层表面构建导电沟道，同时构建的沟道可以提高器件的电流能力，增加器件驱动能力；
二、器件的源极和漏极是完全对称的结构，器件的源极和漏极可以调换使用；
四、器件在上下表面分别有单独的MOSFET结构，其上表面或者下表面的MOSFET结构损坏对另外一个导电机制没有影响，只是电流能力下降一半，器件可以继续降额使用，提高了可靠性。
附图说明
下面参照附图结合实施例对本发明作进一步的说明。
图1是本发明一种提高电流能力的对称碳化硅MOSFET的制造方法流程图一。
图2是本发明一种提高电流能力的对称碳化硅MOSFET的制造方法流程图二。
图3是本发明一种提高电流能力的对称碳化硅MOSFET的制造方法流程图三。
图4是本发明一种提高电流能力的对称碳化硅MOSFET的制造方法流程图四。
图5是本发明一种提高电流能力的对称碳化硅MOSFET的制造方法流程图五。
图6是本发明一种提高电流能力的对称碳化硅MOSFET的制造方法流程图六。
图7是本发明一种用于碳化硅集成电路双栅碳化硅MOSFET的原理示意图。
图8是本发明一种用于碳化硅集成电路双栅碳化硅MOSFET的横截面图。
具体实施方式
如图1至8所示，本发明一种提高电流能力的对称碳化硅MOSFET的制造方法，具体包括如下步骤：
步骤1：在碳化硅衬底101上方形成第一阻挡层a，并对第一阻挡层a蚀刻形成通孔，通过通孔区域对碳化硅衬底101进行离子注入，在碳化硅衬底101下方形成第二阻挡层b，并对第二阻挡层b蚀刻形成通孔，通过通孔区域对碳化硅衬底101进行离子注入，最终形成第一N型区106以及第二N型区107，所述碳化硅衬底101为P型；
步骤2：在碳化硅衬底101上方重新形成第一阻挡层a，并对第一阻挡层a蚀刻形成通孔，通过通孔区域对第一N型区106以及第二N型区107进行离子注入，形成第一源区1061以及第三源区1071，在碳化硅衬底101下方重新形成第二阻挡层b，并对第二阻挡层b蚀刻形成通孔，通过通孔区域对第一N型区106以及第二N型区107进行离子注入，形成第二源区1062以及第四源区1072；所述第一源区1061、第二源区1062、第三源区1071以及第四源区1072均为N+型；
步骤3：在碳化硅衬底101上方重新形成第一阻挡层a，并对第一阻挡层a蚀刻形成通孔，通过通孔区域对碳化硅衬底101进行氧化，形成第一栅极绝缘层102；在碳化硅衬底101下方重新形成第二阻挡层b，并对第二阻挡层b蚀刻形成通孔，通过通孔区域对碳化硅衬底101进行氧化，形成第二栅极绝缘层103；
步骤4：重新形成第一阻挡层a，并对第一阻挡层a蚀刻形成通孔，通过通孔对第一源区1061淀积，形成第一源极金属层108，重新形成第二阻挡层b，并对第二阻挡层b蚀刻形成通孔，通过通孔对第二源区1062淀积，形成第二源极金属层109；
步骤5：重新形成第一阻挡层a，并对第一阻挡层a蚀刻形成通孔，通过通孔对第三源区1071淀积，形成第一漏极金属层110，重新形成第二阻挡层b，并对第二阻挡层b蚀刻形成通孔，通过通孔对第四源区1072淀积，形成第二漏极金属层111；
步骤6：重新形成第一阻挡层a，并对第一阻挡层a蚀刻栅极金属淀积区，淀积形成第一栅极金属层104，重新形成第二阻挡层b，并对第二阻挡层b蚀刻栅极金属淀积区，淀积形成第二栅极金属层105。
该制造方法，也可以先用上述过程完成单面的MOSFET器件结构制造，之后再完成另外一面的MOSFET器件结构制造。
如图7和8所示，本发明制造方法得到的MOSFET，其结构包括：
碳化硅衬底101，所述碳化硅衬底101为P型；
第一栅极绝缘层102，所述第一栅极绝缘层102设于所述碳化硅衬底101上侧面；
第二栅极绝缘层103，所述第二栅极绝缘层102设于所述碳化硅衬底101下侧面；
第一栅极金属层104，所述第一栅极金属层104设于所述第一栅极绝缘层102上；
第二栅极金属层105，所述第二栅极金属层105设于所述第二栅极绝缘层103上；
第一N型区106，所述第一N型区106设于所述碳化硅衬底101左侧，所述第一N型区106内设有上下对称的第一源区1061以及第二源区1062；
第二N型区107，所述第二N型区107设于所述碳化硅衬底101右侧，所述第二N型区107内设有上下对称的第三源区1071以及第四源区1072，所述第一源区1061、第二源区1062、第三源区1071以及第四源区1072均为N+型；
第一源极金属层108，所述第一源极金属层108连接至第一源区1061；
第二源极金属层109，所述第二源极金属层109连接至第二源区1062；
第一漏极金属层110，所述第一漏极金属层110连接至第三源区1071；
以及，第二漏极金属层111，所述第二漏极金属层111连接至第四源区1072。
该MOSFET属于横向器件，源极和漏极可以调换位置。该MOSFET中有两个横向MOSFET结构，分别位于MOSFET的上表面和下表面，上下表面的MOSFET结构可以提高器件的电流能力。该MOSFET在提高器件的电流能力的同时，在器件上表面或者下表面的MOSFET结构损坏时，另外一个MOSFET结构还可以继续工作，可以降额使用，增加了器件的可靠性。该器件在器件尺寸缩小之后仍然具有使用价值。在器件尺寸缩小之后，衬底尺寸下降，上下对称栅可以增加器件的栅控能力，对器件的状态控制更精确。
虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。
Claims (3)
1.一种提高电流能力的对称碳化硅MOSFET的制造方法，其特征在于，具体包括如下步骤：
步骤1：在碳化硅衬底上方形成第一阻挡层，并对第一阻挡层蚀刻形成通孔，通过通孔区域对碳化硅衬底进行离子注入，在碳化硅衬底下方形成第二阻挡层，并对第二阻挡层蚀刻形成通孔，通过通孔区域对碳化硅衬底进行离子注入，最终形成第一N型区以及第二N型区；
步骤2：在碳化硅衬底上方重新形成第一阻挡层，并对第一阻挡层蚀刻形成通孔，通过通孔区域对第一N型区以及第二N型区进行离子注入，形成第一源区以及第三源区，在碳化硅衬底下方重新形成第二阻挡层，并对第二阻挡层蚀刻形成通孔，通过通孔区域对第一N型区以及第二N型区进行离子注入，形成第二源区以及第四源区；
步骤3：在碳化硅衬底上方重新形成第一阻挡层，并对第一阻挡层蚀刻形成通孔，通过通孔区域对碳化硅衬底进行氧化，形成第一栅极绝缘层；在碳化硅衬底下方重新形成第二阻挡层，并对第二阻挡层蚀刻形成通孔，通过通孔区域对碳化硅衬底进行氧化，形成第二栅极绝缘层；
步骤4：重新形成第一阻挡层，并对第一阻挡层蚀刻形成通孔，通过通孔对第一源区淀积，形成第一源极金属层，重新形成第二阻挡层，并对第二阻挡层蚀刻形成通孔，通过通孔对第二源区淀积，形成第二源极金属层；
步骤5：重新形成第一阻挡层，并对第一阻挡层蚀刻形成通孔，通过通孔对第三源区淀积，形成第一漏极金属层，重新形成第二阻挡层，并对第二阻挡层蚀刻形成通孔，通过通孔对第四源区淀积，形成第二漏极金属层；
步骤6：重新形成第一阻挡层，并对第一阻挡层蚀刻栅极金属淀积区，淀积形成第一栅极金属层，重新形成第二阻挡层，并对第二阻挡层蚀刻栅极金属淀积区，淀积形成第二栅极金属层。
2.如权利要求1所述的一种提高电流能力的对称碳化硅MOSFET的制造方法，其特征在于，所述碳化硅衬底为P型。
3.如权利要求1所述的一种提高电流能力的对称碳化硅MOSFET的制造方法，其特征在于，所述第一源区、第二源区、第三源区以及第四源区均为N+型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211003002.7A CN115101476B (zh) | 2022-08-22 | 2022-08-22 | 一种提高电流能力的对称碳化硅mosfet的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211003002.7A CN115101476B (zh) | 2022-08-22 | 2022-08-22 | 一种提高电流能力的对称碳化硅mosfet的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115101476A true CN115101476A (zh) | 2022-09-23 |
| CN115101476B CN115101476B (zh) | 2022-11-11 |
Family
ID=83301471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211003002.7A Active CN115101476B (zh) | 2022-08-22 | 2022-08-22 | 一种提高电流能力的对称碳化硅mosfet的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115101476B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140106504A1 (en) * | 2012-10-17 | 2014-04-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| CN104810397A (zh) * | 2014-01-26 | 2015-07-29 | 国家电网公司 | 一种超级结碳化硅mosfet器件及其制作方法 |
| US20170243970A1 (en) * | 2016-02-24 | 2017-08-24 | General Electric Company | Silicon carbide device and method of making thereof |
| US20190013383A1 (en) * | 2015-09-10 | 2019-01-10 | Institute of Microelectronics ,Chinese Academy of Sciences | Silicon carbide mosfet device and method for manufacturing the same |
| CN210778610U (zh) * | 2019-09-18 | 2020-06-16 | 深圳爱仕特科技有限公司 | 一种具有p+区域自对准工艺的碳化硅MOSFET器件 |
| CN114496761A (zh) * | 2022-04-06 | 2022-05-13 | 泰科天润半导体科技（北京）有限公司 | 一种圆形栅纵向mosfet功率器件的制造方法 |
| CN114744029A (zh) * | 2022-04-25 | 2022-07-12 | 泰科天润半导体科技（北京）有限公司 | 一种P型SiC LDMOS功率器件的制造方法 |
-
2022
- 2022-08-22 CN CN202211003002.7A patent/CN115101476B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140106504A1 (en) * | 2012-10-17 | 2014-04-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| CN104810397A (zh) * | 2014-01-26 | 2015-07-29 | 国家电网公司 | 一种超级结碳化硅mosfet器件及其制作方法 |
| US20190013383A1 (en) * | 2015-09-10 | 2019-01-10 | Institute of Microelectronics ,Chinese Academy of Sciences | Silicon carbide mosfet device and method for manufacturing the same |
| US20170243970A1 (en) * | 2016-02-24 | 2017-08-24 | General Electric Company | Silicon carbide device and method of making thereof |
| CN210778610U (zh) * | 2019-09-18 | 2020-06-16 | 深圳爱仕特科技有限公司 | 一种具有p+区域自对准工艺的碳化硅MOSFET器件 |
| CN114496761A (zh) * | 2022-04-06 | 2022-05-13 | 泰科天润半导体科技（北京）有限公司 | 一种圆形栅纵向mosfet功率器件的制造方法 |
| CN114744029A (zh) * | 2022-04-25 | 2022-07-12 | 泰科天润半导体科技（北京）有限公司 | 一种P型SiC LDMOS功率器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115101476B (zh) | 2022-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9240469B2 (en) | Transverse ultra-thin insulated gate bipolar transistor having high current density | |
| CN102694009B (zh) | 半导体器件及其制造方法 | |
| JP2003092405A (ja) | 半導体装置及びその製造方法 | |
| CN107808899A (zh) | 具有混合导电模式的横向功率器件及其制备方法 | |
| CN105679816A (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN105932055A (zh) | 一种平面栅igbt及其制作方法 | |
| CN104409507B (zh) | 低导通电阻vdmos器件及制备方法 | |
| CN104409487A (zh) | 体硅双向击穿保护双栅绝缘隧穿增强晶体管及其制造方法 | |
| CN102184945A (zh) | 一种槽栅型mosfet器件 | |
| CN115360096A (zh) | 一种集成异质结二极管的平面栅碳化硅mosfet的制造方法 | |
| CN105789291A (zh) | 一种双分裂沟槽栅电荷存储型igbt及其制造方法 | |
| CN108538909A (zh) | 具有电荷补偿块的异质结垂直双扩散金属氧化物半导体场效应管及其制作方法 | |
| CN114759079A (zh) | 一种集成JBS的沟槽型SiC晶体管的制造方法 | |
| CN103681824A (zh) | 功率半导体元件 | |
| CN109698196B (zh) | 功率半导体器件 | |
| CN218274607U (zh) | 一种降低栅电荷的碳化硅mosfet | |
| CN103117309A (zh) | 一种横向功率器件结构及其制备方法 | |
| CN115101476B (zh) | 一种提高电流能力的对称碳化硅mosfet的制造方法 | |
| WO2019242101A1 (zh) | 氧化镓垂直结构半导体电子器件及其制作方法 | |
| CN108447904B (zh) | 一种横向igbt的制造方法 | |
| CN105428408A (zh) | 一种场截止型沟槽栅igbt器件 | |
| CN115376923A (zh) | 一种非对称沟槽型碳化硅mosfet的制造方法 | |
| CN111370464A (zh) | 沟槽栅功率器件及其制造方法 | |
| CN218274598U (zh) | 一种提高电流能力的对称碳化硅mosfet | |
| CN104409508A (zh) | Soi衬底双向击穿保护双栅绝缘隧穿增强晶体管及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |