CN103337498B - 一种bcd半导体器件及其制造方法 - Google Patents
一种bcd半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN103337498B CN103337498B CN201310213004.3A CN201310213004A CN103337498B CN 103337498 B CN103337498 B CN 103337498B CN 201310213004 A CN201310213004 A CN 201310213004A CN 103337498 B CN103337498 B CN 103337498B
- Authority
- CN
- China
- Prior art keywords
- metal
- trap
- high pressure
- type
- nldmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种BCD半导体器件极其实现方法，包括高压nLIGBT器件（1）、第一类高压nLDMOS器件（2）、第二类高压nLDMOS器件（3）、第三类高压nLDMOS器件（4）、低压NMOS器件（5）、低压PMOS器件（6）和低压NPN器件（7）；所述在高压nLIGBT器件（1）和第一类高压nLDMOS（2）的n型漂移区阱（21、22）中分别引入n型重掺杂层（201、202）；p型降场层（301、302）分别位于n型重掺杂层（201、202）的下方、被n型漂移区阱（21、22）包围。实现了在相同芯片面积的情况下具有更小的导通电阻（或在相同的导通能力的情况下具有更小的芯片面积）。且其制造方法简单，工艺难度相对较低。
Description
技术领域
本发明属于半导体功率器件技术领域，涉及一种BCD（Bipolar CMOS DMOS）器件及其制造方法。
背景技术
高压功率集成电路常利用Bipolar晶体管的高模拟精度、CMOS的高集成度以及DMOS（Double-diffused MOSFET）的高功率或电压特性，将Bipolar模拟电路、CMOS逻辑电路、CMOS模拟电路和DMOS高压功率器件单片集成在一起（简称BCD器件）。横向高压器件由于漏极、栅极、源极都在芯片表面，易于通过内部连接与低压信号电路集成，被广泛应用于高压功率集成电路中。但由于DMOS器件的比导通电阻（Specific on-resistance, Ron,sp）与器件击穿电压（Breakdown Voltage, BV）存在Ron,sp∝BV2.3~2.6的关系，使得器件在高压应用时，导通电阻急剧上升，这就限制了横向高压DMOS器件在高压功率集成电路中的应用，尤其是在要求低导通损耗和小芯片面积的电路中。为了克服高导通电阻的问题，J. A. APPLES等人提出了RESURF（Reduced SURface Field）降低表面场技术，被广泛应用于高压器件的设计中。基于RESURF耐压原理，我们已经发明了BCD半导体器件及其制造技术（专利号：ZL200810148118.3），在单晶衬底上实现nLIGBT、nLDMOS、低压NMOS、低压PMOS和低压NPN的单片集成，得到性能优良的高压、高速、低导通损耗的功率器件，由于没有采用外延工艺，芯片具有较低的制造成本。
本发明在之前发明ZL200810148118.3（发明名称：BCD半导体器件及其制造方法）的基础上，提出一种新型的BCD半导体器件及其制造方法，能够在同一芯片上同时集成高压nLIGBT、三类高压nLDMOS、低压NMOS、低压PMOS和低压NPN等半导体器件，其中，所集成的高压半导体器件与常规具有降场层的高压半导体器件相比，在相同芯片面积的情况下具有更小的导通电阻（或在相同的导通能力的情况下具有更小的芯片面积）。所述制造方法简单，工艺难度相对较低。
发明内容
本发明的目的是这样达到的：一种BCD半导体器件，如图1所示，包括集成于同一芯片上的高压nLIGBT器件1、第一类高压nLDMOS器件2、第二类高压nLDMOS器件3、第三类高压nLDMOS器件4、低压NMOS器件5、低压PMOS器件6和低压NPN器件7。
所述高压nLIGBT器件1直接做在p型衬底10中，n型重掺杂层201位于场氧化层51下、被n型漂移区阱21包围；p型降场层301位于n型重掺杂层201下方；p+阳极区72处于阳极金属902下、被n型漂移区阱21包围；n+阴极区81和p+阱接触区71并排处于阴极金属901下、被p型体区31包围；多晶硅栅61部分处于栅氧化层41上、部分处于场氧化层51上；阴极金属901、阳极金属902和多晶硅栅61之间通过金属前介质11相互隔离。
所述第一类高压nLDMOS器件2直接做在p型衬底10中，n型重掺杂层202位于场氧化层51下、被n型漂移区阱22包围；p型降场层302位于n型重掺杂层202下方；n+漏区83处于漏极金属904下、被n型漂移区阱22包围；n+源区82和p+阱接触区73并排处于源极金属903下、被p型体区32包围；多晶硅栅63部分处于栅氧化层42上、部分处于场氧化层51上；源极金属903、漏极金属904和多晶硅栅63之间通过金属前介质11相互隔离。
所述第二类高压nLDMOS器件3直接做在p型衬底10中，n+漏区85处于漏极金属906下、被n型漂移区阱23包围；n+源区84和p+阱接触区74并排处于源极金属905下、被p型体区33包围；多晶硅栅65部分处于栅氧化层43上、部分处于场氧化层51上； 源极金属905、漏极金属906和多晶硅栅65直接通过金属前介质11相互隔离。
所述第三类高压nLDMOS器件4直接做在p型衬底10中，n+漏区87处于漏极金属908下、被n型漂移区阱24包围；n+源区86和p+阱接触区75并排处于源极金属907下、被p型体区34包围；多晶硅栅66处于栅氧化层44上；源极金属907、漏极金属908和多晶硅栅66之间通过金属前介质11相互隔离。
所述低压NMOS器件5做在p型阱35中，p型阱35被衬底10包围，其n+漏区89处于漏极金属910下、被p型阱35包围；n+源区88和p+阱接触区76并排处于源极金属909下、被p型阱35包围；多晶硅栅67处于栅氧化层45上、金属前介质11下；多晶硅栅67、源极金属909和漏极金属910通过金属前介质11相互隔离。
所述低压PMOS器件6做在n漂移区阱25中，p+漏区78处于漏极金属912下、被n型漂移区阱25包围，所述p+源区77和n+阱接触区810并排处于源极金属911下、被n型漂移区阱25包围，所述多晶硅栅68处于栅氧化层46上、金属前介质11下，所述多晶硅栅68、源极金属911和漏极金属912通过金属前介质11相互隔离。
所述低压NPN器件7直接做在p型衬底10中，集电区n型阱26置于p型衬底10中，所述基区p型阱36被集电区n型阱26包围，所述基极p+接触区79位于基极金属914下、被基区p阱36包围，所述发射极n+区812位于发射极金属915下、被基区p型阱36包围，所述集电极n+区811位于集电极金属913下、被n型漂移区阱26包围，集电极金属913、基极金属914和发射极金属915通过金属前介质11相互隔离。
所述的BCD半导体器件中，在高压nLIGBT器件1的n型漂移区阱21和第一类高压nLDMOS器件2的n型漂移区阱22中分别引入n型重掺杂层201、202，开态时，为高压器件提供表面低阻通道，从而降低器件的比导通电阻，缓解耐压和比导通电阻的矛盾关系。
上述BCD器件的制造方法包括以下步骤：
第一步，采用光刻和离子注入工艺，在p型衬底10中注入n型杂质，扩散形成n型漂移区阱21～26；所述的p型衬底电阻率10～200欧姆·厘米，n型杂质注入剂量1E12cm-2～1E13cm-2；
第二步，采用光刻和离子注入工艺，在p型衬底10中注入p型杂质，扩散形成p型体区31~36，p型杂质注入剂量为1E12cm-2～5E13cm-2；
第三步，形成场氧化层51；
第四步，采用光刻和离子注入工艺，在p型衬底10上注入p型杂质，形成p型埋层12~16；在n型漂移区阱21、22中注入p型杂质形成p型降场层301、302；所述的p型杂质注入剂量为1E12cm-2～2E13cm-2；
第五步，采用光刻和离子注入工艺，在n型漂移区阱21、22中注入n型杂质，形成n型重掺杂层201、202，n型杂质注入剂量为1E12cm-2~2E13cm-2；
第六步，形成nLIGBT 器件1、第一类高压nLDMOS器件2、第二类高压nLDMOS器件3、第三类高压nLDMOS器件4、低压NMOS器件5和低压PMOS器件6的栅氧化层41~46，栅氧化层厚度为7nm~100nm；
第七步，形成nLIGBT器件1的多晶硅栅61和多晶硅场板62、第一类高压nLDMOS器件2的多晶硅栅63和多晶硅场板64、第二类高压nLDMOS器件3的多晶硅栅65，第三类高压nLDMOS器件4的多晶硅栅66，低压NMOS器件5的多晶硅栅67和低压PMOS器件6的多晶硅栅68，多晶硅栅方块电阻值为10~40欧姆/方块；
第八步，先后注入n型（或p型）杂质和p型（或n型）杂质形成nLIGBT器件1的n+阴极区81、nLIGBT的p+阱接触区71、nLIGBT的p+阳极区72、第一类高压nLDMOS器件2的n+源区82、第一类高压nLDMOS器件2的p+阱接触区73、第一类高压nLDMOS器件2的n+漏区83、第二类高压nLDMOS器件3的n+源区84、第二类高压nLDMOS器件3的p+阱接触区74、第二类高压nLDMOS器件3的n+漏区85、第三类高压nLDMOS器件4的n+源区86、第三类高压nLDMOS器件4的p+阱接触区75、第三类高压nLDMOS器件4的n+漏区87、低压NMOS器件5的n+源区88、低压NMOS器件5的p+阱接触区76、低压NMOS器件5的n+漏区89、低压PMOS器件6的p+源区77、低压PMOS器件6的n+阱接触区810、低压PMOS器件6的p+漏区78、NPN器件7的集电极n+区811，NPN器件7的基极p+接触区79，NPN器件7的发射极n+区812，n型杂质和p型杂质注入剂量1E15 cm-2～2E16 cm-2；
第九步，淀积形成金属前介质11；
第十步，形成高压nLIGBT器件1的阴极金属901和阳极金属902，第一类高压nLDMOS器件2的源极金属903和漏极金属904，第二类高压nLDMOS器件3的源极金属905和漏极金属906，第三类高压nLDMOS器件4的源极金属907和漏极金属908，低压NMOS器件5的源极金属909和漏极金属910，低压PMOS器件6的源极金属911和漏极金属912，NPN器件7的集电极金属913、基极金属914和发射极金属915。
需要说明的是：
（1）所述的高压nLIGBT器件1、第一类nLDMOS器件2、第二类nLDMOS器件3、第三类nLDMOS器件4、低压NMOS器件5还可以具有p型埋层12~16，p型埋层12~16分别位于p型体区31~35与衬底10之间；p型埋层可以降低n+源区、p型体区和n型漂移区阱构成的NPN寄生三极管的电阻，防止寄生三极管开启，改善高压器件的安全工作区。
（2）所述的nLIGBT器件1和第一类nLDMOS器件2还可以具有多晶硅场板62、64，多晶硅场板62、64位于场氧化层51上方、分别与阳极金属902和漏极金属904相连；多晶硅场板可以优化器件表面电场分布，进一步提高器件的击穿电压。
（3）所述n型阱21~26不同器件可分步形成，也可同时形成；所述p型阱31~36不同器件可分步形成，也可同时形成；所述n型重掺杂层201、202不同器件可以分步形成，也可以同时形成；所述p型降场层301、302不同器件可以分步形成，也可同时形成；所述的场氧化层51可以在第四步和第五步之前完成，也可以在第四步和第五步之后完成。
本发明的优点是：本发明在衬底10上实现nLIGBT、nLDMOS、低压NMOS、低压PMOS和低压NPN的单片集成。由于n型重掺杂层201、202分别位于n型漂移区阱21和22表面，器件正向导通时，n型重掺杂层201、202增加了漂移区中多数载流子，为高压器件提供了一个的表面低阻的导电沟道，提高器件的电导率，大大降低了高压器件的比导通电阻，从而降低芯片的制造成本。与常规具有降场层的高压半导体器件相比，本发明提供的高压半导体器件在相同芯片面积的情况下具有更小的导通电阻（或在相同的导通能力的情况下具有更小的芯片面积）。本发明的nLIGBT器件、nLDMOS器件还具有高耐压和低的比导通电阻等特点。
附图说明
图1是本发明提供的BCD半导体器件的结构示意图。
图中，10是p型衬底，11是金属前介质，21~26是n型漂移区阱，201、202是n型重掺杂层，301、302是p型降场层，31~36是p型阱，12~16是p型埋层，41~46是栅氧化层，51是场氧化层，61、63、65~68是多晶硅栅，62、64是多晶硅场板，71~79是p+的各区，81~89是n+的各区，810~812是低压器件的各极n+区， 901~915是各金属电极。
具体实施方式
本发明给出了一种新型的BCD半导体器件，如图1所示：
所述高压nLIGBT器件1直接做在p型衬底10中，n型重掺杂层201位于场氧化层51下、被n型漂移区阱21包围；p型降场层301位于n型重掺杂层201下方；p+阳极区72处于阳极金属902下、被n型漂移区阱21包围；n+阴极区81和p+阱接触区71并排处于阴极金属901下、被p型体区31包围；多晶硅栅61部分处于栅氧化层41上、部分处于场氧化层51上；阴极金属901、阳极金属902和多晶硅栅61之间通过金属前介质11相互隔离。
所述第一类高压nLDMOS器件2直接做在p型衬底10中，n型重掺杂层202位于场氧化层51下、被n型漂移区阱22包围；p型降场层302位于n型重掺杂层202下方；n+漏区83处于漏极金属904下、被n型漂移区阱22包围；n+源区82和p+阱接触区73并排处于源极金属903下、被p型体区32包围；多晶硅栅63部分处于栅氧化层42上、部分处于场氧化层51上；源极金属903、漏极金属904和多晶硅栅63之间通过金属前介质11相互隔离。
所述第二类高压nLDMOS器件3直接做在p型衬底10中，n+漏区85处于漏极金属906下、被n型漂移区阱23包围；n+源区84和p+阱接触区74并排处于源极金属905下、被p型体区33包围；多晶硅栅65部分处于栅氧化层43上、部分处于场氧化层51上；源极金属905、漏极金属906和多晶硅栅65直接通过金属前介质11相互隔离。
所述第三类高压nLDMOS器件4直接做在p型衬底10中，n+漏区87处于漏极金属908下、被n型漂移区阱24包围；n+源区86和p+阱接触区75并排处于源极金属907下、被p型体区34包围；多晶硅栅66处于栅氧化层44上；源极金属907、漏极金属908和多晶硅栅66之间通过金属前介质11相互隔离。
所述低压NMOS器件5做在p型阱35中，p型阱35被衬底10包围，其n+漏区89处于漏极金属910下、被p型阱35包围；n+源区88和p+阱接触区76并排处于源极金属909下、被p型阱35包围；多晶硅栅67处于栅氧化层45上、金属前介质11下；多晶硅栅67、源极金属909和漏极金属910通过金属前介质11相互隔离。
所述低压PMOS器件6做在n漂移区阱25中，p+漏区78处于漏极金属912下、被n型漂移区阱25包围，所述p+源区77和n+阱接触区810并排处于源极金属911下、被n型漂移区阱25包围，所述多晶硅栅68处于栅氧化层46上、金属前介质11下，所述多晶硅栅68、源极金属911和漏极金属912通过金属前介质11相互隔离。
所述低压NPN器件7直接做在p型衬底10中，集电区n型阱26置于p型衬底10中，所述基区p型阱36被集电区n型阱26包围，所述基极p+接触区79位于基极金属914下、被基区p阱36包围，所述发射极n+区812位于发射极金属915下、被基区p型阱36包围，所述集电极n+区811位于集电极金属913下、被n型漂移区阱26包围，集电极金属913、基极金属914和发射极金属915通过金属前介质11相互隔离。
上述BCD半导体器件的制造方法包括以下步骤：
第一步，采用光刻和离子注入工艺，在p型衬底10中注入n型杂质，扩散形成n型漂移区阱21～26；所述的p型衬底电阻率10～200欧姆·厘米，n型杂质注入剂量1E12cm-2～1E13cm-2；
第二步，采用光刻和离子注入工艺，在p型衬底10中注入p型杂质，扩散形成p型体区31~36，p型杂质注入剂量为1E12cm-2～5E13cm-2；
第三步，形成场氧化层51；
第四步，采用光刻和离子注入工艺，在p型衬底10上注入p型杂质，形成p型埋层12~16；在n型漂移区阱21、22中注入p型杂质形成p型降场层301、302；所述的p型杂质注入剂量为1E12cm-2～2E13cm-2；
第五步，采用光刻和离子注入工艺，在n型漂移区阱21、22中注入n型杂质，形成n型重掺杂层201、202，n型杂质注入剂量为1E12cm-2~2E13cm-2；
第六步，形成nLIGBT 器件1、第一类高压nLDMOS器件2、第二类高压nLDMOS器件3、第三类高压nLDMOS器件4、低压NMOS器件5和低压PMOS器件6的栅氧化层41~46，栅氧化层厚度为7nm~100nm；
第七步，形成nLIGBT器件1的多晶硅栅61和多晶硅场板62、第一类高压nLDMOS器件2的多晶硅栅63和多晶硅场板64、第二类高压nLDMOS器件3的多晶硅栅65，第三类高压nLDMOS器件4的多晶硅栅66，低压NMOS器件5的多晶硅栅67和低压PMOS器件6的多晶硅栅68，多晶硅栅方块电阻值为10~40欧姆/方块；
第八步，先后注入n型（或p型）杂质和p型（或n型）杂质形成nLIGBT器件1的n+阴极区81、nLIGBT的p+阱接触区71、nLIGBT的p+阳极区72、第一类高压nLDMOS器件2的n+源区82、第一类高压nLDMOS器件2的p+阱接触区73、第一类高压nLDMOS器件2的n+漏区83、第二类高压nLDMOS器件3的n+源区84、第二类高压nLDMOS器件3的p+阱接触区74、第二类高压nLDMOS器件3的n+漏区85、第三类高压nLDMOS器件4的n+源区86、第三类高压nLDMOS器件4的p+阱接触区75、第三类高压nLDMOS器件4的n+漏区87、低压NMOS器件5的n+源区88、低压NMOS器件5的p+阱接触区76、低压NMOS器件5的n+漏区89、低压PMOS器件6的p+源区77、低压PMOS器件6的n+阱接触区810、低压PMOS器件6的p+漏区78、NPN器件7的集电极n+区811，NPN器件7的基极p+接触区79，NPN器件7的发射极n+区812，n型杂质和p型杂质注入剂量1E15 cm-2～2E16 cm-2；
第九步，淀积形成金属前介质11；
第十步，形成高压nLIGBT器件1的阴极金属901和阳极金属902，第一类高压nLDMOS器件2的源极金属903和漏极金属904，第二类高压nLDMOS器件3的源极金属905和漏极金属906，第三类高压nLDMOS器件4的源极金属907和漏极金属908，低压NMOS器件5的源极金属909和漏极金属910，低压PMOS器件6的源极金属911和漏极金属912，NPN器件7的集电极金属913、基极金属914和发射极金属915。
其中，工艺步骤中的第三步形成场氧化层51可以在p型埋层12~16、p型降场层301和302以及n型重掺杂层201和202形成之前完成，也可以在p型埋层12~16、p型降场层301和302以及n型重掺杂层201和202形成之后完成。场氧化层51的热氧化时间较长，如果在之后完成，将大大影响p型降场层301、302和n型重掺杂层201、202的扩散，从而影响器件性能，因此场氧化层51在重掺杂区形成之前完成，器件效果更好。
本发明在p型衬底10上制造BCD半导体器件，通过在n型漂移区阱21、22中引入n型重掺杂层201、202，为横向高压器件提供一个表面的低阻导电沟道，极大地降低了高压器件的比导通电阻，缓解耐压和比导通电阻之间的矛盾关系，从而降低芯片的制造成本。将高压nLIGBT器件1，第一类高压nLDMOS器件2、第二类高压nLDMOS器件3、第三类高压nLDMOS器件4、低压NMOS器件5、低压PMOS器件6和低压NPN器件7单片集成，减小芯片面积，增大了芯片的应用领域。本发明中，p型衬底10电阻率10~200欧姆·厘米、n型漂移区阱21~26结深2微米~12微米、p型埋层12~16厚度为0.5微米~5微米、p型降场层301、302厚度为0.5~5微米、n型重掺杂层201、202为0.5微米~5微米、p型阱31~36结深0.5微米~6微米、栅氧化层41~46厚度7nm~100nm。在单晶衬底实现nLIGBT器件、nLDMOS器件、低压NMOS器件、低压PMOS器件和低压NPN器件的单片集成，包括：100V~1200V的nLIGBT器件1，100V~1200V的第一类高压nLDMOS器件2，40V~120V的第二类高压nLDMOS器件3，10V~60V的第三类高压nLDMOS器件4，满足高压功率集成电路对高压功率器件的要求。
Claims (4)
1.一种BCD半导体器件，包括高压nLIGBT器件(1)、第一类高压nLDMOS器件(2)、第二类高压nLDMOS器件(3)、第三类高压nLDMOS器件(4)、低压NMOS器件(5)、低压PMOS器件(6)和低压NPN器件(7)；在所述高压nLIGBT器件(1)和第一类高压nLDMOS器件(2)的n型漂移区阱(21、22)中分别引入n型重掺杂层(201、202)；p型降场层(301、302)分别位于n型重掺杂层(201、202)的下方、被n型漂移区阱(21、22)包围，所述高压nLIGBT器件(1)做在p型衬底(10)中，n型重掺杂层(201)位于场氧化层(51)下、被n型漂移区阱(21)包围；p型降场层(301)位于n型重掺杂层(201)下方；p+阳极区(72)处于阳极金属(902)下、被n型漂移区阱(21)包围；n+阴极区(81)和p+阱接触区(71)并排处于阴极金属(901)下、被p型体区(31)包围；多晶硅栅(61)部分处于栅氧化层(41)上、部分处于场氧化层(51)上；阴极金属(901)、阳极金属(902)和多晶硅栅(61)之间通过金属前介质(11)相互隔离；
所述第一类高压nLDMOS器件(2)做在p型衬底(10)中，n型重掺杂层(202)位于场氧化层(51)下、被n型漂移区阱(22)包围；p型降场层(302)位于n型重掺杂层(202)下方；n+漏区(83)处于漏极金属(904)下、被n型漂移区阱(22)包围；n+源区(82)和p+阱接触区(73)并排处于源极金属(903)下、被p型体区(32)包围；多晶硅栅(63)部分处于栅氧化层(42)上、部分处于场氧化层(51)上；源极金属(903)、漏极金属(904)和多晶硅栅(63)之间通过金属前介质(11)相互隔离；
所述第二类高压nLDMOS器件(3)做在p型衬底(10)中，n+漏区(85)处于漏极金属(906)下、被n型漂移区阱(23)包围；n+源区(84)和p+阱接触区(74)并排处于源极金属(905)下、被p型体区(33)包围；多晶硅栅(65)部分处于栅氧化层(43)上、部分处于场氧化层(51)上；源极金属(905)、漏极金属(906)和多晶硅栅(65)直接通过金属前介质(11)相互隔离；
所述第三类高压nLDMOS器件(4)做在p型衬底(10)中，n+漏区(87)处于漏极金属(908)下、被n型漂移区阱(24)包围；n+源区(86)和p+阱接触区(75)并排处于源极金属(907)下、被p型体区(34)包围；多晶硅栅(66)处于栅氧化层(44)上；源极金属(907)、漏极金属(908)和多晶硅栅(66)之间通过金属前介质(11)相互隔离；
所述低压NMOS器件(5)做在p型阱(35)中，p型阱(35)被衬底(10)包围，其n+漏区(89)处于漏极金属(910)下、被p型阱(35)包围；n+源区(88)和p+阱接触区(76)并排处于源极金属(909)下、被p型阱(35)包围；多晶硅栅(67)处于栅氧化层(45)上、金属前介质(11)下；多晶硅栅(67)、源极金属(909)和漏极金属(910)通过金属前介质(11)相互隔离；
所述低压PMOS器件(6)做在n漂移区阱(25)中，p+漏区(78)处于漏极金属(912)下、被n型漂移区阱(25)包围，p+源区(77)和n+阱接触区(810)并排处于源极金属(911)下、被n型漂移区阱(25)包围，多晶硅栅(68)处于栅氧化层(46)上、金属前介质(11)下，所述多晶硅栅(68)、源极金属(911)和漏极金属(912)通过金属前介质(11)相互隔离；
所述低压NPN器件(7)做在p型衬底(10)中，集电区n型阱(26)置于p型衬底(10)中，基区p型阱(36)被集电区n型漂移阱(26)包围，基极p+接触区(79)位于基极金属(914)下、被基区p阱(36)包围，发射极n+区(812)位于发射极金属(915)下、被基区p型阱(36)包围，集电极n+区(811)位于集电极金属(913)下、被n型漂移区阱(26)包围，集电极金属(913)、基极金属(914)和发射极金属(915)通过金属前介质11相互隔离。
2.如权利要求1所述的BCD半导体器件，其特征在于：所述的nLIGBT器件(1)、第一类nLDMOS(2)、第二类nLDMOS器件(3)、第三类nLDMOS器件(4)、低压NMOS器件(5)还可以具有p型埋层(12～16)，p型埋层(12～16)分别位于p型体区(31～34)、P型阱(35)与衬底(10)之间；p型埋层可以降低n+源区、p型体区和n型漂移区阱构成的NPN寄生三极管的电阻，防止寄生三极管开启，改善高压器件的安全工作区。
3.如权利要求1所述的BCD半导体器件，其特征在于：所述的nLIGBT器件(1)和第一类nLDMOS器件(2)还可以具有多晶硅场板(62、64)，多晶硅场板(62、64)位于场氧化层(51)上方、分别与阳极金属(902)和漏极金属(904)相连；多晶硅场板可以优化器件表面电场分布，进一步提高器件的击穿电压。
4.如权利要求1所述的BCD半导体器件的制造方法，包括以下步骤：
第一步，采用光刻和离子注入工艺，在p型衬底(10)中注入n型杂质，扩散形成n型漂移区阱(21～26)；所述的p型衬底电阻率10～200欧姆·厘米，n型杂质注入剂量1E12cm-2～1E13cm-2；
第二步，采用光刻和离子注入工艺，在p型衬底(10)中注入p型杂质，扩散形成p型体区(31～34)和P型阱(35～36)，p型杂质注入剂量为1E12cm-2～5E13cm-2；
第三步，形成场氧化层(51)；
第四步，采用光刻和离子注入工艺，在p型衬底(10)上注入p型杂质，形成p型埋层(12～16)；在n型漂移区阱(21、22)中注入p型杂质形成p型降场层(301、302)；所述的p型杂质注入剂量为1E12cm-2～2E13cm-2；
第五步，采用光刻和离子注入工艺，在n型漂移区阱(21、22)中注入n型杂质，形成n型重掺杂层(201、202)，n型杂质注入剂量为1E12cm-2～2E13cm-2；
第六步，形成nLIGBT器件(1)、第一类高压nLDMOS器件(2)、第二类高压nLDMOS器件(3)、第三类高压nLDMOS器件(4)、低压NMOS器件(5)和低压PMOS器件(6)的栅氧化层(41～46)，栅氧化层厚度为7nm～100nm；
第七步，形成nLIGBT器件(1)的多晶硅栅(61)和多晶硅场板(62)、第一类高压nLDMOS器件(2)的多晶硅栅(63)和多晶硅场板(64)、第二类高压nLDMOS器件(3)的多晶硅栅(65)，第三类高压nLDMOS器件(4)的多晶硅栅(66)，低压NMOS(5)的多晶硅栅(67)和低压PMOS器件(6)的多晶硅栅(68)，多晶硅栅方块电阻值为10～40欧姆/方块；
第八步，先后注入n型杂质和p型杂质形成nLIGBT(1)的n+阴极区(81)、nLIGBT的p+阱接触区(71)、nLIGBT的p+阳极区(72)、第一类高压nLDMOS(2)n+源区(82)、第一类高压nLDMOS(2)的p+阱接触区(73)、第一类高压nLDMOS(2)的n+漏区(83)、第二类高压nLDMOS(3)的n+源区(84)、第二类高压nLDMOS(3)的p+阱接触区(74)、第二类高压nLDMOS(3)的n+漏区(85)、第三类高压nLDMOS(4)的n+源区(86)、第三类高压nLDMOS(4)的p+阱接触区(75)、第三类高压nLDMOS(4)的n+漏区(87)、低压NMOS(5)的n+源区(88)、低压NMOS(5)的p+阱接触区(76)、低压NMOS(5)的n+漏区(89)、低压PMOS(6)的p+源区(77)、低压PMOS(6)的n+阱接触区(810)、低压PMOS(6)的p+漏区(78)、NPN(7)的集电极n+区(811)，NPN(7)的基极p+接触区(79)，NPN(7)的发射极n+区(812)，n型杂质和p型杂质注入剂量1E15cm-2～2E16cm-2；
第九步，淀积形成金属前介质(11)；
第十步，形成高压nLIGBT器件(1)的阴极金属(901)和阳极金属(902)，第一类高压nLDMOS器件(2)的源极金属(903)和漏极金属(904)，第二类高压nLDMOS器件(3)的源极金属(905)和漏极金属(906)，第三类高压nLDMOS器件(4)的源极金属(907)和漏极金属(908)，低压NMOS器件(5)的源极金属(909)和漏极金属(910)，低压PMOS器件(6)的源极金属(911)和漏极金属(912)，NPN器件(7)的集电极金属(913)、基极金属(914)和发射极金属(915)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310213004.3A CN103337498B (zh) | 2013-05-31 | 2013-05-31 | 一种bcd半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310213004.3A CN103337498B (zh) | 2013-05-31 | 2013-05-31 | 一种bcd半导体器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103337498A CN103337498A (zh) | 2013-10-02 |
| CN103337498B true CN103337498B (zh) | 2017-02-08 |
Family
ID=49245634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310213004.3A Expired - Fee Related CN103337498B (zh) | 2013-05-31 | 2013-05-31 | 一种bcd半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103337498B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103531586B (zh) * | 2013-10-30 | 2016-02-03 | 电子科技大学 | 一种功率半导体器件及其制造方法 |
| CN104701372B (zh) * | 2013-12-06 | 2017-10-27 | 无锡华润上华科技有限公司 | 横向扩散金属氧化物半导体器件及其制造方法 |
| CN103871970A (zh) * | 2014-03-31 | 2014-06-18 | 成都立芯微电子科技有限公司 | 一种bcd集成工艺 |
| CN105336736B (zh) * | 2015-10-21 | 2019-08-16 | 杭州士兰微电子股份有限公司 | Bcd器件及其制造方法 |
| CN106876337B (zh) * | 2017-01-04 | 2019-01-29 | 宗仁科技(平潭)有限公司 | Nldmos集成器件及其制备方法 |
| CN107527906B (zh) * | 2017-08-31 | 2020-02-07 | 上海华虹宏力半导体制造有限公司 | 半导体器件 |
| CN109065539B (zh) * | 2018-08-22 | 2020-10-27 | 电子科技大学 | 一种bcd半导体器件及其制造方法 |
| CN111968973B (zh) * | 2020-08-28 | 2023-09-22 | 电子科技大学 | 一种bcd半导体器件 |
| CN113066854B (zh) * | 2021-03-18 | 2023-02-03 | 电子科技大学 | 一种高压jfet器件及其制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101452933A (zh) * | 2008-12-30 | 2009-06-10 | 电子科技大学 | Bcd半导体器件及其制造方法 |
| CN101771039A (zh) * | 2010-01-20 | 2010-07-07 | 电子科技大学 | 一种bcd器件及其制造方法 |
| CN102194818A (zh) * | 2011-04-26 | 2011-09-21 | 电子科技大学 | 一种基于p型外延层的bcd集成器件及其制造方法 |
| CN102201406A (zh) * | 2011-04-26 | 2011-09-28 | 电子科技大学 | 一种基于n型外延层的bcd集成器件及其制造方法 |
| CN103022125A (zh) * | 2011-09-22 | 2013-04-03 | 上海华虹Nec电子有限公司 | Bcd工艺中的nldmos器件及制造方法 |
-
2013
- 2013-05-31 CN CN201310213004.3A patent/CN103337498B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101452933A (zh) * | 2008-12-30 | 2009-06-10 | 电子科技大学 | Bcd半导体器件及其制造方法 |
| CN101771039A (zh) * | 2010-01-20 | 2010-07-07 | 电子科技大学 | 一种bcd器件及其制造方法 |
| CN102194818A (zh) * | 2011-04-26 | 2011-09-21 | 电子科技大学 | 一种基于p型外延层的bcd集成器件及其制造方法 |
| CN102201406A (zh) * | 2011-04-26 | 2011-09-28 | 电子科技大学 | 一种基于n型外延层的bcd集成器件及其制造方法 |
| CN103022125A (zh) * | 2011-09-22 | 2013-04-03 | 上海华虹Nec电子有限公司 | Bcd工艺中的nldmos器件及制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103337498A (zh) | 2013-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103337498B (zh) | 一种bcd半导体器件及其制造方法 | |
| CN102097327B (zh) | 双通道沟槽ldmos晶体管和bcd工艺 | |
| CN103413824B (zh) | 一种rc-ligbt器件及其制作方法 | |
| CN101771039B (zh) | 一种bcd器件及其制造方法 | |
| CN109065539B (zh) | 一种bcd半导体器件及其制造方法 | |
| CN103474466B (zh) | 一种高压器件及其制造方法 | |
| CN103280457B (zh) | 一种超低比导通电阻的横向高压功率器件及制造方法 | |
| JP2015523723A (ja) | 高電圧接合型電界効果トランジスタ | |
| TW201515218A (zh) | 雙溝槽閘極絕緣閘雙極電晶體結構 | |
| CN103681826A (zh) | 功率用半导体元件 | |
| CN114823872B (zh) | 一种全隔离衬底耐压功率半导体器件及其制造方法 | |
| CN106098762A (zh) | 一种rc‑igbt器件及其制备方法 | |
| CN101771085A (zh) | 一种高压半导体器件及其制造方法 | |
| CN106129110A (zh) | 一种双通道rc‑igbt器件及其制备方法 | |
| CN106067481B (zh) | 一种双通道rc-igbt器件及其制备方法 | |
| CN103050523A (zh) | 绝缘栅双极型晶体管及其制造方法 | |
| CN104638021B (zh) | 一种横向恒流二极管及其制造方法 | |
| CN106098764A (zh) | 一种双通道rc‑ligbt器件及其制备方法 | |
| CN112820775A (zh) | 一种具有电子积累效应的soi-ldmos器件 | |
| CN103904121A (zh) | 一种横向高压器件及其制造方法 | |
| CN111370467A (zh) | 一种半导体器件及其制造方法 | |
| CN103681824A (zh) | 功率半导体元件 | |
| CN103531586B (zh) | 一种功率半导体器件及其制造方法 | |
| CN103117309A (zh) | 一种横向功率器件结构及其制备方法 | |
| CN104078494A (zh) | 功率半导体设备及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170208 Termination date: 20170531 |