CN103280457B - 一种超低比导通电阻的横向高压功率器件及制造方法 - Google Patents

Abstract

一种超低比导通电阻的横向高压功率器件及制造方法，属于功率半导体器件技术领域。通过光刻和离子注入工艺在第二导电类型半导体漂移区（2）表面形成的第二导电类型半导体重掺杂层（5），开态时为器件提供低阻表面导电通道，与降场层（3）下方的第二导电类型半导体漂移区（2）一起，为器件提供两个导电通道。由于采用离子注入增加了低阻表面导电通道，减小了器件表面的电阻率，极大地降低了器件的导通电阻。与常规具有降场层的高压器件相比，本发明提供的横向高压功率器件在相同芯片面积的情况下具有更小的导通电阻（或在相同的导通能力的情况下具有更小的芯片面积）。本发明可应用于消费电子、显示驱动等多种产品中。

Description

一种超低比导通电阻的横向高压功率器件及制造方法

技术领域

本发明属于半导体功率器件技术领域，涉及一种超低比导通电阻的横向高压功率器件及其制造方法。

背景技术

横向高压功率器件是高压功率集成电路发展必不可少的部分，高压功率器件要求具有高的击穿电压，低的导通电阻和低的开关损耗。横向高压功率器件实现高的击穿电压，要求其用于承担耐压的漂移区具有长的尺寸和低的掺杂浓度，但为了满足器件低导通电阻，又要求作为电流通道的漂移区具有高的掺杂浓度。在功率LDMOS器件（LatralDouble-diffusedMOSFET）设计中，击穿电压BV（BreakdownVoltage）与比导通电阻R_on,sp（Specificon-resistance）存在关系：R_on,sp∝BV^2.3～2.6，因此器件在高压应用时，导通电阻急剧上升，从而限制了高压LDMOS器件在高压功率集成电路中的应用，尤其是在要求低导通损耗和小芯片面积的电路中。为了克服高导通电阻的问题，J.A.APPLES等人提出了RESURF（ReducedSURfaceField）降低表面场技术，被广泛应用于高压器件的设计中，虽然有效地减小了导通电阻，但击穿电压和导通电阻之间的矛盾关系仍有待进一步改善。

发明内容

为了解决上述现有横向高压功率器件中所存在的高导通电阻问题，本发明提出了一种低导通损耗的横向高压功率器件及其制造方法，在保持高的击穿耐压的情况下，可以大大的降低器件比导通电阻。所述的超低比导通电阻横向高压功率器件与具有降场层结构的传统高压功率器件相比，在相同芯片面积的情况下具有更小的导通电阻（或在相同的导通能力的情况下具有更小的芯片面积）。同时，本发明提供的制造方法简单，工艺难度相对较低。

本发明技术方案为：

一种超低比导通电阻的横向高压功率器件，如图2所示，包括第一导电类型半导体衬底1、第二导电类型半导体漂移区2、第一导电类型半导体降场层3、第一导电类型半导体体区6、第一导电类型半导体埋层4、第二导电类型半导体重掺杂层5、场氧化层7、栅氧化层8、多晶硅栅极9、第二导电类型半导体漏区（或第一导电类型半导体阳极区）10、第二导电类型半导体源区（或第二导电类型半导体阴极区）11、第一导电类型半导体体接触区12、金属前介质13、源极金属（或阴极金属）14、漏极金属（或阳极金属）15；第二导电类型半导体漂移区2位于第一导电类型半导体衬底1表面，第二导电类型半导体漂移区2的顶层中间区域具有第一导电类型半导体降场层3和第二导电类型半导体重掺杂层5，第二导电类型半导体漂移区2的顶层一侧区域具有与漏极金属（或阳极金属）15相连的第二导电类型半导体漏区（或第一导电类型半导体阳极区）10，第二导电类型半导体漂移区2表面是场氧化层7，第二导电类型半导体重掺杂层5位于场氧化层7和第一导电类型半导体降场层3之间；第一导电类型半导体体区6位于第一导电类型半导体衬底1表面，第一导电类型半导体体区6与第二导电类型半导体漂移区2中远离第二导电类型半导体漏区（或第一导电类型半导体阳极区）10的侧面相接触，第一导电类型半导体体区6中具有与源极金属（或阴极金属）14相连的第二导电类型半导体源区（或第二导电类型半导体阴极区）11和第一导电类型半导体体接触区12；第一导电类型半导体体区6与第一导电类型半导体衬底1之间还具有第一导电类型半导体埋层4；第一导电类型半导体体区6和第二导电类型半导体源区（或第二导电类型半导体阴极区）11的表面是栅氧化层8，栅氧化层8的表面是多晶硅栅极9；多晶硅栅极9、源极金属（或阴极金属）14和漏极金属（或阳极金属）15之间的区域填充有金属前介质13。

本发明的工作原理可以描述如下：

本发明提供一种超低比导通电阻的横向高压功率器件，其工作原理与传统的具有降场层的横向高压器件类似，都是应用电荷平衡原理来提高器件的击穿电压，但本发明中的器件导通损耗低于传统横向高压器件。图1为传统的横向高压DMOS器件，包括第一导电类型半导体衬底1、第二导电类型半导体漂移区2、第一导电类型半导体降场层3、第一导电类型半导体体区6、场氧化层7、栅氧化层8、多晶硅栅极9、第二导电类型半导体漏区10、第二导电类型半导体源区11、第一导电类型半导体体接触区12、金属前介质13、源极金属14、漏极金属15。器件导通时，电流从第二导电类型半导体源区11经第二导电类型半导体漂移区2流到第二导电类型半导体漏区10，由于第二导电类型半导体漂移区2的浓度较低，器件的导通电阻和导通损耗很大。如图2所示为本发明提供的超低比导通电阻横向高压功率器件，与具有降场层结构的传统横向高压DMOS器件相比，本发明提供的高压器件通过离子注入工艺在第二导电类型半导体漂移区2的表面形成一个高浓度的第二导电类型半导体重掺杂层5。开态时，高浓度的重掺杂层5为高压器件提供了大量的多数载流子，在器件表面形成一个低阻的导电通道，可以极大地减小器件导通电阻，从而大大的降低工艺成本。关态时，漏极金属15加高压，第一导电类型半导体降场层3和第一导电类型半导体衬底1辅助耗尽第二导电类型半导体漂移区2和第二导电类型半导体重掺杂层5，使得器件获得较大的击穿电压。同时，在器件结构中引入了金属场板和多晶硅场板，耐压时可以调制漂移区2的表面电场，使得器件的击穿电压进一步提高，从而缓解了横向高压器件中耐压和比导通电阻的矛盾关系。因此，在功率集成电路应用中，同样输出电流能力的条件下，高压半导体器件的面积得以降低。

本发明提供的超低比导通电阻的横向高压功率器件制造方法包括以下步骤：

第一步：采用光刻和离子注入工艺在第一导电类型半导体衬底1中注入第二导电类型半导体，并扩散形成第二导电类型半导体漂移区2；所述第一导电类型半导体衬底1的电阻率为10～200欧姆·厘米，第二导电类型半导体漂移区2的注入剂量为1E12cm^-2～5E12cm^-2；

第二步：采用光刻和离子注入工艺，在第一导电类型半导体衬底1中注入第一导电类型半导体，形成第一导电类型半导体体区6；所述第一导电类型半导体体区6在器件横向方向上与第二导电类型半导体漂移区2并排相连；所述第一导电类型半导体体区6的注入剂量为1E12cm^-2～5E13cm^-2；

第三步：采用光刻和离子注入工艺，在第二导电类型半导体漂移区2中注入第一导电类型半导体形成第一导电类型半导体降场层3，同时在第一导电类型半导体体区6下方的第一导电类型半导体衬底1中形成第一导电类型半导体埋层4；所述第一导电类型半导体降场层3和第一导电类型半导体埋层4的注入剂量为1E12～1E13cm^-2；

第四步：采用光刻和离子注入工艺，在第二导电类型半导体漂移区2中注入第二导电类型半导体形成第二导电类型半导体重掺杂层5；所述第二导电类型半导体重掺杂层5位于第一导电类型半导体降场层3上表面；所述第二导电类型半导体重掺杂层5的注入剂量为1E12cm^-2～1E13cm^-2；

第五步：在器件表面形成场氧化层7；

第六步：光刻场氧化层7，露出第一导电类型半导体体区6和第二导电类型半导体漂移区2的漏极注入区，然后在第一导电类型半导体体区6表面淀积栅氧化层8，所述栅氧化层8的厚度为7nm～100nm；

第七步：光刻栅氧化层8，露出第一导电类型半导体体区6的源极注入区，然后在栅氧化层8表面淀积多晶硅栅电极9，所述多晶硅栅电极9的方块电阻值为10～40欧姆/方块；

第八步：采用光刻和离子注入工艺，在第二导电类型半导体漂移区2的漏极注入区注入第二导电类型半导体形成第二导电类型半导体漏区（或第一导电类型半导体阳极区）10，在第一导电类型半导体体区6的源极注入区注入第二导电类型半导体形成第二导电类型半导体源区（或第二导电类型半导体阴极区）11，并注入第一导电类型半导体形成第一导电类型半导体体接触区12；所述第二导电类型半导体漏区（或第一导电类型半导体阳极区）10、第二导电类型半导体源区（或第二导电类型半导体阴极区）11、第一导电类型半导体体接触区12的注入剂量为1E15cm^-2～2E16cm^-2；

第九步：淀积形成金属前介质13；

第十步：光刻金属前介质13，露出第二导电类型半导体漏区（或第一导电类型半导体阳极区）10、第二导电类型半导体源区（或第二导电类型半导体阴极区）11和第一导电类型半导体体接触区12；然后在第二导电类型半导体漏区（或第一导电类型半导体阳极区）10表面淀积漏极金属（或阳极金属）15，在第二导电类型半导体源区（或第二导电类型半导体阴极区）11和第一导电类型半导体体接触区12表面淀积源极金属（或阴极金属）14。

需要说明的是：

（1）第二导电类型半导体重掺杂层5通过离子注入工艺形成，其注入窗口可以和第一导电类型半导体降场层3相同，也可以不同。注入窗口可以由多个较小的注入窗口组成，多个较小的注入窗口大小可以相同，但间距不同，随着向第二导电类型半导体漏区（或第一导电类型半导体阳极区）10靠近，相邻两个小窗口之间的间距逐渐减小；多个较小的注入窗口大小也可以不同，但间距相同，随着向第二导电类型半导体漏区（或第一导电类型半导体阳极区）10靠近，小窗口的尺寸逐渐增大。后两种注入方式形成的重掺杂层5近似为线性掺杂，使得器件具有更好地耐压特性。

（2）所述的第一导电类型半导体埋层4可以具有，也可以不具有。

（3）所述第一导电类型半导体降场层3和第一导电类型半导体埋层4可以分步形成，也可以同时形成。

本发明具有以下有益效果：

本发明通过光刻和离子注入工艺在第二导电类型半导体漂移区2表面形成的第二导电类型半导体重掺杂层5，开态时为器件提供一个低阻的表面导电通道，与降场层3下方的第二导电类型半导体漂移区2一起，为器件提供两个导电通道。由于采用离子注入增加了一个低阻的表面导电通道，减小了器件表面的电阻率，因此极大地降低了器件的导通电阻。与常规具有降场层的高压器件相比，本发明提供的横向高压功率器件在相同芯片面积的情况下具有更小的导通电阻（或在相同的导通能力的情况下具有更小的芯片面积）。本发明提供的超低比导通电阻的横向高压功率器件可应用于消费电子、显示驱动等多种产品中。

附图说明

下面将结合附图及实施例对本发明作进一步说明，附图中

图1是具有降场层结构的传统横向高压DMOS器件结构示意图。

图2是本发明提供的一种超低比导通电阻的横向高压功率器件结构示意图，其中，第二导电类型半导体重掺杂层5只有一个离子注入窗口。

图3是本发明提供的一种超低比导通电阻的横向高压功率器件结构示意图，其中，第二导电类型半导体重掺杂层5具有多个较小的离子注入窗口，小窗口的大小相同，但间距不同。

图4是本发明提供的一种超低比导通电阻的横向高压功率器件结构示意图，其中，第二导电类型半导体重掺杂层5具有多个较小的离子注入窗口，小窗口的大小不同，但间距相同。

图5是通过二维仿真软件MEDICI定义的本发明提供的一种超低比导通电阻的横向高压功率器件。

图6是通过二维器件仿真软件MEDICI定义的具有降场层结构的传统横向高压DMOS器件和本发明提供的一种超低比导通电阻的横向高压功率器件在横向距离为40微米处漂移区的纵向浓度分布。

图7是通过二维器件仿真软件MEDICI定义的具有降场层结构的传统横向高压DMOS器件和本发明提供的一种超低比导通电阻的横向高压功率器件导通时，在横向距离为40微米处通过漂移区的电流密度分布。

图8是在栅源电压Vgs=6V时，具有降场层结构的传统横向高压DMOS器件和本发明提供的一种超低比导通电阻的横向高压功率器件在线性区时漏源电流与漏源电压的关系曲线示意图。

图9是本发明提供的一种超低比导通电阻的横向高压功率器件和具有降场层结构的传统横向高压DMOS器件在不同耐压水平范围内的比导通电阻与硅极限的比较。

具体实施方式

本发明提供了一种用离子注入工艺实现的横向高压功率器件，其工艺难度低，可操作性强，选择不同类型的衬底及杂质可以制造出n沟道和p沟道的横向高压功率器件。

图1给出了具有降场层结构的传统横向高压DMOS器件结构示意图，包括第一导电类型半导体衬底1、第二导电类型半导体漂移区2、第一导电类型半导体降场层3、第一导电类型半导体体区6、场氧化层7、栅氧化层8、多晶硅栅电极9、第二导电类型半导体漏区10、第二导电类型半导体源区11、体接触区12、金属前介质13、源极金属14和漏极金属15。

图2是本发明提供的一种超低比导通电阻的横向高压功率器件结构示意图。包括第一导电类型半导体衬底1、第二导电类型半导体漂移区2、第一导电类型半导体降场层3、第一导电类型半导体体区6、第一导电类型半导体埋层4、第二导电类型半导体重掺杂层5、场氧化层7、栅氧化层8、多晶硅栅极9、第二导电类型半导体漏区（或第一导电类型半导体阳极区）10、第二导电类型半导体源区（或第二导电类型半导体阴极区）11、第一导电类型半导体体接触区12、金属前介质13、源极金属（或阴极金属）14、漏极金属（或阳极金属）15；第二导电类型半导体漂移区2位于第一导电类型半导体衬底1表面，第二导电类型半导体漂移区2的顶层中间区域具有第一导电类型半导体降场层3和第二导电类型半导体重掺杂层5，第二导电类型半导体漂移区2的顶层一侧区域具有与漏极金属（或阳极金属）15相连的第二导电类型半导体漏区（或第一导电类型半导体阳极区）10，第二导电类型半导体漂移区2表面是场氧化层7，第二导电类型半导体重掺杂层5位于场氧化层7和第一导电类型半导体降场层3之间；第一导电类型半导体体区6位于第一导电类型半导体衬底1表面，第一导电类型半导体体区6与第二导电类型半导体漂移区2中远离第二导电类型半导体漏区（或第一导电类型半导体阳极区）10的侧面相接触，第一导电类型半导体体区6中具有与源极金属（或阴极金属）14相连的第二导电类型半导体源区（或第二导电类型半导体阴极区）11和第一导电类型半导体体接触区12；第一导电类型半导体体区6与第一导电类型半导体衬底1之间还具有第一导电类型半导体埋层4；第一导电类型半导体体区6和第二导电类型半导体源区（或第二导电类型半导体阴极区）11的表面是栅氧化层8，栅氧化层8的表面是多晶硅栅极9；多晶硅栅极9、源极金属（或阴极金属）14和漏极金属（或阳极金属）15之间的区域填充有金属前介质13。其中，第二导电类型半导体重掺杂层5只有一个离子注入窗口，该窗口大小可以和降场层3的注入窗口大小相同，也可以不同。

图3是本发明提供的一种超低比导通电阻的横向高压功率器件结构示意图，其结构与图2提供的器件结构类似，不同的是，第二导电类型半导体重掺杂层5通过多个较小的离子注入窗口形成，小窗口的大小均相同，但小窗口的间距随着向第二导电类型半导体漏区（或第一导电类型半导体阳极区）10靠近而逐渐减小。当窗口的大小足够小时，重掺杂层5的掺杂浓度近似为线性掺杂，器件可以获得更高的击穿特性。

图4是本发明提供的一种超低比导通电阻的横向高压功率器件结构示意图，其结构与图3提供的器件结构类似，第二导电类型半导体重掺杂层5的注入窗口也是由多个较小的离子注入窗口组成。不同的是，注入小窗口的大小不同，随着向第二导电类型半导体漏区（或第一导电类型半导体阳极区）10靠近窗口逐渐增大，而注入窗口之间的间距保持不变。当窗口的间距足够小时，重掺杂层5的掺杂浓度近似为线性掺杂，器件可以获得更高的击穿特性。

为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以图2为实施例，并和传统结构对比，对本发明作进一步详细说明。

图2是本发明提供的一种超低比导通电阻的横向高压功率器件，在第二导电类型半导体漂移区2表面通过离子注入工艺形成第二导电类型半导体重掺杂层5，工艺过程只有一个离子注入窗口。重掺杂层5为漂移区2引入了大量多数载流子，当器件导通时，重掺杂层5为高压器件提供了一个表面的低阻导电通道，从而可以减小器件的导通电阻。器件耐压时，第一导电类型半导体衬底1和降场层3辅助耗尽第二导电类型半导体重掺杂层5和漂移区2，提高器件的击穿电压。而且金属场板和多晶硅场板的引入可以调制漂移区2表面的电场分布，从而进一步增加器件耐压。因此，本发明提供的结构能够有效地缓解横向高压器件的耐压和比导通电阻之间的矛盾关系，降低器件的导通损耗。

图5给出了通过二维仿真软件MEDICI定义的的本发明提供的一种超低比导通电阻的横向高压功率器件。其中，漂移区2通过离子注入和扩散形成的，将其定义为高斯分布，峰值浓度为9E15cm^-3、结深为9微米、长度为70微米，衬底1的浓度为1.2E14cm^-3，重掺杂层5和降场层3的厚度均为1微米、离子注入窗口一样。

图6是通过二维器件仿真软件MEDICI定义的具有降场层结构的传统横向高压DMOS器件和本发明提供的一种超低比导通电阻的横向高压功率器件在横向距离为40微米处漂移区的纵向浓度分布。仿真时，本发明结构的降场层3和重掺杂层5的优化浓度分别约为2.8E16cm^-3和1.7E16cm^-3。由图可见，在漂移区表面引入重掺杂层5后，为了保持电荷平衡，获得优化的击穿电压，需要增加降场层3的浓度。

图7是通过二维器件仿真软件MEDICI定义的具有降场层结构的传统横向高压DMOS器件和本发明提供的一种超低比导通电阻的横向高压功率器件导通时，在横向距离为40微米处通过漂移区的电流密度分布。由图可见，传统结构和本发明结构均有两条电流通道，一条在漂移区2的表面，另一条在降场层3的下方。仿真结果表明，与传统结构表面通道的电流密度112A/cm²相比，流过本发明结构表面通道的电流密度高达188A/cm²，但流过降场层下方的电流密度几乎不变，可见，新结构中的重掺杂层5具有较高的电导率，开态时为器件提供一个低阻的电流通道，从而极大地降低了器件的导通电阻。

图8是在栅源电压Vgs=6V时，具有降场层结构的传统横向高压DMOS器件和本发明提供的一种横向高压功率器件在线性区时漏源电流与漏源电压的关系曲线示意图。其中实线为具有降场层结构的传统横向高压DMOS器件漏源电流与漏源电压关系曲线，虚线为本发明提供的一种超低比导通电阻的横向高压功率器件的漏源电流与漏源电压关系曲线。由图可知，在漏源电压Vds=10V时，现有的具有降场层结构的横向高压DMOS器件的电流为37.7μA/μm；仿真结果表明本发明提供的器件电流为49.8μA/μm，电流能力较传统结构提高了32.1%。

图9是本发明提供的一种超低比导通电阻的横向高压功率器件和具有降场层结构的传统横向高压DMOS器件在不同耐压水平范围内的比导通电阻与硅极限的比较。由图可见，在较大的电压水平范围内，本发明提供的横向高压功率器件的比导通电阻都比传统结构的比导低，因此具有更低的导通损耗，同时本发明结构打破了传统硅极限，有效地缓解了耐压和比导通电阻的矛盾关系。

本发明提供的超低比导通电阻的横向高压功率器件制造方法包括以下步骤：

第一步：采用光刻和离子注入工艺在第一导电类型半导体衬底1中注入第二导电类型半导体，并扩散形成第二导电类型半导体漂移区2；所述第一导电类型半导体衬底1的电阻率为10～200欧姆·厘米，第二导电类型半导体漂移区2的注入剂量为1E12cm^-2～5E12cm^-2；

第二步：采用光刻和离子注入工艺，在第一导电类型半导体衬底1中注入第一导电类型半导体，形成第一导电类型半导体体区6；所述第一导电类型半导体体区6在器件横向方向上与第二导电类型半导体漂移区2并排相连；所述第一导电类型半导体体区6的注入剂量为1E12cm^-2～5E13cm^-2；

第三步：采用光刻和离子注入工艺，在第二导电类型半导体漂移区2中注入第一导电类型半导体形成第一导电类型半导体降场层3，同时在第一导电类型半导体体区6下方的第一导电类型半导体衬底1中形成第一导电类型半导体埋层4；所述第一导电类型半导体降场层3和第一导电类型半导体埋层4的注入剂量为1E12～1E13cm^-2；

第四步：采用光刻和离子注入工艺，在第二导电类型半导体漂移区2中注入第二导电类型半导体形成第二导电类型半导体重掺杂层5；所述第二导电类型半导体重掺杂层5位于第一导电类型半导体降场层3上表面；所述第二导电类型半导体重掺杂层5的注入剂量为1E12cm^-2～1E13cm^-2；

第五步：在器件表面形成场氧化层7；

第六步：光刻场氧化层7，露出第一导电类型半导体体区6和第二导电类型半导体漂移区2的漏极注入区，然后在第一导电类型半导体体区6表面淀积栅氧化层8，所述栅氧化层8的厚度为7nm～100nm；

第七步：光刻栅氧化层8，露出第一导电类型半导体体区6的源极注入区，然后在栅氧化层8表面淀积多晶硅栅电极9，所述多晶硅栅电极9的方块电阻值为10～40欧姆/方块；

第八步：采用光刻和离子注入工艺，在第二导电类型半导体漂移区2的漏极注入区注入第二导电类型半导体形成第二导电类型半导体漏区（或第一导电类型半导体阳极区）10，在第一导电类型半导体体区6的源极注入区注入第二导电类型半导体形成第二导电类型半导体源区（或第二导电类型半导体阴极区）11，并注入第一导电类型半导体形成第一导电类型半导体体接触区12；所述第二导电类型半导体漏区（或第一导电类型半导体阳极区）10、第二导电类型半导体源区（或第二导电类型半导体阴极区）11、第一导电类型半导体体接触区12的注入剂量为1E15cm^-2～2E16cm^-2；

第九步：淀积形成金属前介质13；

第十步：光刻金属前介质13，露出第二导电类型半导体漏区（或第一导电类型半导体阳极区）10、第二导电类型半导体源区（或第二导电类型半导体阴极区）11和第一导电类型半导体体接触区12；然后在第二导电类型半导体漏区（或第一导电类型半导体阳极区）10表面淀积漏极金属（或阳极金属）15，在第二导电类型半导体源区（或第二导电类型半导体阴极区）11和第一导电类型半导体体接触区12表面淀积源极金属（或阴极金属）14。

本发明通过离子注入工艺在第二导电类型半导体漂移区2表面形成第二导电类型半导体重掺杂层5，开态时，为器件提供一个低阻的表面导电通道，与降场层3下方的导电通道一起构成器件的双重电流通道。由于采用离子注入工艺增加了一个低阻的表面导电通道，减小了器件表面的电阻率，从而降低了器件的导通电阻。与具有降场层的传统横向高压器件相比，本发明提供的超低比导通电阻的横向高压功率器件在相同芯片面积的情况下具有更小的导通电阻（或在相同的导通能力的情况下具有更小的芯片面积）。同时，本发明还提供了一种超低比导通电阻的横向高压器件的制造技术，其工艺较为简单，成本较低。

Claims (2)

1.一种超低比导通电阻的横向高压功率器件制造方法，包括以下步骤：

第一步：采用光刻和离子注入工艺在第一导电类型半导体衬底(1)中注入第二导电类型半导体，并扩散形成第二导电类型半导体漂移区(2)；所述第一导电类型半导体衬底(1)的电阻率为10～200欧姆·厘米，第二导电类型半导体漂移区(2)的注入剂量为1E12cm^-2～5E12cm^-2；

第二步：采用光刻和离子注入工艺，在第一导电类型半导体衬底(1)中注入第一导电类型半导体，形成第一导电类型半导体体区(6)；所述第一导电类型半导体体区(6)在器件横向方向上与第二导电类型半导体漂移区(2)并排相连；所述第一导电类型半导体体区(6)的注入剂量为1E12cm^-2～5E13cm^-2；

第三步：采用光刻和离子注入工艺，在第二导电类型半导体漂移区(2)中注入第一导电类型半导体形成第一导电类型半导体降场层(3)，同时在第一导电类型半导体体区(6)下方的第一导电类型半导体衬底(1)中形成第一导电类型半导体埋层(4)；所述第一导电类型半导体降场层(3)和第一导电类型半导体埋层(4)的注入剂量为1E12～1E13cm^-2；

第四步：采用光刻和离子注入工艺，在第二导电类型半导体漂移区(2)中注入第二导电类型半导体形成第二导电类型半导体重掺杂层(5)；所述第二导电类型半导体重掺杂层(5)位于第一导电类型半导体降场层(3)上表面；所述第二导电类型半导体重掺杂层(5)的注入剂量为1E12cm^-2～1E13cm^-2；

第五步：在器件表面形成场氧化层(7)；

第六步：光刻场氧化层(7)，露出第一导电类型半导体体区(6)和第二导电类型半导体漂移区(2)的漏极注入区，然后在第一导电类型半导体体区(6)表面淀积栅氧化层(8)，所述栅氧化层(8)的厚度为7nm～100nm；

第七步：光刻栅氧化层(8)，露出第一导电类型半导体体区(6)的源极注入区，然后在栅氧化层(8)表面淀积多晶硅栅电极(9)，所述多晶硅栅电极(9)的方块电阻值为10～40欧姆/方块；

第八步：采用光刻和离子注入工艺，在第二导电类型半导体漂移区(2)的漏极注入区注入第二导电类型半导体形成第二导电类型半导体漏区(10)，在第一导电类型半导体体区(6)的源极注入区注入第二导电类型半导体形成第二导电类型半导体源区(11)，并注入第一导电类型半导体形成第一导电类型半导体体接触区(12)；所述第二导电类型半导体漏区(10)、第二导电类型半导体源区(11)和第一导电类型半导体体接触区(12)的注入剂量为1E15cm^-2～2E16cm^-2；

第九步：淀积形成金属前介质(13)；

第十步：光刻金属前介质(13)，露出第二导电类型半导体漏区(10)、第二导电类型半导体源区(11)和第一导电类型半导体体接触区(12)；然后在第二导电类型半导体漏区(10)表面淀积漏极金属(15)，在第二导电类型半导体源区(11)和第一导电类型半导体体接触区(12)表面淀积源极金属(14)；

通过离子注入工艺形成第二导电类型半导体重掺杂层(5)，其注入窗口和第一导电类型半导体降场层(3)的注入窗口相同或不相同；

所述第二导电类型半导体重掺杂层(5)的注入窗口由多个较小的注入窗口组成，多个较小的注入窗口大小相同，但间距不同，随着向第二导电类型半导体漏区(10)靠近，相邻两个小窗口之间的间距逐渐减小。

2.一种超低比导通电阻的横向高压功率器件制造方法，包括以下步骤：

第一步：采用光刻和离子注入工艺在第一导电类型半导体衬底(1)中注入第二导电类型半导体，并扩散形成第二导电类型半导体漂移区(2)；所述第一导电类型半导体衬底(1)的电阻率为10～200欧姆·厘米，第二导电类型半导体漂移区(2)的注入剂量为1E12cm^-2～5E12cm^-2；

第二步：采用光刻和离子注入工艺，在第一导电类型半导体衬底(1)中注入第一导电类型半导体，形成第一导电类型半导体体区(6)；所述第一导电类型半导体体区(6)在器件横向方向上与第二导电类型半导体漂移区(2)并排相连；所述第一导电类型半导体体区(6)的注入剂量为1E12cm^-2～5E13cm^-2；

第三步：采用光刻和离子注入工艺，在第二导电类型半导体漂移区(2)中注入第一导电类型半导体形成第一导电类型半导体降场层(3)，同时在第一导电类型半导体体区(6)下方的第一导电类型半导体衬底(1)中形成第一导电类型半导体埋层(4)；所述第一导电类型半导体降场层(3)和第一导电类型半导体埋层(4)的注入剂量为1E12～1E13cm^-2；

第四步：采用光刻和离子注入工艺，在第二导电类型半导体漂移区(2)中注入第二导电类型半导体形成第二导电类型半导体重掺杂层(5)；所述第二导电类型半导体重掺杂层(5)位于第一导电类型半导体降场层(3)上表面；所述第二导电类型半导体重掺杂层(5)的注入剂量为1E12cm^-2～1E13cm^-2；

第五步：在器件表面形成场氧化层(7)；

第六步：光刻场氧化层(7)，露出第一导电类型半导体体区(6)和第二导电类型半导体漂移区(2)的漏极注入区，然后在第一导电类型半导体体区(6)表面淀积栅氧化层(8)，所述栅氧化层(8)的厚度为7nm～100nm；

第七步：光刻栅氧化层(8)，露出第一导电类型半导体体区(6)的源极注入区，然后在栅氧化层(8)表面淀积多晶硅栅电极(9)，所述多晶硅栅电极(9)的方块电阻值为10～40欧姆/方块；

第八步：采用光刻和离子注入工艺，在第二导电类型半导体漂移区(2)的漏极注入区注入第二导电类型半导体形成第二导电类型半导体漏区(10)，在第一导电类型半导体体区(6)的源极注入区注入第二导电类型半导体形成第二导电类型半导体源区(11)，并注入第一导电类型半导体形成第一导电类型半导体体接触区(12)；所述第二导电类型半导体漏区(10)、第二导电类型半导体源区(11)和第一导电类型半导体体接触区(12)的注入剂量为1E15cm^-2～2E16cm^-2；

第九步：淀积形成金属前介质(13)；

第十步：光刻金属前介质(13)，露出第二导电类型半导体漏区(10)、第二导电类型半导体源区(11)和第一导电类型半导体体接触区(12)；然后在第二导电类型半导体漏区(10)表面淀积漏极金属(15)，在第二导电类型半导体源区(11)和第一导电类型半导体体接触区(12)表面淀积源极金属(14)；

通过离子注入工艺形成第二导电类型半导体重掺杂层(5)，其注入窗口和第一导电类型半导体降场层(3)的注入窗口相同或不相同；

所述第二导电类型半导体重掺杂层(5)的注入窗口由多个较小的注入窗口组成，多个较小的注入窗口不同，但间距相同，随着向第二导电类型半导体漏区(10)靠近，小窗口的尺寸逐渐增大。