TWI487105B - 側向功率金屬氧化物半導體場效應電晶體結構及其製造方法 - Google Patents

側向功率金屬氧化物半導體場效應電晶體結構及其製造方法 Download PDF

Info

Publication number
TWI487105B
TWI487105B TW098143207A TW98143207A TWI487105B TW I487105 B TWI487105 B TW I487105B TW 098143207 A TW098143207 A TW 098143207A TW 98143207 A TW98143207 A TW 98143207A TW I487105 B TWI487105 B TW I487105B
Authority
TW
Taiwan
Prior art keywords
type
annular
metal layer
type well
region
Prior art date
Application number
TW098143207A
Other languages
English (en)
Other versions
TW201123445A (en
Inventor
Cheng Chi Lin
Chen Yuan Lin
Shih Chin Lien
Shyi Yuan Wu
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Priority to TW098143207A priority Critical patent/TWI487105B/zh
Priority to US12/775,440 priority patent/US8890244B2/en
Publication of TW201123445A publication Critical patent/TW201123445A/zh
Application granted granted Critical
Publication of TWI487105B publication Critical patent/TWI487105B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Description

側向功率金屬氧化物半導體場效應電晶體結構及其製造方法
本發明是有關於一種半導體，且特別是有關於一種功率金屬氧化物半導體電晶體及其製造方法。
側向功率金屬氧化物半導體場效應電晶體(metal-oxide-semiconductor field effect transistor,MOSFET)為具有共平面之汲極與源極區域之金屬氧化物半導體場效應電晶體。此種電晶體一般所知係用以支援應用，例如是電子馬達之控制。典型的應用中，功率金屬氧化物半導體場效應電晶體可做為開關之用，且係由閘極至源極電壓所控制。閘極至源極電壓可有效地開啟或關閉(亦即，分別關閉或開啟電源)功率金屬氧化物半導體場效應電晶體之汲極與源極間之連結。
當處於開啟之狀態時，功率金屬氧化物半導體場效應電晶體之導通電阻(on-resistance)應盡量減少，以降低裝置中損失之功率。導通電阻係與當電流流經裝置時所轉變成熱能之功率成比例。當裝置之導通電阻越大時，裝置之效能越差。因此，製作時都希望能盡量使導通電阻越小越好。
當處於關閉之狀態時，裝置應具有支援高電壓之能力(例如是最大電壓值的80%，或是當最大電壓值為700V時至少560V)而不致於崩潰。不論裝置所承受之壓力為何，側向功率金屬氧化物半導體場效應電晶體之崩潰電壓應維持相同。習知之側向功率金屬氧化物半導體場效應電晶體之一特性導通電阻(specific on-resistance)約為115Ω-mm2 。
因此，當維持崩潰電壓高於700V時，側向功率金屬氧化物半導體場效應電晶體需具有特定之導通電阻，且此特性導通電阻需小於100Ω-mm2 。
在一實施例中，本發明係根據此些需要提出根據一種半導體結構，包括由第一型材料所形成之一基板和配置於基板中的一環狀高壓第二型井。一第一型頂部區域可配置於第二型井之第一區(ex：汲極)塊中，而一第二型梯度區域係配置於第一型頂部區域上。
在另一實施例中，半導體結構係具有環狀之上視圖，且係環繞一中心。此結構具有第一區塊(ex：汲極)及第二區塊(ex：源極)。第一區塊包括數個分離之第一片狀物，且第一片狀物係由第一組圓弧所定義。第二區塊包括數個分離之第二片狀物，且第二片狀物係由第二組圓弧所定義。且一或多個第一區塊之片狀物係與一或多個第二區塊之片狀物交錯配置。
根據本發明一實施例，第一型係為P型，第二型係為N型，而環狀高壓第二型井係為N型井。實施例中可包括第一P型井及第二P型井，其中第一P型井係為環狀且配置於N型井之外部表面，第二P型井係為環狀且配置於基板中，並位於N型井之外部並鄰近於N型井之處。
根據本發明更提供一種半導體結構之製造方法，包括步驟如下：提供一基板，基板包括一第一型材料；接著，佈植複數個第二型原子於基板之一環狀部分，以形成一高壓第二型井；確認該高壓第二型井之一表面之一第一區塊之一環狀部分；接著，藉由佈植複數個第一型原子進入第一區塊之環狀部分，以形成一第一型頂部；然後，藉由佈植複數個第二型原子進入第一型頂部，以形成一第二型梯度。
當裝置或方法已經或將以文法上通暢之方式而敘述，可了解的是，除非特別註明，申請專利範圍之手段或步驟並非用以於任何方面限縮本發明。於司法上之均等物之原理之下，申請專利範圍應與其意義及均等物之全部範圍一致。
此處敘述或提及之任一特徵或數個特徵之結合係被包括於本發明之專利範圍中。由內容、說明書及所屬領域中具有通常知識者之知識可輕易知道，此結合中之特徵並非彼此不一致。此外，此處之敘述或提及之任何特徵或特徵之結合可以具體地被排除於本發明之任一實施例之外。為了總結本發明，本發明之特定方面、優點及新穎之特徵係被敘述或提及。當然，可了解的是本發明之特定之 實施方式並非一定會包括所有的方面、優點或特徵。根據以下詳細之敘述及其後之專利範圍中當可了解本發明之其他之優點及方面。
為讓本發明之上述內容能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下：
以下參照所附圖式敘述本發明之實施例。所附之圖式應視為部分實施方式之比例，然而在其他實施例方式可為不同。在某些方面，圖式或敘述中相似或相同之標號係用以標示相同、相似或可類比之零件及/或元件。但在其他實施方式中，同樣的用法可代表不同之意義。根據某些實施方式，方向性之用詞，例如是頂、底、左、右、上、下、之上、上面、之下、下面、後及前，應被視為字面上之意義。但在其他實施方式中，同樣的用法可代表不同之意義。本發明可與不同之積體電路製造以及習知技藝中之其他技術所結合，且此處僅提供用以了解本發明所需之通常實施之程序步驟。本發明可應用於一般之半導體裝置及程序。然而，為了說明之目的，以下敘述係關於側向功率金屬氧化物半導體場效應電晶體(MOSFETs)及相關之使用之製造方法。
請參照所附圖式，第2A圖係為依照本發明一實施例而形成之側向功率金屬氧化物半導體場效應電晶體20之上視圖。側向功率金屬氧化物半導體場效應電晶體20之 上視圖係輪狀或環狀(亦即圓形)，且係圍繞一中心或中心點。數個輪狀結構係與側向功率金屬氧化物半導體場效應電晶體20具有相同之中心或中心點。此處所使用之「輪狀」一詞係指實質上圍繞積體電路晶片之一特徵之圓形、橢圓形、閉合線、環繞狀或環狀區域、範圍、構造或結構，且與此特徵具有相同之中心或中心點(輪狀區域所側向環繞之特徵可與輪狀區域接觸或分離)。上視圖中所繪示之結構包括P型井(P-well，PW)25、P+-大塊區(P+ bulk region)30、一隔絕結構(如隔離、絕緣)35、一源極區40、一閘極45、汲極區側邊之一P型頂部邊緣(P-top edge to drain side region)60、一汲極區65及一接墊區(PAD area)70，亦包括數個P型頂部/N型坡度區域(P-top/N-grade regions)50及數個高壓N型井區域(high-voltage N-well regions,HVNW)55。P型頂部/N型坡度區域50係形成於分離之數個第一片狀物上，且此些第一片狀物係形成側向功率金屬氧化物半導體場效應電晶體20之第一區塊。此些第一片狀物包括(亦即被定義為)第一組圓弧。高壓N型井區域55係形成於分離之數個第二片狀物上，且此些第二片狀物係形成側向功率金屬氧化物半導體場效應電晶體20之第二區塊。此些第二片狀物包括(亦即被定義為)第二組圓弧。第一區塊之片狀物係被插入(亦即，交錯)第二區塊之片狀物中。根據一實施例，每一個圓弧對應之角度約為1-10度。圖式之實施例中第一區塊中之片狀物以及第二區塊之片狀物係形成整個側向功率金屬氧化 物半導體場效應電晶體20(亦即，側向功率金屬氧化物半導體場效應電晶體)。
第2A圖之實施例係於第2B圖及第2C圖中詳細繪示。第2B圖及第2C圖係為沿著第2A圖之實施例之2B-2B’線及2C-2C”線之剖面圖。2B-2B’線通過側向功率金屬氧化物半導體場效應電晶體20之第一區塊，且2C-2C”線通過側向功率金屬氧化物半導體場效應電晶體20之第二區塊。側向功率金屬氧化物半導體場效應電晶體20之第一區塊包括P型頂部/N型坡度區域50，側向功率金屬氧化物半導體場效應電晶體20之第二區塊包括高壓N型井區域55。第2B圖和第2C圖可以是相同結構，除了第2B圖之第一區塊包括P型頂部區域220及N型坡度(N-grade)區域225。此兩區域220及225未出現於第2C圖之第二區塊中。
部分之第2B圖及第2C圖係同時屬於上述第2A圖之第一區塊及第二區塊。此兩區塊包括由第一導電型之材料所形成之基板200。此處之實施例中，第一導電型係為P型。然而，本發明所屬技術領域中具有通常知識者當可了解，此處所揭露之用以代表P型與N型材料及佈植亦可被N型與P型材料及佈植所取代。基板200可由P型材料所形成。或者，根據另一實施例，基板200可為P型磊晶層。
此處之基板200可能已經形成圓形之一高壓N型井(high-voltage N-well,HVNW)205。基板200係環繞一中心，且半徑可約為150微米至500微米，例如是200微米。 基板200之深度約為3微米至10微米，例如是7微米。
第一P型井(PW)210可形成於高壓N型井205外部。實施例中所使用之詞語「之內」、「之外」，以及「內部」與「外部」及用以描述結構之類似詞語，係用以指稱較靠近或遠離一參考中心點。換句話說，當A與中心點之距離大於B時，即表示A在B之外，B在A之內。第二P型井215可形成於基板200之外部且鄰近於高壓N型井205。根據一實施例，第一P型井210可為環狀，其內徑可約為100微米至300微米，例如是150微米。第一P型井210之外徑可約為125微米至400微米，例如是175微米。同樣地，第二P型井215可為環狀，其內徑可約為150微米至500微米，例如是200微米。
如第2B圖所示，側向功率金屬氧化物半導體場效應電晶體20之第一區塊中可包括P型頂部區域220及N型坡度(N-grade)區域225。應注意的是，第2C圖中的側向功率金屬氧化物半導體場效應電晶體20之第二區塊不包括P型頂部區域220及N型坡度區域225。P型頂部區域220係為節狀圓環(articulated annual ring)，且配置於高壓N型井205之表面(在第一區域)。P型頂部區域220之內徑約為50微米至100微米，例如是60微米。P型頂部區域220之外徑約為80微米至150微米，例如是110微米。P型頂部區域220之深度約為0.5微米至3微米，例如是1.5微米。N型坡度區域225係配置於P型頂部區域220中，且其深度約為0.1微米至1微米，例如是0.3 微米。
場氧化層結構(field oxide structure,FOX structure)係形成於第一區塊及第二區塊內，用以覆蓋於高壓N型井區域205、P型頂部區域220、部分之第一P型井210及部分之第二P型井215。場氧化層之第一部分230之半徑約為30微米至80微米，例如是40微米。此外，場氧化層之第一部分230覆蓋於高壓N型井205之中央部分。場氧化層之第二環狀部分231覆蓋於P型頂部區域220之上方，且場氧化層之邊緣係延伸於P型頂部區域220之內部及外部。場氧化層之第二部分231係配置於第一P型井210之內。一汲極區域包括第一環狀N+型區域245。汲極區域係配置於高壓N型井205之表面，且位於場氧化層之第一部份230及第二部分231之間。一源極區域，係包括鄰接一第一P+型區域255的第二環狀N+型區域250。源極區域係配置於第一P型井210之表面之一內部。場氧化層之第三部分232係覆蓋於第一P型井210之外部中不被第一P+型區域255所佔據之部分，第三部分232亦覆蓋部份之高壓N型井205及部分之第二P型井215。場氧化層之第四部分(未繪示於第2B圖及第2C圖中)係覆蓋於部分之第二P型井215之上。環狀之P+大塊區(P+ bulk region)包括第二P+型區260，且大塊區係配置於第二P型井215之表面，並介於位場氧化層之第三部分232及第四部分之間。
環狀之閘極235係形成於第一區塊及第二區塊，且例 如是包括一導電材料。導電材料可為多矽晶及/或鎢矽化物，而閘極235具有一內徑約為80微米至300微米，例如是130微米，且其外徑約為110微米至390微米，例如是165微米。閘極235覆蓋於第二場氧化層部分231之外部、部分之高壓N型井205及第一P型井210之內部。間距物(spacer)例如是以四乙氧基矽烷(tetraethoxysilane，TEOS)形成，其厚度約與閘極235之厚度相同，且間距物之寬度約為0.1微米至0.4微米，例如是0.2微米。間距物係鄰近於閘極235之內部及外部邊界。層間介電層(interlayer dielectric,ILD)265覆蓋於上述之結構，且接點係形成於層間介電層265上。為環形之第一金屬層(M1)係覆蓋於層間介電層265。第一金屬層之第一部分270係與第一N+型區域245接觸(例如是透過層間介電層265之接觸開口而與汲極接觸)。第一金屬層之第二部分271係與第二N+型區域250及第一P+型區域255接觸(例如是透過層間介電層265之兩個接觸開口而與源極接觸)。第一金屬層之大塊區域272係與第二P+型區域260接觸(例如是透過層間介電層265之接觸開口而與P+大塊區域接觸)。金屬層間介電層(intermetal dielectric,IMD)275覆蓋於金屬層270、271及272與部分之層間介電層265，且金屬層間介電層275具有導孔(via)。為環形之第二金屬層(M2)係覆蓋於金屬層間介電層275，第二金屬層之第一部分280係透過第一導孔(未標示於圖中)而與第一金屬層之第一部分270接觸。第二金屬層之第二部分281 係透過第二導孔(未標示於圖中)而與第一金屬層之第二部分271接觸。第二金屬層之第三部分282係透過第三導孔(未標示於圖中)而與第一金屬層之第三部分272接觸。保護層(passivation layer)285覆蓋於第二金屬層280、281及282與部分之金屬層間介電層275。
比較而言，繪示於第1A圖之習知側向功率金屬氧化物半導體場效應電晶體21係為與周圍之結構圍繞同一中心點之環狀物。P型井26、P+-大塊區31、隔絕結構36、一源極區41、閘極46、汲極區側邊之一P型頂部邊緣(P-top edge to drain side region)61、汲極區66、接墊區71可類似或類比於第2A圖中所對應之結構。第2A圖之P型頂部/N型坡度區域50及高壓N型井區域55係被習知裝置中較簡單之P-頂部(P-top)51所取代。第1B圖係繪示第1A圖之習知結構沿著剖面線1B-1B’之剖面圖。習知之側向功率金屬氧化物半導體場效應電晶體21包括P型頂部區域220而不包括N型坡度區域。P型頂部區域220係形成位於第二場氧化層部分231之下之連續環狀物。在其他方面，習知之側向功率金屬氧化物半導體場效應電晶體21及根據本發明實施例之側向功率金屬氧化物半導體場效應電晶體20在一或多個方面可視為可類比或類似的。
第4圖繪示依據本發明實施例之一種側向功率金屬氧化物半導體場效應電晶體之製造方法之流程圖。此方法係同時參照第3A圖至第3N2圖而敘述。至於第3A圖及第3B圖之順序，此些剖面圖係繪示製程中早期之步驟。 因此，此些剖面圖可被視為是沿著第2A圖之剖面線2B-2B’或剖面線2C-2C’而繪示的。
剖面線2B-2B’係被視為與製程相關。因此，當應用於側向功率金屬氧化物半導體場效應電晶體20之第一區塊(根據製程較後面之步驟)時，第3C圖、第3D1圖、第3E1圖、第3F1圖、第3G1圖、第3H1圖、第3J1圖、第3K1圖、第3L1圖、第3M1圖及第3N1圖係為沿著此剖面線(亦即，2B-2B’線)繪示製程之中間結果。另一方面，當應用於側向功率金屬氧化物半導體場效應電晶體20之第二區塊(根據製程較後面之步驟)，第3D2圖、第3E2圖、第3F2圖、第3G2圖、第3H2圖、第3J2圖、第3K2圖、第3L2圖、第3M2圖及第3N2圖係為沿著2C-2C’線繪示製程之中間結果。
第4圖所繪示之方法係開始於步驟300。首先，提供由第一導電型材料所形成之基板200；此處說明之例子中之第一導電型係為P型，如步驟300所示。然而，所屬技術領域中具有通常知識者當可了解，此處所揭露之用以代表P型與N型之材料及佈植之詞語當可被N型與P型材料之材料與佈植所取代，本發明對此並不多作限制。根據一實施例，基板200可由P型材料所形成。或者，當根據另一實施例時，基板200可由P型磊晶層所取代。步驟305中，藉由繞著一中心而圖案化基板200之表面之圓形部分，並佈植N型摻雜物(亦即，磷或砷)之原子，以於基板200形成圓形之高壓N型井。N型摻雜物之濃度約為1011 至1013 atoms/cm3 ，例如是2×1012 atoms/cm3 。也可在一較高溫度下(約為1000℃至1200℃，例如是1150℃)，以延伸時間(約為8小時至16小時，例如是12小時)驅入N型摻雜物至深度約為5微米至9微米，例如是7微米。第3A圖繪示具有深N型井或高壓N型井205之基板200之一種剖面圖。
接著請參照第3B圖，步驟310中，第一P型井210及第二P型井215可分別形成於高壓N型井205之外部，且位於基板200中位於高壓N型井205之外並鄰近高壓N型井之處。根據另一種P型井製程，第一P型井210可由圖案化高壓N型井205之表面而被定義，且第一P型井210係為環狀。第二P型井215可藉由圖案化位於高壓N型井205之外之基板200表面而定義，且第二P型井215亦為環狀。藉由以P型摻雜物(例如硼)而進行圖案化之製程，高壓N型井205及基板200可於之後被佈植。P型摻雜物之濃度約為1012 至1014 atoms/cm3 ，例如是1013 atoms/cm3 。在溫度約為1000℃至1200℃，例如是1150℃，且時間約為2小時至8小時，例如是4小時之條件下，驅入P型井210及215至小於高壓N型井205之深度，可形成結構。其深度約為2微米至4微米，例如是3微米。
第3B圖之結構之數個交互排列的第一放射區塊及第二放射區塊可於步驟315中定義。舉例來說，第一區塊可被定義為高壓N型井205之表面之數個第一片狀物，且此些片狀物係由第一組圓弧所定義。同樣地，第二區塊可被 定義為高壓N型井205之表面之數個第二片狀物，且此些片狀物係由第二組圓弧所定義，且第二組圓弧係和第一組圓弧分離並交錯排列。根據一實施例，每一個圓弧所對之角度例如是約為1°-10°。整體來說，第一區塊之片狀物及第二區塊之片狀物可覆蓋高壓N型井205、第一P型井210及第二P型井215之整個表面。
如第3C圖所示，P型頂部區域220可於步驟320中形成於側向功率金屬氧化物半導體場效應電晶體20之第一區塊中。P型頂部區域220可藉由圖案化高壓N型井205之第一區塊之表面而形成，且P型頂部區域220為節狀之圓環。P型摻雜物(例如為硼)可接著被佈植於第一區塊中，其濃度約為1011 至1014 atoms/cm3 ，例如為6×1012 atoms/cm3 ，且係藉由例如是一場氧化形成之步驟而被驅入至預定之深度。同樣地在步驟320中，N型摻雜物(例如是磷或砷)可被佈植於P型頂部區域220，以形成N型梯度區域225。N型摻雜物之濃度約為1011 至1014 atoms/cm3 ，例如是2×1012 atoms/cm3 ，而藉由一場氧化形成步驟可將N型摻雜物驅入至深度約為0.1微米至1微米，例如是0.3微米，以形成N型梯度區域225。應注意的是，高壓N型井205之第二部分之表面於佈植第一區塊時通常是被遮住的。當佈植P型頂部區域220及N型梯度區域225之後，側向功率金屬氧化物半導體場效應電晶體20之第二區塊係未改變且如第3B圖所示。
第4圖中所描述之剩餘的佈植步驟係同時應用於側 向功率金屬氧化物半導體場效應電晶體20之第一區塊及第二區塊。
根據步驟315之定義或確認(例如是決定、參考、輸入、驗證、選擇、映射、偵測及/或修正)第一區域及第二區域之步驟。步驟315可被視為選擇性且/或非字面意義的。一場氧化絕緣層係於步驟325中形成於第3B圖及第3C圖之結構之第一區塊及第二區塊，且場氧化絕緣層係為繞著中心部分之一同心環。後續之場氧化程序可包括根據同心環及中心部分之形式(例如為佈局)而圖案化、成長及蝕刻場氧化層材料。具體地來說，如第3D1圖及第3D2圖所示，場氧化層之中心(例如是第一)部分230可為圓形，覆蓋於高壓N型井205之中央部分。場氧化層之第二部分231可為環狀，覆於P型頂部區域220及N形梯度區域225，其內徑約為40微米至90微米，例如是50微米，其外徑約為90微米至300微米，例如是120微米。場氧化層之第三部分232可為環狀，覆蓋於第一P型井210之外部、高壓N型井205之外部及第二P型井215之內部。場氧化層之第三部分232之內徑約為115微米至390微米，例如是165微米，且其外徑約為135微米至410微米，例如是185微米。場氧化層之第四部分(未繪示於第3D1圖及第3D2圖中)可覆蓋於第二P型井215之外部之上。
步驟330中，可於由步驟325形成之部分結構上進行閘極氧化製程，且此部分之結構不具有場氧化層覆蓋於其上。根據另一例子，犧牲氧化步驟可於清洗及氧化閘極區 域之步驟後進行。
環狀之閘極235，例如第3E1圖及第3E2圖所示，可包括一多矽晶層及鎢矽化物。閘極235可於步驟335中形成(例如為poly1結構)，以覆蓋於場氧化層之第二部分231之外部及第一P型井210之內部。閘極235之厚度可約為0.1微米至0.7微米，例如是0.3微米。在另一種例子中，可沈積多矽晶及鎢矽化物層。所形成之表面係根據閘極235之預定尺寸而被圖案化及蝕刻，且進行蝕刻步驟後之閘極235係被置於適當的地方。
請參照第3F1圖及第3F2圖，於步驟340中，例如是環狀四乙氧基矽烷(TEOS)之間距物可於鄰近(例如是於其上)閘極235之內邊界及外邊界之處形成。舉例來說，四乙氧基矽烷層可被沈積、圖案化並蝕刻，以於閘極235之第一區塊及第二區塊形成間距物240。
環狀N+型區域245及250(第3G1圖及第3G2圖)可於步驟345中形成，包括環狀N+型區域245係藉由圖案化及曝光高壓N型井205之表面介於場氧化層(例如是N+型區域245)之第一部分230及第二部分231之環狀部分而形成；而環狀N+型區域250係藉由圖案化及曝光第一P型井210中之源極252之第一環狀部分(亦即，N+型區域250)而形成。第一P型井210係鄰近於閘極235之外邊界且其外徑約為120微米至400微米，例如是175微米。N型摻雜物(例如是磷或砷)之原子之濃度約為1015 至1016 atoms/cm3 ，例如是5×1015 atoms/cm3 。N型摻雜物 之原子可被佈植於暴露之部分，以形成N+型區域245及250。同樣地，環狀之P+型區域255及260(第3H1圖及第3H2圖)可藉由圖案化及曝光源極252之第二環狀部分(亦即，P+型區域255)介於N+型區域250及場氧化層之第三部分232之內邊界之處，以及圖案化及曝光第二P型井215介於場氧化層(亦即，P+型區域260)之第三部分232及第四部分(未繪示)之處，而形成P型之大塊區。P型摻雜物(例如硼)係佈植於暴露之部分，且P型摻雜物之濃度約為1015 至1016 atoms/cm3 ，例如是5×1015 atoms/cm3 。
層間介電層265(第3J1圖及第3J2圖)之厚度約為0.5微米至2微米，例如為0.7微米。步驟355中，層間介電層265可覆蓋於步驟350所形成之結構。接點可形成於層間介電層265中，以接觸N+型區域245及250及P+型區域255及260。舉例來說，層間介電層265可藉由沈積一層未摻雜矽玻璃(undoped silicate glass，USG)和硼磷矽玻璃(borophosphosilicate glass，BPSG)而形成，並藉由圖案化、曝光及蝕刻部分之層間介電層265，以形成接點。
第一金屬層(M1)包括分離的第一部分270、第二部分271及第三部分272(第3K1圖及第3K2圖)。步驟360中，第一金屬層可形成於層間介電層265上。第一金屬層之第一部分270、第二部分271及第三部分272可藉由沈積一金屬層(例如是鋁或鋁-銅合金)、圖案化此金屬層並進行蝕刻步驟以曝光部分之層間介電層265而形成。如實 施例所示，第一金屬層之第一部分270接觸汲極(即環狀之第一N+型區域245)；第二部分271接觸源極252的N+型區域250及P+型區域255；第三部分272則接觸P+大塊區(即第二P+型區域260)。
接著，於步驟365中，金屬層間介電層275可包括例如是電漿增強氧化物(plasma-enhanced oxide，PEOX)和旋制氧化矽(spin-on glass，SOG)，且如第3L1圖及第3L2圖所示，金屬層間介電層275可覆蓋於第一金屬層之第一部分270、第二部分271及第三部分272與層間介電層265之曝光部分之上。金屬層間介電層275之厚度可約為0.5微米至2微米，例如是1微米。金屬層間介電層275可具有數個導孔(vias)，且此處所形成之導孔係分別暴露第一金屬層之第一部分270、第二部分271與第三部分272。根據另一例子，可藉由沈積金屬層間介電層275、根據導孔之位置而圖案化金屬層間介電層275之表面，以及進行蝕刻步驟，以形成導孔。
步驟370中，如第3M1圖及第3M2圖所繪示之第二金屬層(M2)係形成於第一部分280、第二部分281及第三部分282(分離之部分)，以覆蓋於金屬層間介電層275。第二金屬層可透過導孔分別與第一金屬層之第一部分270、第二部分271及第三部分272接觸。舉例來說，可藉由沈積一金屬層例如鋁或鋁-銅合金層、圖案化此金屬層以定義第一部分280、第二部分281及第三部分282，以及進行蝕刻步驟，而形成第二金屬層之第一部分280、第 二部分281及第三部分282。如第3N1圖及第3N2圖所示之保護層例如包括電漿增強氧化物(PEOX)和電漿增強氮化矽(plasma-enhanced silicon nitride，PESiN)。保護層可使用已知方法而形成，以覆蓋於第二金屬層之第一部分280、第二部分281及第三部分282及部分之金屬層間介電層275。
第5圖繪示側向功率金屬氧化物半導體場效應電晶體之崩潰電壓圖。此圖包括第一曲線400。第一曲線400顯示如第1A、1B圖所示之習知裝置具有一崩潰電壓約為870V。第二曲線405顯示根據本發明製造之裝置之崩潰電壓，且此裝置之崩潰電壓約為880V。
習知與根據本發明之側向功率金屬氧化物半導體場效應電晶體之汲極-源極特性係繪示於第6圖。第一曲線410代表習知之側向功率金屬氧化物半導體場效應電晶體之汲極-源極特性，且第一曲線410在介於20V至180V之範圍內為不規則之形狀。第二曲線415代表根據本發明之裝置之汲極-源極特性。第二曲線415在介於20V或30V至高於600V之範圍內具有相對規則及平滑之形狀。換言之，第二曲線415在剛開始上升之部分具有相對一致且/或無變化之斜率(例如是斜率值相對穩定，且/或並未出現/顯示較陡及較平坦之鄰近部分)，接著為降低或下降之部分。此部分具有相對一致且/或無變化之斜率(例如是斜率值相對穩定，且/或並未出現/顯示較陡及較平坦之鄰近部分)。根據另一例子，上升與下降部分之形狀可約呈線性， 且其斜率約為定值。根據本發明之裝置之特性導通電阻約為90.48Ω-mm2 。習知裝置之特性導通電阻約為115.3Ω-mm2 。與習知裝置之特性導通電阻相較，本發明之裝置具有較佳之特性導通電阻。
第7圖繪示習知側向功率金屬氧化物半導體場效應電晶體之崩潰電壓之壓力效應。壓力效應的其中一例，是在一長時間中，如1000小時，於汲極和源極之間施以一電壓為最大電壓的80%。壓力前曲線420顯示習知裝置之崩潰電壓約略小於800V。施加壓力之後，如壓力後曲線425所示，崩潰電壓減少至約大於700V。請參照第8圖，相較之下，根據本發明之裝置到受壓力之影響較低。在施加壓力之前，繪示於圖中之壓力前曲線430顯示崩潰電壓約大於800V。施加壓力之後，如圖中之壓力後曲線435所示，根據本發明之裝置之崩潰電壓大致上並無改變，而實質上增加約10V。
綜上所述，雖然本發明已以一較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
20‧‧‧側向功率金屬氧化物半導體場效應電晶體
21‧‧‧習知側向功率金屬氧化物半導體場效應電晶體
25、26‧‧‧P型井
30、31‧‧‧P+-大塊區
35、36‧‧‧隔絕結構
40、41‧‧‧源極區
45、46‧‧‧閘極
50‧‧‧P型頂部/N型坡度區域
51‧‧‧P-頂部
55‧‧‧高壓N型井區域
60、61‧‧‧汲極區側邊之一P型頂部邊緣
65、66‧‧‧汲極區
70、71‧‧‧接墊區
200‧‧‧基板
205‧‧‧高壓N型井
210‧‧‧第一P型井
215‧‧‧第二P型井
220‧‧‧P型頂部區域
225‧‧‧N型梯度區域
230‧‧‧場氧化層之第一部分
231‧‧‧場氧化層之第二部分
232‧‧‧場氧化層之第三部分
235‧‧‧閘極
240‧‧‧間距物
245、250‧‧‧環狀N+型區域
255、260‧‧‧環狀P+型區域
265‧‧‧層間介電層
270‧‧‧第一金屬層之第一部分
271‧‧‧第一金屬層之第二部分
272‧‧‧第一金屬層之第三部分
275‧‧‧金屬層間介電層
280‧‧‧第二金屬層之第一部分
281‧‧‧第二金屬層之第二部分
282‧‧‧第二金屬層之第三部分
285‧‧‧保護層
第1A圖繪示習知側向功率金屬氧化物半導體場效應電晶體；第1B圖係繪示第1A圖之習知側向功率金屬氧化物 半導體場效應電晶體沿著1B-1B’線之剖面圖；第2A圖係為依照本發明而形成之一種側向功率金屬氧化物半導體場效應電晶體之上視圖；第2B圖係為沿著第2A圖之根據一實施例之側向功率金屬氧化物半導體場效應電晶體之2B-2B’線之剖面圖；第2C圖係為沿著第2A圖之根據一實施例之側向功率金屬氧化物半導體場效應電晶體之2C-2C’線之剖面圖；第3A圖繪示形成於P型基板中之深N型井之剖面圖；第3B圖繪示形成於第3A圖之結構中之第一及第二P型井之剖面圖；第3C圖繪示形成於第3B圖之結構之第一區中之P型頂部及N型梯度擴散，第一區係根據第2A圖及第2B圖定義；第3D1圖繪示當於第3C圖(第一區)及第3B圖(第二區)之結構上形成場氧化層之後之第一區之剖面圖；第3D2圖繪示當於第3C圖(第一區)及第3B圖(第二區)之結構上形成場氧化層之後之第二區之剖面圖；第3E1圖繪示當於第3D1圖及第3D2圖之結構上形成閘極之後之第一區之剖面圖；第3E2圖繪示當於第3D1圖及第3D2圖之結構上形成閘極之後之第二區之剖面圖；第3F1圖繪示當於第3E1圖及第3E2圖之閘極之內面及外面形成間距物結構之後之第一區之剖面圖； 第3F2圖繪示當於第3E1圖及第3E2圖之閘極之內面及外面形成間距物結構之後之第二區之剖面圖；第3G1圖繪示當於第3F1圖及第3F2圖之結構上進行N+型佈植之後之第一區之剖面圖；第3G2圖繪示當於第3F1圖及第3F2圖之結構上進行N+型佈植之後之第二區之剖面圖；第3H1圖繪示當於第3G1圖及第3G2圖之結構上進行P+型佈植之後之第一區之剖面圖；第3H2圖繪示當於第3G1圖及第3G2圖之結構上進行P+型佈植之後之第二區之剖面圖；第3J1圖繪示當於第3H1圖及第3H2圖之結構上覆蓋層間介電層之後之第一區之剖面圖；第3J2圖繪示當於第3H1圖及第3H2圖之結構上覆蓋層間介電層之後之第二區之剖面圖；第3K1圖繪示當於第3J1圖及第3J2圖之結構上覆蓋第一金屬層之後之第一區之剖面圖；第3K2圖繪示當於第3J1圖及第3J2圖之結構上覆蓋第一金屬層之後之第二區之剖面圖；第3L1圖繪示當於第3K1圖及第3K2圖之結構上覆蓋金屬層間介電層之後之第一區之剖面圖；第3L2圖繪示當於第3K1圖及第3K2圖之結構上覆蓋金屬層間介電層之後之第二區之剖面圖；第3M1圖繪示當於第3L1圖及第3L2圖之結構上覆蓋第二金屬層之後之第一區之剖面圖； 第3M2圖繪示當於第3L1圖及第3L2圖之結構上覆蓋第二金屬層之後之第二區之剖面圖；第3N1圖繪示當於第3M1圖及第3M2圖之結構上覆蓋保護層之後之第一區之剖面圖；第3N2圖繪示當於第3M1圖及第3M2圖之結構上覆蓋保護層之後之第二區之剖面圖；第4圖繪示依據本發明實施例之一種側向功率金屬氧化物半導體場效應電晶體之製造方法之流程圖；第5圖繪示根據本發明之一實施例之側向功率金屬氧化物半導體場效應電晶體與習知之側向功率金屬氧化物半導體場效應電晶體之崩潰電壓比較圖；第6圖繪示根據本發明之一實施例之側向功率金屬氧化物半導體場效應電晶體與習知之側向功率金屬氧化物半導體場效應電晶體之汲極-源極特性比較圖；第7圖繪示習知側向功率金屬氧化物半導體場效應電晶體之壓力效應；以及第8圖繪示根據本發明之一實施例之側向功率金屬氧化物半導體場效應電晶體之壓力效應。
20．．．側向功率金屬氧化物半導體場效應電晶體
25．．．P型井
30．．．P+-大塊區
35．．．隔絕結構
40．．．源極區
45．．．閘極
50．．．P型頂部/N型坡度區域
55．．．高壓N型井區域
60．．．汲極區側邊之一P型頂部邊緣
65．．．汲極區
70．．．接墊區

Claims (20)

  1. 一種半導體結構，包括：一基板，包括一第一型材料，環狀之一高壓第二型井係配置於該基板中；一第一型頂部區域，配置於該高壓第二型井之一第一區塊中，其中該第一區塊包括分離之複數個第一片狀物，且該些第一片狀物係由一第一組圓弧所定義；一第二型梯度區域，配置於該第一型頂部區域上；以及一第二區塊位於該高壓第二型井中，且該第二區塊包括分離之複數個第二片狀物，該些第二片狀物係由一第二組圓弧所定義，其中該第一區塊之一或多個該些第一片狀物係與該第二區塊之一或多個該些第二片狀物交錯配置。
  2. 如申請專利範圍第1項所述之半導體結構，其中：該第一型係為P型，且該第二型係為N型；該結構係為環狀，且繞著一中心。
  3. 如申請專利範圍第2項所述之半導體結構，更包括複數個第一P型井及複數個第二P型井，該些第一和第二P型井係為環狀並配置於該N型井之一外部之一表面，且分別位於該基板中於該N型井之外並鄰近於該N型井之處。
  4. 如申請專利範圍第3項所述之半導體結構，其中該P型頂部區域係為環狀，且被該第一P型井所環繞，該N型梯度區域係為環狀，且該半導體結構更包括： 一N型汲極，係為環狀並配置於該N型井之該表面之一環狀部分，並被該P型頂部區域所環繞；一源極，包括一環狀之N型內部區域及一環狀P型外部區域，配置於該第一P型井之一表面；以及一P型大塊區，係為環狀並配置於該第二P型井之一表面之一部分。
  5. 如申請專利範圍第4項所述之半導體結構，更包括一場氧化層，該場氧化層包括一第一部分、一第二部分、一第三部分及一第四部分，該些部分分別覆蓋於以下四部分之上：(1)該N型井之一中心部分、(2)介於該汲極及包括該N型梯度擴散之該第一P型井間之一區域、(3)該第一P型井之一環狀部分、該N型井之一環狀部分及該第二P型井，且該場氧化層之該第三部分的配置係用以隔離該源極及該大塊區，及(4)位於該大塊區之外之該第二P型井之一環狀剩餘部分。
  6. 如申請專利範圍第5項所述之半導體結構，更包括：一閘極，係為多矽晶及矽鎢化物之一環狀沈積物，該閘極係覆蓋於該場氧化層之該第二部分之一外部及該第一P型井之一內部；以及複數個間距物，配置於該環狀沈積物之內及之外。
  7. 如申請專利範圍第6項所述之半導體結構，更包括一層間介電層(interlayer dielectric)，覆蓋於如第3項所述之結構，該層間介電層包括複數個環狀接觸開口，該些 開口係暴露部分之該汲極、該源極之該內部及該外部，以及該大塊區。
  8. 如申請專利範圍第7項所述之半導體結構，更包括一第一金屬層，覆蓋於部分之該層間介電層，該第一金屬層包括分離之一第一部分、一第二部分及一第三部分，該第一部份接觸該汲極，該第二部分接觸該源極之該內部及該外部，且該第三部分接觸該大塊區。
  9. 如申請專利範圍第8項所述之半導體結構，更包括一金屬層間介電層(intermetal dielectric layer)，覆蓋於該第一金屬層以及不與該第一金屬層重疊之部分該層間介電層，該金屬層間介電層具有複數個導孔(via)，該些導孔係暴露該第一金屬層之該第一部分、該第二部分及該第三部分。
  10. 如申請專利範圍第9項所述之半導體結構，更包括：一第二金屬層，覆蓋部分該金屬層間介電層，該第二金屬層具有分離之一第一部分、一第二部分及一第三部分，該些部分係分別接觸該第一金屬層之該第一部分、該第一金屬層之該第二部分及該第一金屬層之第三部分，以及一保護層(passivation layer)，覆蓋於該第二金屬層及部分之該金屬層間介電層。
  11. 如申請專利範圍第1項所述之半導體結構，係具有一特性導通電阻(specific on-resistance)，該特性導通電 阻約為90.5Ω-mm2 。
  12. 一種側向功率金屬氧化物半導體場效應電晶體(MOSFET)之製造方法，包括：提供一基板，該基板包括一第一型材料；佈植複數個第二型原子於該基板之一環狀部分，以形成一高壓第二型井；佈植複數個第一型原子分別進入一第一環及一第二環，該第一環及該第二環係配置於該高壓第二型井之內及外部；確認該高壓第二型井之一表面之一第一區塊之一環狀部分，包括定義複數個第一片狀物，且該些第一片狀物係由一第一組圓弧所定義，該第一組圓弧係圍繞該環狀部分之一中心，以及定義複數個第二片狀物於一第二區塊，且該些第二片狀物係由一第二組圓弧所定義，該第二組圓弧係圍繞該中心，其中一或多個該些第一片狀物係與一或多個該些第二片狀物交錯配置；藉由佈植複數個第一型原子進入該第一區塊之該環狀部分，以形成一第一型頂部；以及藉由佈植複數個第二型原子進入該第一型頂部，以形成一第二型梯度。
  13. 如申請專利範圍第12項所述之方法，其中該第一型係為P型，且該第二型係為N型，該方法更包括佈植複數個P型原子分別進入該第一環及該第二環，該第一環及該第二環係配置於該N型井之內及外部，藉以形成複數 個第一P型井及複數個第二P型井。
  14. 如申請專利範圍第13項所述之方法，其中該環狀部分係為圓形部分。
  15. 如申請專利範圍第14項所述之方法，其中該第一區塊之一或多個該些第一片狀物及該第二區塊之一或多個該些第二片狀物係交錯並共同覆蓋該N型井之該表面之該環狀部分。
  16. 如申請專利範圍第15項所述之方法，更包括：分別應用一場氧化層之分離的一第一部分、一第二部分、一第三部分及一第四部分，以覆蓋於該N型井之一中央部分之上，藉以覆蓋該N型井被該第一P型井所環繞之一環狀部分，以覆蓋於該第一P型井之一環狀外部、該N型井之一環狀部分，及該第二P型井之一內部，並用以覆蓋該第二P型井之一環狀部分；以及於該基板之該表面及該N型井中未與該場氧化層重疊之部分進行一閘極氧化製程。
  17. 如申請專利範圍第16項所述之方法，更包括：沈積一閘極於該場氧化層之該第二部分之一外部、介於該場氧化層之該第二部分及該第一P型井間之部分該N型井，以及該第一P型井之一內部；以及沈積複數個間距物於該閘極之一內邊緣及一外邊緣。
  18. 如申請專利範圍第17項所述之方法，其中該閘極包括一或多個多矽晶及矽鎢化物，該些間距物包括一或多個間距物材料及四乙氧基矽烷(tetrathoxysilane)，且該方 法更包括藉由下列步驟形成一第一中間結構：藉由佈植複數個N型原子進入介於該場氧化層之該第一部分及該第二部分之該N型井之該表面之一環狀部分，以形成一汲極；藉由佈植複數個N型原子進入該第一P型井介於該場氧化層之該第二部分及該第三部分之該表面之一內部，並佈植複數個P型原子進入該第一P型井之該表面之一外部介於該場氧化層之該第二部分及該第三部分之間，以分別形成一源極之一內部及一外部；藉由佈植複數個P型原子進入該第二P型井之一環狀部分介於該場氧化層之該第三部分及該第四部分之處，以形成一大塊區。
  19. 如申請專利範圍第18項所述之方法，更包括：沈積一層間介電層，該層間介電層覆蓋於該第一中間結構之上；於該層間介電層中形成一第一環狀導孔、一第二環狀導孔、一第三環狀導孔及一第四環狀導孔，以分別暴露出該汲極、該源極之該內部、該源極之該外部和該大塊區；藉由沈積該第一金屬層之一第一部分、透過該第一導孔接觸該汲極、沈積該第一金屬層之一第二部分、透過該第二導孔及該第三導孔接觸該源極之該內部及該外部，以及沈積該第一金屬層之一第三部分、透過該第四導孔接觸該大塊區，藉以沈積一該第一金屬層，且該第一金屬層覆蓋該層間介電層之複數個分離部分； 沈積一金屬層間介電層，且該金屬層間介電層覆蓋於該第一金屬層及部分之該層間介電層之上；形成一第五導孔、一第六導孔及一第七導孔，以分別暴露該第一金屬層之該第一部分、該第二部分及該第三部分；以及藉由沈積一第二金屬層以形成一第二中間結構，且該第二金屬層覆蓋於該金屬層間介電層之分離的複數個部分之上，該第二金屬層之一第一部份，透過該第五導孔接觸該第一金屬層之該第一部分，該第二金屬層之一第二部分，透過該第六導孔而接觸該第一金屬層之該第二部分，以及該第二金屬層之一第三部分，透過該第七導孔接觸該第一金屬層之該第三部分。
  20. 一種如申請專利範圍第12項所述之方法所形成之側向功率金屬氧化物半導體場氧化效應電晶體。
TW098143207A 2009-12-16 2009-12-16 側向功率金屬氧化物半導體場效應電晶體結構及其製造方法 TWI487105B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098143207A TWI487105B (zh) 2009-12-16 2009-12-16 側向功率金屬氧化物半導體場效應電晶體結構及其製造方法
US12/775,440 US8890244B2 (en) 2009-12-16 2010-05-06 Lateral power MOSFET structure and method of manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098143207A TWI487105B (zh) 2009-12-16 2009-12-16 側向功率金屬氧化物半導體場效應電晶體結構及其製造方法

Publications (2)

Publication Number Publication Date
TW201123445A TW201123445A (en) 2011-07-01
TWI487105B true TWI487105B (zh) 2015-06-01

Family

ID=44141955

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098143207A TWI487105B (zh) 2009-12-16 2009-12-16 側向功率金屬氧化物半導體場效應電晶體結構及其製造方法

Country Status (2)

Country Link
US (1) US8890244B2 (zh)
TW (1) TWI487105B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8319255B2 (en) * 2010-04-01 2012-11-27 Texas Instruments Incorporated Low side Zener reference voltage extended drain SCR clamps
US8482059B2 (en) 2011-05-05 2013-07-09 Macronix International Co., Ltd. Semiconductor structure and manufacturing method for the same
US8872222B2 (en) * 2012-02-24 2014-10-28 Macronix International Co., Ltd. Semiconductor structure and method for forming the same
CN103367400B (zh) * 2012-03-30 2016-05-11 旺宏电子股份有限公司 半导体结构及其制造方法
US20130265102A1 (en) * 2012-04-09 2013-10-10 Macronix International Co., Ltd. Semiconductor structure and method for manufacturing the same
US20140061721A1 (en) * 2012-08-28 2014-03-06 Macronix International Co., Ltd. Mos device and method for fabricating the same
CN103730495A (zh) * 2012-10-12 2014-04-16 旺宏电子股份有限公司 金属氧化物半导体装置及其制造方法
US9000519B2 (en) 2012-12-21 2015-04-07 Macronix International Co., Ltd. Semiconductor device having varying p-top and n-grade regions
CN103972286B (zh) * 2013-02-04 2017-02-08 旺宏电子股份有限公司 具有p顶层与n能阶的半导体装置及其制造方法
KR101450437B1 (ko) * 2013-03-12 2014-10-14 주식회사 동부하이텍 Ldmos 소자와 그 제조 방법
CN103280457B (zh) * 2013-05-14 2016-03-23 电子科技大学 一种超低比导通电阻的横向高压功率器件及制造方法
CN103413830B (zh) * 2013-08-16 2016-08-31 电子科技大学 一种横向高压mosfet及其制造方法
US9177953B2 (en) * 2013-10-31 2015-11-03 Taiwan Semiconductor Manufacturing Company Limited Circular semiconductor device with electrostatic discharge (ESD) device and functional device
US9070766B1 (en) * 2014-01-27 2015-06-30 Macronix International Co., Ltd. Semiconductor device and method of forming the same
US20150214361A1 (en) * 2014-01-30 2015-07-30 Macronix International Co., Ltd. Semiconductor Device Having Partial Insulation Structure And Method Of Fabricating Same
US9312380B2 (en) * 2014-03-19 2016-04-12 Macronix International Co., Ltd. Semiconductor device having deep implantation region and method of fabricating same
US9373682B2 (en) * 2014-06-30 2016-06-21 Alpha And Omega Semiconductor Incorporated Compact guard ring structure for CMOS integrated circuits
CN105321988B (zh) * 2014-07-02 2018-10-30 世界先进积体电路股份有限公司 半导体装置及其制造方法
CN105576011B (zh) * 2014-10-16 2019-01-29 立锜科技股份有限公司 具有弱电流通路的半导体元件
US9520492B2 (en) * 2015-02-18 2016-12-13 Macronix International Co., Ltd. Semiconductor device having buried layer
US9761656B2 (en) * 2015-04-10 2017-09-12 Macronix International Co., Ltd. Semiconductor device having buried region and method of fabricating same
CN105047694B (zh) * 2015-08-28 2017-09-22 电子科技大学 一种横向高压功率器件的结终端结构
CN107644817A (zh) * 2016-07-22 2018-01-30 北大方正集团有限公司 横向扩散金属氧化物半导体及其制备方法
CN117253920A (zh) * 2022-06-10 2023-12-19 强茂股份有限公司 金氧半导体元件及其制法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5736766A (en) * 1994-12-12 1998-04-07 Texas Instruments Incorporated Medium voltage LDMOS device and method of fabrication

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5434435A (en) * 1994-05-04 1995-07-18 North Carolina State University Trench gate lateral MOSFET
US7102194B2 (en) * 2004-08-16 2006-09-05 System General Corp. High voltage and low on-resistance LDMOS transistor having radiation structure and isolation effect
US7868378B1 (en) * 2005-07-18 2011-01-11 Volterra Semiconductor Corporation Methods and apparatus for LDMOS transistors
US7476591B2 (en) * 2006-10-13 2009-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. Lateral power MOSFET with high breakdown voltage and low on-resistance
JP5448100B2 (ja) * 2008-01-14 2014-03-19 ヴォルテラ セミコンダクター コーポレイション 保護されたチャネルを有するパワートランジスタ
US7960786B2 (en) * 2008-07-09 2011-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Breakdown voltages of ultra-high voltage devices by forming tunnels

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5736766A (en) * 1994-12-12 1998-04-07 Texas Instruments Incorporated Medium voltage LDMOS device and method of fabrication

Also Published As

Publication number Publication date
US20110140201A1 (en) 2011-06-16
TW201123445A (en) 2011-07-01
US8890244B2 (en) 2014-11-18

Similar Documents

Publication Publication Date Title
TWI487105B (zh) 側向功率金屬氧化物半導體場效應電晶體結構及其製造方法
US10679935B2 (en) Structure and method for improving high voltage breakdown reliability of a microelectronic device
US9356138B2 (en) Semiconductor device
US9153666B1 (en) LDMOS with corrugated drift region
TWI453865B (zh) 半導體結構以及其製造方法
JP5492610B2 (ja) 半導体装置及びその製造方法
TWI449130B (zh) 半導體結構以及其製造方法
JP2012248582A (ja) 半導体装置及び半導体装置の製造方法
US8940609B2 (en) MOS device and method of manufacturing the same
TWI553856B (zh) 半導體元件及其製作方法
JP2018201028A (ja) トレンチゲートトレンチフィールドプレート半垂直半横方向ｍｏｓｆｅｔ
JP2007201391A (ja) 半導体装置
US11532741B2 (en) Semiconductor device having vertical DMOS and manufacturing method thereof
CN102110712B (zh) 侧向功率金属氧化物半导体场效应晶体管结构及制造方法
TWI559545B (zh) 具有局部絕緣結構之半導體元件及其製造方法
TWI397182B (zh) 溝槽式功率金氧半電晶體及其製程方法
JP5241159B2 (ja) 半導体装置
US11417649B2 (en) Semiconductor device
TWI621162B (zh) 半導體元件與其製造方法
JP2009224495A (ja) 絶縁ゲート型半導体装置およびその製造方法
US9520471B1 (en) Semiconductor device having gradient implant region and manufacturing method thereof
TW201830697A (zh) 半導體基底結構及其形成方法和半導體裝置
US7732848B2 (en) Power semiconductor device with improved heat dissipation
TWI634659B (zh) 具有梯度植入區之半導體元件及其製造方法
CN105280634B (zh) 具有金属层于漂移区之上的半导体元件