TWI553856B - 半導體元件及其製作方法 - Google Patents

半導體元件及其製作方法 Download PDF

Info

Publication number
TWI553856B
TWI553856B TW104116161A TW104116161A TWI553856B TW I553856 B TWI553856 B TW I553856B TW 104116161 A TW104116161 A TW 104116161A TW 104116161 A TW104116161 A TW 104116161A TW I553856 B TWI553856 B TW I553856B
Authority
TW
Taiwan
Prior art keywords
region
electrical property
type
item
semiconductor device
Prior art date
Application number
TW104116161A
Other languages
English (en)
Other versions
TW201637206A (zh
Inventor
簡郁芩
詹景琳
Original Assignee
旺宏電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旺宏電子股份有限公司 filed Critical 旺宏電子股份有限公司
Application granted granted Critical
Publication of TWI553856B publication Critical patent/TWI553856B/zh
Publication of TW201637206A publication Critical patent/TW201637206A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8618—Diodes with bulk potential barrier, e.g. Camel diodes, Planar Doped Barrier diodes, Graded bandgap diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2229/00—Indexing scheme for semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, for details of semiconductor bodies or of electrodes thereof, or for multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Description

半導體元件及其製作方法 【0001】
本發明係關於半導體元件及其製作方法，特別是具有埋藏區(buried region)的半導體元件及其製作方法。
 【0002】
超高壓(Ultra-high voltage，Ultra-HV)半導體元件已廣泛使用於顯示元件、可攜式元件以及許多其他應用之中。超高壓半導體元件的設計目標包括較高的崩潰電壓和較低的特徵導通電阻(specific on-resistance)。然而，超高壓半導體元件的特徵導通電阻受限於元件N型漸層擴散區(n-grade region)和P型頂部反射(p-top rejection)之間的交互作用。
 【0003】
根據本說明書的一實施例，一種半導體元件包括具有第一電性的一基材、具有第二電性並形成於基材之中的一高壓井區、形成於高壓井區中的一漂移區、形成於高壓井區中且與漂移區隔離的一汲極，以及具有第一電性且形成在高壓井區中，且位於漂移區和汲極之間的一埋藏區。
【0004】
根據本說明書的另一實施例，提供一種半導體元件的製作方法，此方法包括：提供具有第一電性的基材；於基材之中形成具有第二電性的一高壓井區、於高壓井區中形成一漂移區、於高壓井區中形成一汲極使其與漂移區隔離，以及在高壓井區中形成具有第一電性的一埋藏區，使其位於漂移區和汲極之間。
【0005】
所附圖式包含於說明書中，並構成說明書內容的一部分，用來描會所揭露的實施例，並且和相關文字說明一起用來解釋並描述該實施例的詳細技術內容。
 【0032】
10‧‧‧超高壓半導體元件
60‧‧‧絕緣閘雙極電晶體
70‧‧‧超高壓二極體
100‧‧‧基材
110‧‧‧高壓N型井區
115‧‧‧第一P型井區
116‧‧‧第二P型井區
120‧‧‧漂移區
125‧‧‧P型頂部區
130‧‧‧N型漸層擴散區
135‧‧‧摻雜區
140‧‧‧絕緣層
141‧‧‧第一場氧化物部分
142‧‧‧第二場氧化物部分
143‧‧‧第三場氧化物部分
144‧‧‧第四場氧化物部分
150‧‧‧閘氧化層
155‧‧‧閘極層
160‧‧‧間隙壁
165‧‧‧第一N+區
166‧‧‧第二N+區
170‧‧‧第一P+區
171‧‧‧第二P+區
180‧‧‧層間介電層
190‧‧‧接觸層
191‧‧‧第一接觸部分
192‧‧‧第二接觸部分
193‧‧‧第三接觸部分
194‧‧‧第四接觸部分
200‧‧‧基材
210‧‧‧高壓N型井區
215‧‧‧第一P型井區
216‧‧‧第二P型井區
220‧‧‧漂移區
225’‧‧‧P型頂部區
230’‧‧‧N型漸層擴散區
235’‧‧‧摻雜區
240‧‧‧場氧化物層
241‧‧‧第一場氧化物部分
242‧‧‧第二場氧化物部分
243‧‧‧第三場氧化物部分
244‧‧‧第四場氧化物部分
250‧‧‧閘氧化層
255‧‧‧閘極層
260‧‧‧間隙壁
265‧‧‧第一N+區
266‧‧‧第二N+區
270‧‧‧第一P+區
271‧‧‧第二P+區
280‧‧‧層間介電層
281‧‧‧第一開口
282‧‧‧第二開口
283‧‧‧第三開口
284‧‧‧第四開口
285‧‧‧第五開口
290‧‧‧接觸層
291‧‧‧第一接觸部分
292‧‧‧第二接觸部分
293‧‧‧第三接觸部分
294‧‧‧第四接觸部分
310‧‧‧橫坐標
320‧‧‧縱坐標
330‧‧‧曲線
340‧‧‧曲線
410‧‧‧橫坐標
420‧‧‧縱坐標
430‧‧‧曲線
440‧‧‧曲線
665‧‧‧P+區
700‧‧‧接觸層
Vgs‧‧‧閘極和源極之間的電壓
Vbs‧‧‧塊材-源極電壓
Vds‧‧‧汲極和源極之間的電壓
Ids‧‧‧汲極和源極之間的電流
S1‧‧‧摻雜區之左側邊緣和P型頂部區之右側邊緣之間的距離
S2‧‧‧摻雜區之右側邊緣和第二場氧化物部分之右側邊緣之間的距離
【0006】

第1圖係根據本發明的一實施例所繪示之超高壓半導體元件的結構剖面示意圖；
第2A圖至第2M圖係根據本發明的一實施例所繪示之製作第1圖之超高壓半導體元件的一係列製程結構剖面示意圖；
第3圖係繪示第1圖所示之元件以及作為比較例之另一元件的汲極特性曲線圖；
第4圖係繪示第1圖所示之元件以及作為比較例之另一元件的汲極特性曲線圖；
第5圖係根據本發明的一實施例所繪示的元件部分結構剖面放大圖；
第6圖係根據本發明的一實施例所繪示之絕緣閘雙極電晶體(Insulated-Gate Bipolar Transistor，IGBT)的結構剖面示意圖；以及
第7圖係根據本發明的一實施例所繪示之超高壓二極體的結構剖面示意圖。
【0007】
下述實施例係配合所附圖式作詳細說明。盡可能地，各圖式中相似的元件將以相同的元件符號加以標示。
【0008】
第1圖係根據本發明的一實施例所繪示之超高壓半導體元件(以下簡稱元件10)的結構剖面示意圖。在本實施例中，元件10式一種N型橫向擴散金屬-氧化物-半導體(Lateral Diffused Metal Oxide Semiconductor，LDMOS)元件。如第1圖所繪示，元件10包括P型基材(P-型矽塊材/P-型磊晶) 100以及形成於基材100中的高壓N型井區(HVNW)110。基材100可以是由矽材質的P型塊材(P-type bulk silicon material)、P-型磊晶或P型絕緣層上覆矽(Silicon-On-Insulator，SOI)材料所構成。第一P型井區(PW)115形成於高壓N型井區110之中，並且與高壓N型井區110的左側邊緣隔離。第一P型井區115構成元件10的源極井區。第二P型井區116形成於高壓N型井區110之外，並鄰接高壓N型井區110的左側邊緣。第二P型井區116構成元件10的塊狀井區(bulk well)。漂移區120形成於高壓N型井區110之外，並鄰接高壓N型井區110的右側邊緣。漂移區120包括P型頂部區125和形成於P型頂部區125上方的N型漸層擴散區130。絕緣層140形成於基材100之上。絕緣層140可以是由場氧化物(field oxide，FOX)所構成。以下所述的絕緣層140可稱為場氧化物層140。場氧化物層140包括一個覆蓋高壓N型井區110之右側部分的第一場氧化物部分141、覆蓋漂移區120的第二場氧化物部分142、覆蓋位於第一P型井區115和第二P型井區116間之高壓N型井區110之左側邊緣部分的第三場氧化物部分143，以及覆蓋第二P型井區116之左側邊緣部分的第四場氧化物部分144。閘氧化層150形成在第一P型井區115的右側邊緣部分之上。閘極層155形成於閘氧化層150之上。間隙壁(spacer)160形成於閘極層155的側壁上。第一N型重摻雜區165(以下簡稱第一N+區165)形成於高壓N型井區110之中，並且與漂移區120的右側邊緣隔離。第一N+區165構成元件10的汲極區。第二N型重摻雜區166 (以下簡稱第二N+區166)形成於第一P型井區115之中，並鄰接於閘極層155的左側邊緣。第一P型重摻雜區170 (以下簡稱第一P+區170)形成於第一P型井區115之中，並鄰接於第二N+區166的左側邊緣。第二N+區166和第一P+區170共同構成元件10的源極區。第二P型重摻雜區171 (以下簡稱第二P+區171)形成於第二P+區116中，並構成元件10的塊狀井區。層間介電層(Interlayer Dielectric，ILD)180形成於基材100之上。提供一接觸層190，例如一金屬層M1，形成於層間介電層180之上。接觸層190具有複數個彼此隔離的接觸部分，藉由形成於層間介電層180中的不同開口，分別用來電性接觸形成於基材中之結構的不同部分。具體來說，接觸層190包括電性接觸第一N+區165的第一接觸部分191、電性接觸閘極層155的第二接觸部分192、電性接觸第二N+區166和第一P+區170的第三接觸部分193，以及電性接觸第二P+區171的第四接觸部分194。額外的層間介電層和接觸層可以形成於基材100之上。
【0009】
元件10更包括P型埋藏區135(以下簡稱「摻雜區」135)，形成於用來構成元件10之汲極的漂移區120和第一N+區165之間，並且靠近漂移區120的底部。在一個沒有形成摻雜區135的超高壓元件中，N型漸層擴散區130的最大摻雜濃度受限於P型頂部區125的摻雜濃度。因此，此種超高壓元件很難達到具有較高崩潰電壓和較低的特徵導通電阻的效果。而另一方面，根據本發明的一實施例，因為元件10包括位於漂移區120和第一N+區165之間的摻雜區135，可幫忙形成完整的空乏區(depletion region)。因此，可以降低P型頂部區125的摻雜濃度或提高N型漸層擴散區130的摻雜濃度，因而具有降低特徵導通電阻的效果。
【0010】
第2A圖至第2M圖係根據本發明的一實施例所繪示之製作第1圖之元件10的一係列製程結構剖面示意圖。
【0011】
首先，請參照第2A圖，提供P型基材(P-型矽塊材/P-型磊晶)200。基材200可以是由矽材質的P型塊材(P-type bulk silicon material)、P-型磊晶或P型絕緣層上覆矽(Silicon-On-Insulator，SOI)材料所構成。高壓N型井區210形成於基材100中，並且由基材200頂部表面向下延伸。高壓N型井區210係藉由微影製程(photolithography process)所形成，其係先在基材200中定義出欲形成高壓N型井區210的區域，再藉由離子植入製程，將N型摻質(例如，磷或砷離子)佈植到所定義的區域；並藉由熱製程將植入的摻質驅入基材200中。
【0012】
請參照第2B圖，於高壓N型井區210之中形成第一P型井區215，靠近高壓N型井區210的左側邊緣。第二P型井區216形成於基材200之中，高壓N型井區210之外，並鄰接高壓N型井區210的邊緣部分。第一P型井區215和第二P型井區216係藉由微影製程所形成，其係先在基材200中定義出欲形成第一P型井區215和第二P型井區216的區域，再藉由離子植入製程，將P型摻質(例如，硼離子)佈植到所定義的區域；並藉由熱製程將植入的摻質驅入至預定的深度。
【0013】
請參照第2C圖，於高壓N型井區210中形成P型頂部區225’，由高壓N型井區210的頂部表面向下延伸。P型頂部區225’位於第一P型井區215右側邊緣上方，並且比第一P型井區215還遠離高壓N型井區210的左側邊緣。P型頂部區225’係藉由微影製程所形成，其係先定義出欲形成P型頂部區225’的區域，再藉由離子植入製程，將P型摻質(例如，硼離子)佈植到所定義的區域。
【0014】
請參照第2D圖，於高壓N型井區210中形成型漸層擴散區230’，由高壓N型井區210的頂部表面向下延伸，並且垂直(沿著基材200的厚度方向)對準P型頂部區225’。 N型漸層擴散區230’ 係藉由微影製程所形成，其係先定義出欲形成N型漸層擴散區230’的區域，再藉由離子植入製程，將N型摻質(例如，磷或砷離子)佈植到所定義的區域。P型頂部區225’的深度大於N型漸層擴散區230’的深度。
【0015】
請參照第2E圖，於高壓N型井區210中形成P型埋藏植入區235’，並靠近P型頂部區225’ 右側邊緣的下方，且比P型頂部區225’還遠離第一P型井區215。P型埋藏植入區235’ 係藉由微影製程所形成，其係先定義出欲形成P型埋藏植入區235’的區域，再藉由離子植入製程，將P型摻質(例如，硼離子)佈植到所定義的區域。P型埋藏植入區235’的植入能量和植入劑量是可變動的，其取絕於製程設計的考量。形成P型埋藏植入區235’ 之離子植入製程的植入能量，大於形成P型頂部區225’ 之離子植入製程的植入能量，以及形成N型漸層擴散區230’ 之離子植入製程的植入能量。因此，P型埋藏植入區235’埋藏於高壓N型井區210之中，而非形成於高壓N型井區210的表面。
【0016】
請參照第2F圖，於基材200的表面上形成場氧化物層240型式的絕緣層。場氧化物層240包括一個覆蓋高壓N型井區210之右側部分的第一場氧化物部分241、覆蓋P型頂部區225’和N型漸層擴散區230’的第二場氧化物部分242、覆蓋位於第一P型井區215和第二P型井區216間之高壓N型井區210之左側邊緣部分的第三場氧化物部分243，以及覆蓋第二P型井區216之左側邊緣部分的第四場氧化物部分244。場氧化物層240係藉由用來沉積，例如沉積氮化矽，的沉積製程、用來定義出欲形成場氧化物層240之區域的微影製程、用來移除所定義區域中之氮化矽的蝕刻製程，以及用來在所定義區域中形成場氧化物層240的熱氧化製程所形成。在形成場氧化物層240的熱氧化製程中，P型頂部區225’中的P型摻質、N型漸層擴散區230’ 中的N型摻質以及P型埋藏植入區235’ 中的P型摻質會被驅入高壓N型井區210中的預定深度，而分別形成P型頂部區225’ 、N型漸層擴散區230’ 以及P型埋藏植入區235’。使P型頂部區225’ 和N型漸層擴散區230’共同構成漂移區220。
【0017】
請參照第2G圖，於第2F圖所繪示未被場氧化物層240所覆蓋之結構的表面部分上形成閘氧化層250。也就是說，將閘氧化層250形成於第一場氧化物部分241、第二場氧化物部分242、第三場氧化物部分243，以及第四場氧化物部分244之間。閘氧化層250係藉由形成犧牲氧化層的犧牲氧化製程、移除犧牲氧化層的清潔製程以及形成閘氧化層250的氧化製程所形成。
【0018】
請參照第2H圖，於閘氧化層250之上形成閘極層255，覆蓋第二場氧化物部分242的左側部分以及第一P型井區215的右側部分。閘極層255可以包括，例如，多晶矽層和形成於多晶矽層上的矽化鎢(tungsten silicide)層。閘極層255係藉由用來在整個基材上沉積多晶矽層和矽化鎢層的沉積製程、用來定義出欲形成閘極層255之區域的微影製程，以及用來移除所定義區域以外之多晶矽層和矽化鎢的蝕刻製程所形成。
【0019】
請參照第2I圖，間隙壁260形成於閘極層255的側壁上。間隙壁260係由，例如四乙基矽氧烷(Tetraethoxysilane，TEOS)薄膜所構成。間隙壁260係藉由用來沉積四乙基矽氧烷薄膜的沉積製程、用來定義出欲形成間隙壁260之區域的微影製程，以及用來移除所定義區域以外之四乙基矽氧烷薄膜的蝕刻製程所形成。在形成間隙壁260之後，在藉由蝕刻移除閘氧化層250除了位於間隙壁260和閘極層255下方的其他部分。
【0020】
請參照第2J圖，於高壓N型井區210之中形成第一N型重摻雜區265(以下簡稱第一N+區265)，並使其位於第一場氧化物部分241和第二場氧化物部分242之間。於第一P型井區215之中形成第二N型重摻雜區266 (以下簡稱第二N+區266)，使其鄰接於閘極層255的左側邊緣，並位於左側間隙壁260的下方。第一N+區265和第二N+區266係藉由用來定義出欲形成第一N+區265和第二N+區266之區域的微影製程，以及用來將N型摻質(例如，磷或砷離子)佈植到所定義區域的離子植入製程所形成。
【0021】
請參照第2k圖，於第一P型井區215之中形成第一P型重摻雜區270 (以下簡稱第一P+區270)，並鄰接於第二N+區266的左側邊緣。於第二P+區216中形成第二P型重摻雜區271 (以下簡稱第二P+區271)，並位於第三場氧化物部分243和第四場氧化物部分244之間。第一P+區270和第二P+區271係藉由用來定義出欲形成第一P+區270和第二P+區271之區域的微影製程，以及用來將P型摻質(例如，硼離子)佈植到所定義區域的離子植入製程所形成。
【0022】
請參照第2L圖，於第2K圖所繪示之結構的整個表面上形成層間介電層280。層間介電層280包括垂直對準第一N+區265的第一開口281、垂直對準閘極層255的第二開口282、垂直對準第二N+區266的第三開口283、垂直對準第一P+區270的第四開口284以及垂直對準第二P+區271的第五開口285。層間介電層280可以包括未摻雜矽玻璃(Undoped Silicate Glass，USG)以及/或硼矽酸玻璃(Borophosphosilicate Glass BPSG)。層間介電層280係藉由用來沉積未摻雜矽玻璃層以及/或硼矽酸玻璃層的沉積製程、用來定義出欲形成層間介電層280之區域的微影製程，以及用來移除所定義區域以外之未摻雜矽玻璃層以及/或硼矽酸玻璃層以定義開口281至285的蝕刻製程所形成。
【0023】
請參照第2M圖，於第2L圖所繪示之結構上形成接觸層(M1)290。接觸層290包括電性接觸第一N+區265的第一接觸部分291、電性接觸閘極層255的第二接觸部分292、電性接觸第二N+區266和第一P+區270的第三接觸部分293，以及電性接觸第二P+區271的第四接觸部分294。接觸層290可以由任何導電材質，例如鋁、銅或銅鋁合金所構成。接觸層290係藉由用來沉積金屬層的沉積製程、用來定義出欲形成接觸層290之區域的微影製程，以及用來移除所定義區域以外之金屬層的蝕刻製程所形成。
【0024】
第3圖係繪示第1圖所示具有摻雜區135之元件10以及作為比較例之另一元件的汲極特性曲線圖。在第3圖中，橫坐標310代表汲極和源極之間的電壓V ds(即，施加於作為汲極區之第一N+區165和作為源極區的第二N+區166和第一P+區170之間的電壓)；縱坐標320代表汲極和源極之間的電流I ds。曲線330代表元件10的電壓V ds和電流I ds特性。曲線340代表比較例之元件的電壓V ds和電流I ds特性。比較例之元件除了不包含摻雜區135之外，其具有與元件10類似的結構。第3圖中，在橫坐標310上藉由汲極-源極電壓值(V)所表示的汲極和源極之間的電壓V ds，在0V至800V之間變動；閘極和源極之間的電壓V gs(即，施加於閘極層155和作為源極區的第二N+區166和第一P+區170之間的電壓)以及塊材(基材)-源極電壓V bs(即，施加於作為塊材區的第二P+區171和作為源極區的第二N+區166和第一P+區170之間的電壓)保持在0V。如第3圖所繪示，元件10和比較例之元件的截止崩潰電壓(off-breakdown voltage)都超過700V。因此，元件10具有與比較例之元件幾近相同的截止崩潰電壓。
【0025】
第4圖係繪示第1圖所示元件10以及作為比較例之元件的汲極特性曲線圖。在第4圖中，橫坐標410代表汲極和源極之間的電壓V ds；縱坐標420代表汲極和源極之間的電流I ds。曲線430代表元件10的電壓V ds和電流I ds特性。曲線440代表比較例之元件的電壓V ds和電流I ds特性。比較例之元件除了不包含摻雜區135之外，其具有與元件10類似的結構。第4圖中，在橫坐標410上藉由汲極-源極電壓值(V)的汲極和源極之間的電壓V ds，在0V至2V之間變動；閘極和源極之間的電壓V gs保持在20V。如第4圖所繪示，在相同汲極-源極電壓V ds(例如，1V)之下，縱坐標420所顯示之元件10的汲極-源極電流I ds大於比較例的汲極-源極電流。元件10的特徵導通電阻相較於比較例有約大於11.9%的改善程度。因此，當比較例和元件10具有相同的截止崩潰電壓時，元件10具有較低的特徵導通電阻值。
【0026】
在第1圖所繪示的元件10中，摻雜區135在高壓N型井區110中的深度和寬度可以隨著各種設計的考量加以變化。
【0027】
第5圖係根據本發明的一實施例所繪示之元件10的的部分結構剖面放大圖。根據第5圖，將摻雜區135之左側邊緣和P型頂部區125之右側邊緣之間的距離定義為S1；將摻雜區135之右側邊緣和第二場氧化物部分142之右側邊緣之間的距離定義為S2。距離S1和S2可以隨著各種設計的考量加以變化。在一些實施例之中，距離S1和S2的值可以是任何正數、複數或零。也就是說，摻雜區135的左側邊緣可以後縮而不與P型頂部區125的右側邊緣重疊；或者是向前延伸而與P型頂部區125的右側邊緣重疊；亦或垂直對準P型頂部區125的右側邊緣。另外，摻雜區135的右側邊緣可以後縮進入、向前延伸超出或垂直對準第二場氧化物部分142的右側邊緣。另外，摻雜區135的深度和寬度可以隨著各種設計的考量加以變化。在一些實施例之中，摻雜區135的上方邊緣比漂移區120的底部還要深。
【0028】
雖然前述實施例都是以第1圖所繪示以及由第2A圖至第2M圖之方法所製備的N型橫向擴散金屬-氧化物-半導體元件元件10來進行描述，本技術領域中具有通常知識者當理解，相同的技術概念也是用於P型橫向擴散金屬-氧化物-半導體元件元件。本技術領域中具有通常知識者也當理解，相同的技術概念也是用於其他半導體元件，例如絕緣閘雙極電晶體(Insulated-Gate Bipolar Transistor，IGBT)元件或二極體，及其製作方法。
【0029】
第6圖係根據本發明的一實施例所繪示之絕緣閘雙極電晶體60的結構剖面示意圖。絕緣閘雙極電晶體60的結構與元件10類似的結構，差別在於元件10的第一N+區165被用來構成絕緣閘雙極電晶體60之汲極區的P +區665所取代。
【0030】
第7圖係根據本發明的一實施例所繪示之超高壓二極體70的結構剖面示意圖。超高壓二極體70的結構與元件10類似的結構，差別在於超高壓二極體70的接觸層700包括與第二N+區166、第一P+區170及第二P+區171電性接觸的接觸部分701。
【0031】
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧超高壓半導體元件
100‧‧‧基材
110‧‧‧高壓N型井區
115‧‧‧第一P型井區
116‧‧‧第二P型井區
120‧‧‧漂移區
125‧‧‧P型頂部區
130‧‧‧N型漸層擴散區
135‧‧‧摻雜區
140‧‧‧絕緣層
141‧‧‧第一場氧化物部分
142‧‧‧第二場氧化物部分
143‧‧‧第三場氧化物部分
144‧‧‧第四場氧化物部分
150‧‧‧閘氧化層
155‧‧‧閘極層
160‧‧‧間隙壁
165‧‧‧第一N+區
166‧‧‧第二N+區
170‧‧‧第一P+區
171‧‧‧第二P+區
180‧‧‧層間介電層
190‧‧‧接觸層
191‧‧‧第一接觸部分
192‧‧‧第二接觸部分
193‧‧‧第三接觸部分
194‧‧‧第四接觸部分

Claims (20)

  1. 【第1項】
    一種半導體元件，包括:
    一基材，具有一第一電性；以及
    一高壓井區，具有一第二電性並形成於該基材之中；
    一漂移區，形成於該高壓井區中；
    一汲極區，形成於該高壓井區中且與該漂移區隔離；以及
    一埋藏區，具有該第一電性且形成在該高壓井區中，位於該漂移區和該汲極之間。

  2. 【第2項】
    如申請專利範圍第1項所述之半導體元件，其中該第一電性為P型，該第二電性為N型，且該漂移區包括：
    一P型頂部區；以及
    一N型漸層擴散區，形成於該P型頂部區上方。

  3. 【第3項】
    如申請專利範圍第1項所述之半導體元件，其中該第一電性為N型，該第二電性為P型。

  4. 【第4項】
    如申請專利範圍第1項所述之半導體元件，其中該半導體元件係一橫向擴散金屬-氧化物-半導體(Lateral Diffused Metal Oxide Semiconductor，LDMOS)元件，且該汲極區具有該第二電性。

  5. 【第5項】
    如申請專利範圍第1項所述之半導體元件，其中該半導體元件係一絕緣閘雙極電晶體(Insulated-Gate Bipolar Transistor，IGBT)，且該汲極區具有該第一電性。

  6. 【第6項】
    如申請專利範圍第1項所述之半導體元件，其中該半導體元件係一二極體。

  7. 【第7項】
    如申請專利範圍第1項所述之半導體元件，更包括一絕緣層，形成於該漂移區之上；
    其中該埋藏區與該絕緣層的一邊緣部分重疊；且
    該埋藏區與該漂移區重疊或未重疊。

  8. 【第8項】
    如申請專利範圍第1項所述之半導體元件，更包括：
    一源極井區，具有該第一電性，形成於該高壓井區之中，位於該漂移區的一第一側邊，該第一側邊位於形成該汲極區的一第二側邊的相反一側；以及
    一源極區，形成於該源極井區之中。

  9. 【第9項】
    如申請專利範圍第8項所述之半導體元件，更包括：
    一閘氧化層，形成於該基材之上，位於該源極區和該汲極之間；以及
    一閘極層，位於該閘氧化層之上。

  10. 【第10項】
    如申請專利範圍第1項所述之半導體元件，更包括：
    一層間介電層(Interlayer Dielectric，ILD)，形成於該基材之上；以及
    一接觸層，形成於該層間介電層之上。

  11. 【第11項】
    一種半導體元件的製作方法，包括:
    提供具有一第一電性的一基材；以及
    於該基材之中形成具有一第二電性的一高壓井區；
    於該高壓井區中形成一漂移區；
    於該高壓井區中形成一汲極區，使該汲極區與該漂移區隔離；以及
    該高壓井區中形成具有該第一電性的一埋藏區，使該埋藏區位於該漂移區和該汲極之間。

  12. 【第12項】
    如申請專利範圍第11項所述之半導體元件的製作方法，其中該第一電性為P型，該第二電性為N型。

  13. 【第13項】
    如申請專利範圍第11項所述之半導體元件的製作方法，其中該第一電性為N型，該第二電性為P型。

  14. 【第14項】
    如申請專利範圍第11項所述之半導體元件的製作方法，其中該半導體元件係一橫向擴散金屬-氧化物-半導體元件，且形成該汲極區的步驟，包括形成具有該第二電性的該汲極區。

  15. 【第15項】
    如申請專利範圍第11項所述之半導體元件的製作方法，其中該半導體元件係一絕緣閘雙極電晶體，且形成該汲極區的步驟，包括形成具有該第一電性的該汲極區。

  16. 【第16項】
    如申請專利範圍第11項所述之半導體元件的製作方法，其中形成該汲極區的步驟包括：
    於該高壓井區中形成具有該第一電性的一P型頂部區；以及
    於該P型頂部區的上方形成具有該第二電性的一漸層擴散區。

  17. 【第17項】
    如申請專利範圍第11項所述之半導體元件的製作方法，更包括：
    於該高壓井區之中形成具有該第一電性的一源極井區，使該源極井區位於該漂移區的一第一側邊，其中該第一側邊係位於形成該汲極區的一第二側邊的相反一側；以及
    於該源極井區之中形成一源極區。

  18. 【第18項】
    如申請專利範圍第17項所述之半導體元件的製作方法，更包括：
    於該基材之上形成一閘氧化層，使該閘氧化層位於該源極區和該汲極之間；以及
    於該閘氧化層之上形成一閘極層。

  19. 【第19項】
    如申請專利範圍第11項所述之半導體元件的製作方法，更包括：
    於該基材之上形成一層間介電層；以及
    於該層間介電層之上形成一接觸層。

  20. 【第20項】
    如申請專利範圍第11項所述之半導體元件的製作方法，其中形成該埋藏區的步驟，包括將具有該第一電性的一摻質植入位於該高壓井區中的一定義區中。
TW104116161A 2015-04-10 2015-05-21 半導體元件及其製作方法 TWI553856B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/683,710 US9761656B2 (en) 2015-04-10 2015-04-10 Semiconductor device having buried region and method of fabricating same

Publications (2)

Publication Number Publication Date
TWI553856B true TWI553856B (zh) 2016-10-11
TW201637206A TW201637206A (zh) 2016-10-16

Family

ID=54033239

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104116161A TWI553856B (zh) 2015-04-10 2015-05-21 半導體元件及其製作方法

Country Status (3)

Country Link
US (1) US9761656B2 (zh)
CN (1) CN104900691B (zh)
TW (1) TWI553856B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627528B2 (en) * 2015-09-11 2017-04-18 Macronix International Co., Ltd. Semiconductor device having gate structures and manufacturing method thereof
CN107408577B (zh) * 2015-09-17 2020-09-08 富士电机株式会社 半导体装置及半导体装置的制造方法
CN106898637B (zh) * 2015-12-17 2019-10-08 旺宏电子股份有限公司 具有梯度注入区的半导体元件及其制造方法
CN108987487A (zh) * 2018-07-24 2018-12-11 电子科技大学 一种可集成的超势垒横向二极管器件
CN114864667B (zh) * 2022-07-11 2022-09-13 北京芯可鉴科技有限公司 Nldmos器件、nldmos器件的制备方法及芯片

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020053695A1 (en) * 2000-11-07 2002-05-09 Chorng-Wei Liaw Split buried layer for high voltage LDMOS transistor
US20030071320A1 (en) * 2001-10-17 2003-04-17 Kocon Christopher B. Lateral device with improved conductivity and blocking control
US20090273026A1 (en) * 2002-10-03 2009-11-05 Wilson Peter H Trench-gate ldmos structures
US20090294849A1 (en) * 2008-05-30 2009-12-03 Freescale Semiconductor, Inc. Resurf semiconductor device charge balancing
US20120267717A1 (en) * 2010-08-05 2012-10-25 Laas-Cnrs Enhanced hvpmos

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6207994B1 (en) * 1996-11-05 2001-03-27 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
US7365402B2 (en) * 2005-01-06 2008-04-29 Infineon Technologies Ag LDMOS transistor
KR20100064263A (ko) * 2008-12-04 2010-06-14 주식회사 동부하이텍 반도체 소자 및 이의 제조 방법
TWI487105B (zh) * 2009-12-16 2015-06-01 Macronix Int Co Ltd 側向功率金屬氧化物半導體場效應電晶體結構及其製造方法
KR101710599B1 (ko) * 2011-01-12 2017-02-27 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US8482059B2 (en) * 2011-05-05 2013-07-09 Macronix International Co., Ltd. Semiconductor structure and manufacturing method for the same
CN103050541B (zh) * 2013-01-06 2015-08-19 上海华虹宏力半导体制造有限公司 一种射频ldmos器件及其制造方法
US9312380B2 (en) * 2014-03-19 2016-04-12 Macronix International Co., Ltd. Semiconductor device having deep implantation region and method of fabricating same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020053695A1 (en) * 2000-11-07 2002-05-09 Chorng-Wei Liaw Split buried layer for high voltage LDMOS transistor
US20030071320A1 (en) * 2001-10-17 2003-04-17 Kocon Christopher B. Lateral device with improved conductivity and blocking control
US20090273026A1 (en) * 2002-10-03 2009-11-05 Wilson Peter H Trench-gate ldmos structures
US20090294849A1 (en) * 2008-05-30 2009-12-03 Freescale Semiconductor, Inc. Resurf semiconductor device charge balancing
US20120267717A1 (en) * 2010-08-05 2012-10-25 Laas-Cnrs Enhanced hvpmos

Also Published As

Publication number Publication date
US20160300903A1 (en) 2016-10-13
US9761656B2 (en) 2017-09-12
CN104900691A (zh) 2015-09-09
CN104900691B (zh) 2018-02-13
TW201637206A (zh) 2016-10-16

Similar Documents

Publication Publication Date Title
US9520492B2 (en) Semiconductor device having buried layer
US11791409B2 (en) High voltage semiconductor device and manufacturing method of high voltage semiconductor device
US7898026B2 (en) LDMOS with double LDD and trenched drain
US9136323B2 (en) Drain-end drift diminution in semiconductor devices
TWI640093B (zh) 具有閘極結構的半導體元件及其製造方法
TWI553856B (zh) 半導體元件及其製作方法
US10784337B2 (en) MOSFET and a method for manufacturing the same
TWI544578B (zh) 具有金屬層之半導體裝置及其製造方法
US20140124856A1 (en) Semiconductor device and fabricating method thereof
CN104518034B (zh) Jfet器件及其制造方法
US9312380B2 (en) Semiconductor device having deep implantation region and method of fabricating same
US8802530B2 (en) MOSFET with improved performance through induced net charge region in thick bottom insulator
US8723256B1 (en) Semiconductor device and fabricating method thereof
US20160087097A1 (en) Quasi-vertical structure having a sidewall implantation for high voltage mos device and method of forming the same
TWI559545B (zh) 具有局部絕緣結構之半導體元件及其製造方法
US9520471B1 (en) Semiconductor device having gradient implant region and manufacturing method thereof
TWI546969B (zh) 具有深佈植區域之半導體裝置及其製造方法
TWI634659B (zh) 具有梯度植入區之半導體元件及其製造方法
CN104934321A (zh) 具有局部绝缘结构的半导体元件及其制造方法
TW201430999A (zh) 具有p頂層與n能階的半導體裝置
TW201336044A (zh) 半導體結構及其形成方法