CN104518034B - Jfet器件及其制造方法 - Google Patents

Abstract

本发明公开了一种JFET器件，漂移区由形成于第一导电类型掺杂的衬底上的第二导电类型掺杂的第一深阱区组成；体区包括第二导电类型掺杂的第二深阱区和沟道区；沟道区位于第一深阱区和第二深阱区之间，沟道区包括两个以上等间隔排列的第二导电类型掺杂的第三深阱区，相邻第三深阱区之间的间隔区的掺杂杂质由相邻的第三深阱区的扩散杂质组成；三个深阱区的工艺条件相同。通过调节深阱区的杂质浓度、各间隔区的宽度和数量来调节JFET器件的夹断电压。本发明还公开了一种JFET器件的制造方法。本发明能够降低夹断电压，且夹断电压调节方便，易于满足对多种不同夹断电压的需求。

Description

JFET器件及其制造方法

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种结型场效应管(JFET)器件。本发明还涉及一种JFET器件的制造方法。

背景技术

如图1所示，是现有JFET器件的剖面图，以高压(HV)N型沟道JFET器件为例说明如下：HV NJFET器件一般由两部分组成，一部分为漏(Drain)端的漂移区101，另一部分为体区102。漂移区102主要起耐高压的目的，因为需要耐高压，需要做以一个较深(Deep)且较淡的N阱(NW)即DNW104，DNW104形成于P型衬底103中。但由于DNW104不能太淡，会影响导通电阻，需要做的相对浓些，另外加一层反型注入层(PTOP)110以平衡其电荷，即通过PTOP110的平衡作用能够使得漂移区在增加浓度时还能保持较高的耐压能力。体区102也是由DNW104组成；在体区102中形成有由P型杂质注入形成的P阱105，P阱105作为栅极区，位于P阱105正下方的DNW104为沟道区。DNW104的选定区域表面分别形成有由N+区组成的源区106和漏区107，在P阱105表面形成有由P+区组成的栅极引出区108；源区106和P阱105相隔一定的距离，场氧隔离区109形成在P阱105和漏区107之间的DNW105表面，场氧隔离区109能够局部场氧隔离层(LOCOS)。在场氧隔离区109的靠近漏端的表面形成有由多晶硅组成的漏端多晶硅场板111。源区106、漏区107和栅极引出区108分别通过接触孔112和顶部金属层113并分别引出源极S、漏极D和栅极G。其中漏端多晶硅场板111也通过接触孔112和顶部金属层113引出到漏极D。衬底103在选定区域的表面也形成有引出区并连接到栅极G，通过所述P阱105和和所述衬底103共同来对沟道区进行夹断，最后形成的JFET器件为纵向夹断器件。

现有HV NJFET器件的沟道区是由一种DNW104的N型杂质组成，当DNW104(源极S端)和PW105(栅极G端)反偏时，DNW104开始进行耗尽，直到沟道区通路被耗尽夹断，这样夹断电压较高。除了夹断电压高外，现有JFET器件的夹断电压完全由DNW104、PW105和衬底103的掺杂杂质的浓度决定，只要工艺一定，其夹断电压的大小相对固定，也即JFET器件的夹断电压的调节不方便，当同一晶圆衬底上需要形成多种不同夹断电压的JFET器件时，需要对各器件的DNW104、PW105和衬底103的杂质浓度进行调节，这会增加工艺复杂度。

发明内容

本发明所要解决的技术问题是提供一种JFET器件，能够降低夹断电压，且夹断电压调节方便，易于满足对多种不同夹断电压的需求。为此，本发明还提供一种JFET器件的制造方法。

为解决上述技术问题，本发明提供的JFET器件包括漂移区和体区，所述漂移区和所述体区横向接触。

所述漂移区由形成于第一导电类型掺杂的衬底上的第二导电类型掺杂的第一深阱区组成；漏区由形成于所述第一深阱区的选定区域中的第二导电类型重掺杂区组成；在所述漏区的顶部引出漏极。

所述体区包括第二导电类型掺杂的第二深阱区和沟道区，在所述第二深阱区的选定区域中形成有由第二导电类型重掺杂区组成的源区；在所述源区的顶部引出源极。

所述沟道区位于所述第一深阱区和所述第二深阱区之间且所述沟道区的两侧分别与所述第一深阱区和所述第二深阱区中的一个横向接触；所述源区和所述漏区分别和所述沟道区相隔一段距离。

所述沟道区包括两个以上第二导电类型掺杂的第三深阱区，相邻两个所述第三深阱区之间的区域为间隔区，各所述间隔区的宽度相等，各所述间隔区为第二导电类型掺杂且该第二导电类型掺杂杂质由相邻的所述第三深阱区的扩散过来的第二导电类型杂质组成；所述第一深阱区、所述第二深阱区和所述第三深阱区的工艺条件相同，所述沟道区的最外侧的两个所述第三深阱区分别和所述第一深阱区和所述第二深阱区中的一个横向接触。

通过调节所述第三深阱区的杂质浓度、各所述间隔区的宽度和数量来调节所述JFET器件的夹断电压。

栅极区由所述衬底或者形成于所述沟道区顶部的第一导电类型阱区组成，在所述栅极区表面的选定区域中形成有第一导电类型重掺杂的栅极引出区；通过所述栅极引出区顶部引出栅极。

进一步的改进是，在所述沟道区和所述漏区之间的所述第一深阱区的顶部形成有场氧隔离区。

进一步的改进是，在所述场氧隔离区的底部的所述第一深阱区表面形成有第一导电类型掺杂的反型注入层。

进一步的改进是，当所述栅极区中包括所述第一导电类型阱区时，在所述第一导电类型阱区中形成有所述反型注入层；当所述栅极区仅由所述衬底组成时，在所述沟道区中形成有所述反型注入层，所述沟道区中的所述反型注入层为悬浮结构、或者所述沟道区中的所述反型注入层和所述衬底连接在一起。

进一步的改进是，在所述场氧隔离区的靠近所述漏区一侧的表面形成有漏端多晶硅场板。

为解决上述技术问题，本发明提供的JFET器件的制造方法包括如下步骤：

步骤一、提供一第一导电类型掺杂的衬底，采用光刻刻蚀工艺定义出JFET器件的漂移区和体区的形成区域；所述漂移区的形成区域为第二导电类型掺杂的第一深阱区的形成区域，所述体区的形成区域包括沟道区和第二导电类型掺杂的第二深阱区的形成区域。

所述沟道区的形成区域中定义有两个以上等间隔排列的第二导电类型掺杂的第三深阱区的形成区域，相邻两个所述第三深阱区之间的区域为间隔区。

步骤二、采用离子注入工艺同时形成所述第一深阱区、所述第二深阱区和所述第三深阱区；通过调节所述第三深阱区的杂质浓度、各所述间隔区的宽度和数量来调节所述JFET器件的夹断电压；进行退火推阱。

由退火推阱后的所述第一深阱区组成所述漂移区；所述第三深阱区中的第二导电类型杂质通过退火推阱扩散到所述间隔区中实现对所述间隔区的第二导电类型掺杂，由退火推阱后所述第三深阱区和所述间隔区组成所述沟道区；由退火推阱后的所述第二深阱区和所述沟道区组成所述体区；所述漂移区和所述体区横向接触，所述沟道区位于所述第一深阱区和所述第二深阱区之间且所述沟道区的两侧分别与所述第一深阱区和所述第二深阱区中的一个横向接触、且所述沟道区的最外侧的两个所述第三深阱区分别和所述第一深阱区和所述第二深阱区中的一个横向接触。

步骤三、形成栅极区，所述栅极区由所述衬底或者第一导电类型阱区组成；当所述栅极区中包括所述第一导电类型阱区时需要包括步骤：采用光刻工艺定义出所述第一导电类型阱区的形成区域，所述第一导电类型阱区的形成区域位于所述沟道区顶部，进行离子注入形成所述第一导电类型阱区。

步骤四、在所述第一深阱区和所述第二深阱区表面的选定区域中同时进行第二导电类型重掺杂离子注入，由形成于所述第一深阱区中的第二导电类型重掺杂区组成漏区、由形成于所述第二深阱区中的第二导电类型重掺杂区组成源区，所述源区和所述漏区分别和所述沟道区相隔一段距离。

步骤五、在所述栅极区表面的选定区域中进行第一导电类型重掺杂离子注入形成栅极引出区。

步骤六、在形成有所述源区、所述漏区和所述栅极引出区的所述衬底表面淀积介电层、刻蚀形成接触孔、在所述接触孔中填充金属分别形成和所述源区连接的源极、和所述漏区连接的漏极、和所述栅极引出区连接的栅极。

进一步的改进是，在步骤三形成所述栅极区之后还包括步骤3a：在所述沟道区和所述漏区之间的所述第一深阱区的顶部形成场氧隔离区。

进一步的改进是，在形成所述场氧隔离区之后还包括步骤3b：采用光刻工艺和离子注入工艺在所述场氧隔离区底部的所述第一深阱区表面形成第一导电类型掺杂的反型注入层。

进一步的改进是，当所述栅极区中包括所述第一导电类型阱区时，步骤3b中在所述第一导电类型阱区中也同时形成所述反型注入层；当所述栅极区仅由所述衬底组成时，步骤3b中在所述沟道区中也同时形成所述反型注入层，所述沟道区中的所述反型注入层为悬浮结构、或者所述沟道区中的所述反型注入层和所述衬底连接在一起。

进一步的改进是，在形成所述场氧隔离区之后还包括步骤3c：先生长一层栅氧化层、在淀积一层多晶硅，对所述多晶硅进行光刻刻蚀从而在所述场氧隔离区的靠近所述漏区一侧的表面形成由刻蚀后的多晶硅组成的漏端多晶硅场板。

本发明器件的沟道区为分段结构，即由多个等间隔排列的深阱区扩散后连接形成，深阱区之间的间隔区的杂质由深阱区的杂质扩散形成，和现有技术相比，本发明能有效降低沟道区的掺杂浓度，沟道区更容易被耗尽，从而能得到更低的夹断电压。

另外，本发明通过调节深阱区之间的间隔区的宽度就能够得到不同的有效掺杂浓度的沟道区，从而能得到不同夹断电压的器件，所以本发明降低夹断电压的调节不需要调节深阱区的掺杂浓度，不改变深阱区的工艺条件，很容易得到不同的夹断电压的器件，易于满足使用者对多种不同夹断电压的需求。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1是现有JFET器件的剖面图；

图2是本发明实施例一JFET器件推阱前的剖面图；

图3是本发明实施例一JFET器件推阱后的剖面图；

图4是本发明实施例一JFET器件的夹断电压和间隔区的宽度的曲线关系图；

图5是本发明实施例二JFET器件推阱前的剖面图；

图6是本发明实施例三JFET器件推阱前的剖面图。

具体实施方式

如图2所示，是本发明实施例一JFET器件推阱前的剖面图；如图3所示，是本发明实施例一JFET器件推阱后的剖面图；本发明实施例一JFET器件包括漂移区1和体区2，所述漂移区1和所述体区2横向接触。

所述漂移区1由形成于第一导电类型掺杂的衬底3上的第二导电类型掺杂的第一深阱区4a组成；漏区6b由形成于所述第一深阱区4a的选定区域中的第二导电类型重掺杂区组成；在所述漏区6b的顶部通过接触孔11和金属层12引出漏极D。

所述体区2包括第二导电类型掺杂的第二深阱区4b和沟道区，沟道区位于虚线框4c所示区域中。在所述第二深阱区4b的选定区域中形成有由第二导电类型重掺杂区组成的源区6a；在所述源区6a的顶部通过接触孔11和金属层12引出源极S。

所述沟道区位于所述第一深阱区4a和所述第二深阱区4b之间且所述沟道区的两侧分别与所述第一深阱区4a和所述第二深阱区4b中的一个横向接触；所述源区6a和所述漏区6b分别和所述沟道区相隔一段距离。

所述沟道区包括两个以上第二导电类型掺杂的第三深阱区。相邻两个所述第三深阱区之间的区域为间隔区，各所述间隔区的宽度相等，各所述间隔区为第二导电类型掺杂且该第二导电类型掺杂杂质由相邻的所述第三深阱区的扩散过来的第二导电类型杂质组成；所述间隔区在推阱扩散掺杂前请参考图2的虚线框4c所示区域、扩散掺杂后请参考图3的虚线框4c所示区域。所述第一深阱区4a、所述第二深阱区4b和所述第三深阱区的工艺条件相同，所述沟道区的最外侧的两个所述第三深阱区分别和所述第一深阱区4a和所述第二深阱区4b中的一个横向接触。本发明实施例一中所述第三深阱区为2个，两个所述第三深阱区分别为所述第一深阱区4a和所述第二深阱区4b的延伸部分，如虚线框4c所示。

通过调节所述第三深阱区的杂质浓度、各所述间隔区的宽度和数量来调节所述JFET器件的夹断电压。

栅极区由形成于所述沟道区顶部的第一导电类型阱区5组成，在所述栅极区表面的选定区域中形成有第一导电类型重掺杂的栅极引出区7；所述栅极引出区7顶部通过接触孔11和金属层12引出栅极G。在其它实施例中，也能在所述衬底3表面形成第一导电类型重掺杂的衬底引出区，在所述衬底引出区顶部引出衬底电极，衬底电极和所述栅极G连接在一起，这样衬底3也作为栅极区的一部分并从底部对所述沟道区进行耗尽。

在所述沟道区和所述漏区6b之间的所述第一深阱区4a的顶部形成有场氧隔离区9。在所述场氧隔离区9的底部的所述第一深阱区4a表面形成有第一导电类型掺杂的反型注入层8；反型注入层8用于平衡所述漂移区1中的电荷，使得所述漂移区1能够增加掺杂浓度从而降低导通电阻，但是能够保持较高的耐压能力。

在所述场氧隔离区9的靠近所述漏区6b一侧的表面形成有漏端多晶硅场板10。所述漏端多晶硅场板10通过接触孔11和金属层12引出漏极D。

本发明实施例一JFET即能为N型器件，也能为P型器件；当JFET为N型器件时，所述第一导电类型为P型，所述第二导电类型为N型；当JFET为P型器件时，所述第一导电类型为N型，所述第二导电类型为P型。

本发明实施例一的沟道区具有较低的掺杂浓度，从而能够降低夹断电压，本发明仅通过调节间隔区的宽度就能实现夹断电压的调节。如图4所示，是本发明实施例一JFET器件的夹断电压和间隔区的宽度的曲线关系图；曲线图中的横坐标为栅源电压、纵坐标为源漏电流。曲线201对应于现有JFET器件的曲线，曲线202、203、204对应于本发明实施例器件的曲线、且曲线202、203、204所对应器件的间隔区的宽度依次变大，各器件的深阱区的掺杂工艺条件相同。可以看出四条曲线的夹断电压分别为VP1、VP2、VP3和VP4，VP2、VP3和VP4都小于VP1，所以本发明实施例一器件的夹断电压能够得到降低。VP2、VP3和VP4依次降低，所以本发明实施例通过调节间隔区的宽度很容易实现夹断电压的调节。

如图2和图3所示，本发明实施例一JFET器件的制造方法包括如下步骤：

步骤一、提供一第一导电类型掺杂的衬底3，采用光刻刻蚀工艺定义出JFET器件的漂移区1和体区2的形成区域；所述漂移区1的形成区域为第二导电类型掺杂的第一深阱区4a的形成区域，所述体区2的形成区域包括沟道区和第二导电类型掺杂的第二深阱区4b的形成区域。

所述沟道区的形成区域中定义有两个以上等间隔排列的第二导电类型掺杂的第三深阱区的形成区域，相邻两个所述第三深阱区之间的区域为间隔区。

步骤二、采用离子注入工艺同时形成所述第一深阱区4a、所述第二深阱区4b和所述第三深阱区；通过调节所述第三深阱区的杂质浓度、各所述间隔区的宽度和数量来调节所述JFET器件的夹断电压；进行退火推阱。

由退火推阱后的所述第一深阱区4a组成所述漂移区1；所述第三深阱区中的第二导电类型杂质通过退火推阱扩散到所述间隔区中实现对所述间隔区的第二导电类型掺杂，由退火推阱后所述第三深阱区和所述间隔区组成所述沟道区；由退火推阱后的所述第二深阱区4b和所述沟道区组成所述体区2；所述漂移区1和所述体区2横向接触，所述沟道区位于所述第一深阱区4a和所述第二深阱区4b之间且所述沟道区的两侧分别与所述第一深阱区4a和所述第二深阱区4b中的一个横向接触、且所述沟道区的最外侧的两个所述第三深阱区分别和所述第一深阱区4a和所述第二深阱区4b中的一个横向接触。

步骤三、形成栅极区，所述栅极区由第一导电类型阱区5组成；包括步骤：采用光刻工艺定义出所述第一导电类型阱区5的形成区域，所述第一导电类型阱区5的形成区域位于所述沟道区顶部，进行离子注入形成所述第一导电类型阱区5。

还包括步骤：

步骤3a：在所述沟道区和所述漏区6b之间的所述第一深阱区4a的顶部形成场氧隔离区9。较佳为，所述场氧隔离区9采用LOCOS工艺形成。

步骤3b：采用光刻工艺和离子注入工艺在所述场氧隔离区9底部的所述第一深阱区4a表面形成第一导电类型掺杂的反型注入层8。

骤3c：先生长一层栅氧化层、在淀积一层多晶硅，对所述多晶硅进行光刻刻蚀从而在所述场氧隔离区9的靠近所述漏区6b一侧的表面形成由刻蚀后的多晶硅组成的漏端多晶硅场板10。

步骤四、在所述第一深阱区4a和所述第二深阱区4b表面的选定区域中同时进行第二导电类型重掺杂离子注入，由形成于所述第一深阱区4a中的第二导电类型重掺杂区组成漏区6b、由形成于所述第二深阱区4b中的第二导电类型重掺杂区组成源区6a，所述源区6a和所述漏区6b分别和所述沟道区相隔一段距离。

步骤五、在所述第一导电类型阱区5表面的选定区域中进行第一导电类型重掺杂离子注入形成栅极引出区7。当所述衬底3也作为所述栅极区的一部分时，同时在所述衬底3的选定区域表面进行第一导电类型重掺杂离子注入形成衬底引出区，衬底引出区即为位于所述衬底3表面的栅极引出区7。

步骤六、在形成有所述源区6a、所述漏区6b和所述栅极引出区7的所述衬底3表面淀积介电层、刻蚀形成接触孔11、在所述接触孔11中填充金属以及形成金属层12分别形成和所述源区6a连接的源极S、和所述漏区6b连接的漏极D、和所述栅极引出区7连接的栅极G。所述漏端多晶硅场板10通过所述接触孔11和金属层12连接到漏极D。

如图5所示，是本发明实施例二JFET器件推阱前的剖面图；本发明实施例二和本发明实施例一的区别之外为：本发明实施例二的所述第一导电类型阱区5中形成有所述反型注入层8。

本发明实施例二的制造方法和本发明实施例一的制造方法的区别为：本发明实施例二的步骤3b在所述第一导电类型阱区5中也同时形成所述反型注入层8。

如图6所示，是本发明实施例三JFET器件推阱前的剖面图；本发明实施例三和本发明实施例一的区别之外为：本发明实施例三的栅极区仅由所述衬底3组成，即栅极区不包括所述第一导电类型阱区5；同时在沟道区中形成有所述反型注入层8。所述沟道区中的所述反型注入层8为悬浮结构、或者所述沟道区中的所述反型注入层8和所述衬底3连接在一起。

本发明实施例三的制造方法和本发明实施例一的制造方法的区别为：本发明实施例三中不包括所述第一导电类型阱区5的形成步骤。步骤3b在所述沟道区中也同时形成所述反型注入层8，所述沟道区中的所述反型注入层8为悬浮结构、或者所述沟道区中的所述反型注入层8和所述衬底3连接在一起。

以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (10)

1.一种JFET器件，其特征在于：

JFET器件包括漂移区和体区，所述漂移区和所述体区横向接触；

所述漂移区由形成于第一导电类型掺杂的衬底上的第二导电类型掺杂的第一深阱区组成；漏区由形成于所述第一深阱区的选定区域中的第二导电类型重掺杂区组成；在所述漏区的顶部引出漏极；

所述体区包括第二导电类型掺杂的第二深阱区和沟道区，在所述第二深阱区的选定区域中形成有由第二导电类型重掺杂区组成的源区；在所述源区的顶部引出源极；

所述沟道区位于所述第一深阱区和所述第二深阱区之间且所述沟道区的两侧分别与所述第一深阱区和所述第二深阱区中的一个横向接触；所述源区和所述漏区分别和所述沟道区相隔一段距离；

所述沟道区包括两个以上第二导电类型掺杂的第三深阱区，相邻两个所述第三深阱区之间的区域为间隔区，各所述间隔区的宽度相等，各所述间隔区为第二导电类型掺杂且该第二导电类型掺杂杂质由相邻的所述第三深阱区的扩散过来的第二导电类型杂质组成；所述第一深阱区、所述第二深阱区和所述第三深阱区的工艺条件相同，所述沟道区的最外侧的两个所述第三深阱区分别和所述第一深阱区和所述第二深阱区中的一个横向接触；

通过调节所述第三深阱区的杂质浓度、各所述间隔区的宽度和数量来调节所述JFET器件的夹断电压；

栅极区由所述衬底或者形成于所述沟道区顶部的第一导电类型阱区组成，在纵向上所述栅极区将所述沟道区覆盖，所述沟道区的所述第三深阱区和所述间隔区都被所述栅极区覆盖，在所述栅极区表面的选定区域中形成有第一导电类型重掺杂的栅极引出区；通过所述栅极引出区顶部引出栅极。

2.如权利要求1所述JFET器件，其特征在于：在所述沟道区和所述漏区之间的所述第一深阱区的顶部形成有场氧隔离区。

3.如权利要求2所述JFET器件，其特征在于：在所述场氧隔离区的底部的所述第一深阱区表面形成有第一导电类型掺杂的反型注入层。

4.如权利要求3所述JFET器件，其特征在于：当所述栅极区中包括所述第一导电类型阱区时，在所述第一导电类型阱区中形成有所述反型注入层；当所述栅极区仅由所述衬底组成时，在所述沟道区中形成有所述反型注入层，所述沟道区中的所述反型注入层为悬浮结构、或者所述沟道区中的所述反型注入层和所述衬底连接在一起。

5.如权利要求2或3所述JFET器件，其特征在于：在所述场氧隔离区的靠近所述漏区一侧的表面形成有漏端多晶硅场板。

6.一种JFET器件的制造方法，其特征在于，包括如下步骤：

步骤一、提供一第一导电类型掺杂的衬底，采用光刻刻蚀工艺定义出JFET器件的漂移区和体区的形成区域；所述漂移区的形成区域为第二导电类型掺杂的第一深阱区的形成区域，所述体区的形成区域包括沟道区和第二导电类型掺杂的第二深阱区的形成区域；

所述沟道区的形成区域中定义有两个以上等间隔排列的第二导电类型掺杂的第三深阱区的形成区域，相邻两个所述第三深阱区之间的区域为间隔区；

步骤二、采用离子注入工艺同时形成所述第一深阱区、所述第二深阱区和所述第三深阱区；通过调节所述第三深阱区的杂质浓度、各所述间隔区的宽度和数量来调节所述JFET器件的夹断电压；进行退火推阱；

由退火推阱后的所述第一深阱区组成所述漂移区；所述第三深阱区中的第二导电类型杂质通过退火推阱扩散到所述间隔区中实现对所述间隔区的第二导电类型掺杂，由退火推阱后所述第三深阱区和所述间隔区组成所述沟道区；由退火推阱后的所述第二深阱区和所述沟道区组成所述体区；所述漂移区和所述体区横向接触，所述沟道区位于所述第一深阱区和所述第二深阱区之间且所述沟道区的两侧分别与所述第一深阱区和所述第二深阱区中的一个横向接触、且所述沟道区的最外侧的两个所述第三深阱区分别和所述第一深阱区和所述第二深阱区中的一个横向接触；

步骤三、形成栅极区，所述栅极区由所述衬底或者第一导电类型阱区组成，在纵向上所述栅极区将所述沟道区覆盖，所述沟道区的所述第三深阱区和所述间隔区都被所述栅极区覆盖；当所述栅极区中包括所述第一导电类型阱区时需要包括步骤：采用光刻工艺定义出所述第一导电类型阱区的形成区域，所述第一导电类型阱区的形成区域位于所述沟道区顶部，进行离子注入形成所述第一导电类型阱区；

步骤四、在所述第一深阱区和所述第二深阱区表面的选定区域中同时进行第二导电类型重掺杂离子注入，由形成于所述第一深阱区中的第二导电类型重掺杂区组成漏区、由形成于所述第二深阱区中的第二导电类型重掺杂区组成源区，所述源区和所述漏区分别和所述沟道区相隔一段距离；

步骤五、在所述栅极区表面的选定区域中进行第一导电类型重掺杂离子注入形成栅极引出区；

步骤六、在形成有所述源区、所述漏区和所述栅极引出区的所述衬底表面淀积介电层、刻蚀形成接触孔、在所述接触孔中填充金属分别形成和所述源区连接的源极、和所述漏区连接的漏极、和所述栅极引出区连接的栅极。

7.如权利要求6所述方法，其特征在于：在步骤三形成所述栅极区之后还包括步骤3a：在所述沟道区和所述漏区之间的所述第一深阱区的顶部形成场氧隔离区。

8.如权利要求7所述方法，其特征在于：在形成所述场氧隔离区之后还包括步骤3b：采用光刻工艺和离子注入工艺在所述场氧隔离区底部的所述第一深阱区表面形成第一导电类型掺杂的反型注入层。

9.如权利要求8所述方法，其特征在于：当所述栅极区中包括所述第一导电类型阱区时，步骤3b中在所述第一导电类型阱区中也同时形成所述反型注入层；当所述栅极区仅由所述衬底组成时，步骤3b中在所述沟道区中也同时形成所述反型注入层，所述沟道区中的所述反型注入层为悬浮结构、或者所述沟道区中的所述反型注入层和所述衬底连接在一起。

10.如权利要求7或8所述方法，其特征在于：在形成所述场氧隔离区之后还包括步骤3c：先生长一层栅氧化层、在淀积一层多晶硅，对所述多晶硅进行光刻刻蚀从而在所述场氧隔离区的靠近所述漏区一侧的表面形成由刻蚀后的多晶硅组成的漏端多晶硅场板。

Images