TWI397182B - 溝槽式功率金氧半電晶體及其製程方法 - Google Patents
溝槽式功率金氧半電晶體及其製程方法 Download PDFInfo
- Publication number
- TWI397182B TWI397182B TW98133091A TW98133091A TWI397182B TW I397182 B TWI397182 B TW I397182B TW 98133091 A TW98133091 A TW 98133091A TW 98133091 A TW98133091 A TW 98133091A TW I397182 B TWI397182 B TW I397182B
- Authority
- TW
- Taiwan
- Prior art keywords
- region
- trench
- gate
- power mos
- mos transistor
- Prior art date
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
本發明係關於金氧半電晶體及其製程方法,特別係關於溝槽式(trench-type)功率金氧半電晶體(power MOS transistor)及其製程方法。
功率金氧半電晶體係一種特殊的金氧半電晶體,專門用以提供及切換電源給積體電路。據此,功率金氧半電晶體需具有在高電壓下工作之能力。一般功率金氧半電晶體係以互補金氧半電晶體(CMOS)製程製作以達到大尺寸之目的,使其能在高電壓下操作。另一方面,功率金氧半電晶體又需能提供大輸出電流。因此,一般製作上多將數千至數十萬個電晶體單元聚集成一功率金氧半電晶體,其中每一電晶體單元可輸出一小電流,而該聚集成之功率金氧半電晶體則可輸出一大電流。然而,依此製造方法製作之功率金氧半電晶體將佔據過大面積而無法為業界所接受。
為降低功率金氧半電晶體之面積,業界出現了一種垂直擴散的金氧半(vertical diffused MOS,VDMOS)電晶體。圖1顯示一VDMOS電晶體之剖面示意圖。不同於傳統平面的CMOS電晶體,電流係以垂直方向流經一VDMOS電晶體。如圖1所示,該VDMOS電晶體100之汲極區係位於該VDMOS電晶體100之頂部,而該VDMOS電晶體100之源極區係位於該VDMOS電晶體100之底部。圖1之結構使該VDMOS電晶體100具有高崩潰電壓及高輸出電流。
圖2顯示另一種溝槽式的金氧半電晶體,即UMOS電晶體之剖面示意圖。如圖2所示,該UMOS電晶體200係得名自其U型之閘氧化物。該UMOS電晶體200具有一溝槽式向下延伸之閘極,而該UMOS電晶體200亦具有一垂直的電流方向,且該UMOS電晶體200之汲極區係位於該UMOS電晶體200之頂部,而該UMOS電晶體200之源極區係位於該UMOS電晶體200之底部。
然而,上述具有垂直式結構的金氧半電晶體無法和一般以CMOS製程製作之積體電路整合於同一片晶片上,因而增加製作上的複雜度及製作成本。據此,業界所需要的是一種功率金氧半電晶體,其不僅具有高崩潰電壓、高輸出電流及高操作速度,且具有水平結構,故能和一般以CMOS製程製作之積體電路整合於同一片晶片上。
本發明之一實施例之溝槽式功率金氧半電晶體包含一汲極區、一雙擴散滲雜區域、一溝槽式閘極區、一源極區、一井區、一深井區和一基底區。該汲極區具有一第一導電類型特性,並連接至一汲極電極。該雙擴散滲雜區域具有該第一導電類型特性,並位於該汲極區下方。該溝槽式閘極區延伸至該雙擴散滲雜區域,並具有一閘極導體及一絕緣層以隔絕該閘極導體。該源極區具有該第一導電類型特性,並連接至一源極電極。該井區具有一第二導電類型特性,並位於該源極區下方。該深井區,具有該第一導電類型特性並位於該雙擴散滲雜區域及該井區下方。該基底區位於該深井區下方。該絕緣層係於該閘極導體和該井區間形成一薄側壁區,於該閘極導體和該雙擴散滲雜區域形成一厚側壁區,並於該閘極導體和該深井區間形成一厚底區,且該汲極電極和該源極電極係位於該溝槽式功率金氧半電晶體之上表面。
本發明之一實施例之溝槽式功率金氧半電晶體之製程方法,包含下列步驟:形成一具有一第一導電類型特性之深井區於一基底區上;形成一具有該第一導電類型特性之一雙擴散滲雜區域之汲極區於該深井區上;於該雙擴散滲雜區域之側壁蝕刻出一溝渠區;填入絕緣材料於該溝渠區;於該絕緣材料相對於該雙擴散滲雜區域之外側蝕刻出一閘極區,使該溝渠區於該閘極區和該雙擴散滲雜區域間具有一填滿該絕緣材料之厚側壁區,及使該溝渠區於該閘極區和該深井區間具有一填滿該絕緣材料之厚底區;填入閘極導體於該閘極區;形成一具有一第二導電類型特性之井區於該閘極區旁及該深井區上;形成一具有該第一導電類型特性之汲極區於該雙擴散滲雜區域上;以及形成一具有該第一導電類型特性之源極區於該井區上。
圖3顯示本發明之一實施例之溝槽式功率金氧半電晶體之剖面示意圖。如圖3所示,該溝槽式功率金氧半電晶體300包含一基底區302、一深井(deep well)區304、一雙擴散滲雜(double diffusion)區域306、一井(well)區308、一絕緣層310、一閘極導體312、一汲極區314、一源極區316、一本體區318、一金屬矽化物層320、一層間介電(inter layer dielectric)層322、一第一層金屬層324、一金屬間介電(inter metal dielectric)層326及一頂層金屬層328。
圖3所示之溝槽式功率金氧半電晶體300為一N型電晶體。然而,熟悉此項技術人士可輕易將其轉換為P型電晶體,而仍應為本發明所涵蓋。如圖3所示,該汲極區314具有一N型導電類型特性,並連接至一汲極電極。該雙擴散滲雜區域306具有該N型導電類型特性,並位於該汲極區314下方。較佳的,該雙擴散滲雜區域306於靠近該汲極區314之區域較遠離該汲極區314之區域具有較高之離子濃度。該絕緣層310係延伸至該雙擴散滲雜區域306,以隔絕該閘極導體312。該絕緣層310和該閘極導體312係形成一溝槽式閘極區,且該溝槽式閘極區係以水平方向環繞該井區308,且一閘極電極係連接至相對於該汲極區314外側之該閘極導體312。該源極區316具有該N型導電類型特性,環繞該本體區318,並連接至一源極電極。該井區308具有一P型導電類型特性,並位於該源極區316下方。該深井區304具有該N型導電類型特性,並位於該雙擴散滲雜區域306及該井區308下方。該基底區302具有一P型導電類型特性,並位於該深井區304下方。該金屬矽化物層320係介於該汲極區314、該源極區316和該本體區318及該等電極之間。該層間介電322係位於該金屬矽化物層320上方。該第一層金屬層324係用以連接該等電極至該頂層金屬層328。該金屬間介電層326係介於該第一層金屬層324和該頂層金屬層328之間。
如圖3所示,該絕緣層310係於該閘極導體312和該井區308間形成一薄側壁區,於該閘極導體312和該雙擴散滲雜區域306形成一厚側壁區,並於該閘極導體312和該深井區304間形成一厚底區。該汲極電極、該源極電極和該閘極電極係位於該溝槽式功率金氧半電晶體300之上表面。
圖4顯示圖3之溝槽式功率金氧半電晶體300之局部放大圖。如圖4所示,當該溝槽式功率金氧半電晶體300導通時,係於該汲極區314沿著該絕緣層310之外壁至該源極區316形成一通道。如圖4所示,該通道具有一很短之有效長度Leff
,其相當於該井區之深度,故能降低該通道之電阻值。又,由於形成通道之該雙擴散滲雜區域具有較高之離子滲雜濃度,故其電阻值亦較小。因此,該溝槽式功率金氧半電晶體300具有一較低之導通電組,故能提供較高之輸出電流。
另一方面,該絕緣層310於該閘極導體312和該雙擴散滲雜區域306間之厚側壁區之厚度可提高該溝槽式功率金氧半電晶體300之崩潰電壓。該絕緣層310於該閘極導體312和該深井區304間之厚底區之厚度亦可提高該溝槽式功率金氧半電晶體300之崩潰電壓。因此,該溝槽式功率金氧半電晶體300可提供一較高之崩潰電壓。在實作上,可藉由調整該厚側壁區及該厚底區之厚度以達到所欲得到之崩潰電壓。
較佳的,若欲得到小於100伏特的崩潰電壓,可將該絕緣層310之深度A設定於小於2微米,將該絕緣層310之寬度B設定於小於2微米,將該閘極導體312之深度C設定於1至2微米,將該厚底區之厚度D設定於0.02至1微米,以及將該厚側壁區之厚度E設定於0.2至1微米。較佳的,若欲得到大於100伏特的崩潰電壓,可將該絕緣層310之深度A設定於大於2微米,將該絕緣層310之寬度B設定於大於3微米,將該閘極導體312之深度C設定於大於1.6微米,將該厚底區之厚度D設定於大於0.6微米,以及將該厚側壁區之厚度E設定於大於1微米。
復參圖4,由於該溝槽式功率金氧半電晶體300之通道有效長度相當短,故自本體區318至閘極導體312之有效電容Cgb
相當小。又,由於該絕緣層310於厚側壁區之厚度相當寬,故自汲極區314至閘極導體312之有效電容Cgd
亦相當小。因此,該溝槽式功率金氧半電晶體300具有一較高之操作速度。
圖5顯示該溝槽式功率金氧半電晶體300之佈局結構示意圖。如圖5所示,該絕緣層310係包圍住該汲極區314。該源極區316係包圍住該本體區318。該閘極導體312係隔開該汲極區314和該源極區316。
圖6至圖30顯示本發明之一實施例之溝槽式功率金氧半電晶體之製造流程。圖6至圖30所示之製造流程為一N型電晶體之製造流程。然而,熟悉此項技術人士可輕易將其轉換為P型電晶體之製造流程,而仍應為本發明所涵蓋。
如圖6所示,首先於該P型基底302上滲雜N型離子以形成該深井區304。如圖7所示,於該基底302上形成一雙擴散滲雜之圖案化遮罩700。如圖8所示,於未遮罩處進行雙擴散滲雜驅入(driving)以形成該雙擴散滲雜區域306,其中該滲雜驅入之溫度約為900至1000度C。如圖9所示,將該圖案化遮罩700移除,於作用區形成氧化矽墊層(pad oxide)/氮化矽墊層(pad nitride)900,並於該氧化矽墊層/氮化矽墊層900上形成硬光罩910,其中該硬光罩910可為滲硼玻璃(BSG)。如圖10所示,於該雙擴散滲雜區域306之側壁蝕刻出溝渠區。如圖11所示,將該硬光罩910移除。如圖12所示,沉積該絕緣層310於該溝渠區內,並以化學機械研磨(chemical mechanical polishing,CMP)技術研磨該絕緣層310,其中該絕緣材料可為氧化物。如圖13所示,於該雙擴散滲雜區域306上方形成一閘極導體之圖案化遮罩1300。如圖14所示,於該絕緣層310處進行蝕刻以形成閘極區,其中該蝕刻係使該閘極區和該雙擴散滲雜區域306間具有一填滿該絕緣層310之厚側壁區,及使該閘極區和該深井區304間具有一填滿該絕緣層310之厚底區。較佳的,該蝕刻深度約為1至2微米。
如圖15所示,將該圖案化遮罩1300移除,成長或沉積閘極氧化或絕緣層於該溝渠區之側壁,並沉積該閘極導體312於該閘極區,其中該閘極導體312可為多晶矽(poly-silicon)或金屬。如圖16所示,接著進行該閘極導體312之蝕刻。如圖17所示,於該閘極導體312之蝕刻處沉積該絕緣層310,並以化學機械研磨該絕緣層310,其中該絕緣材料可為氧化物。如圖18所示,移除該氧化矽墊層/氮化矽墊層900。如圖19所示,進行P型離子滲雜以形成該井區308。如圖20所示,於源極及汲極處形成一源極/汲極之圖案化遮罩2000,並進行N型離子滲雜以形成該汲極區314和該源極區316。如圖21所示,移除該圖案化遮罩2000,形成一本體之圖案化遮罩2100,並進行離子滲雜以形成該本體區318。如圖22所示,移除該圖案化遮罩2100,進行接面回火以形成該金屬矽化物層320,其中該回火溫度可為800至1000度C,而該金屬矽化物可為鈦或鈷之金屬矽化物。如圖23所示,於該金屬矽化物層320上形成該層間介電層322,並於該層間介電層322形成一接點(contact)之圖案化遮罩2300,其中該層間介電層322之材料可為硼磷玻璃。
如圖24所示,進行接點蝕刻。如圖25所示,移除該圖案化遮罩2300,並於接點蝕刻處沉積金屬鎢以形成源極、汲極和閘極之接點,並以化學機械研磨技術研磨該等接點。如圖26所示,於該層間介電層322上沉積該第一層金屬層324,並於該等接點處形成第一層金屬層之圖案化遮罩2600。如圖27所示,進行該第一層金屬層324之蝕刻,並移除該圖案化遮罩2600。如圖28所示,於該第一層金屬層324及該層間介電層322上沉積該金屬間介電層326,其中該金屬間介電層326之材料可為硼磷玻璃。如圖29所示,於該金屬間介電層326上形成通孔(via)之圖案化遮罩。之後,進行接點蝕刻,移除該圖案化遮罩,並沉積金屬鎢以於該等接點上形成通孔。如圖30所示,形成該頂層金屬層328於該金屬間介電層326上,於該頂層金屬層328上形成圖案化遮罩,進行該頂層金屬層328之蝕刻,並移除該圖案化遮罩。
綜上所述,本發明之溝槽式金氧半電晶體以其特殊之溝槽式結構而具有高崩潰電壓、高輸出電流及高操作速度之特點。又,因本發明之溝槽式金氧半電晶體具有水平結構,故能和一般以CMOS製程製作之積體電路整合於同一片晶片上,而可增加實用性及減少製作成本。
本發明之技術內容及技術特點已揭示如上,然而熟悉本項技術之人士仍可能基於本發明之教示及揭示而作種種不背離本發明精神之替換及修飾。因此,本發明之保護範圍應不限於實施例所揭示者,而應包括各種不背離本發明之替換及修飾,並為以下之申請專利範圍所涵蓋。
100...VDMOS電晶體
200...UMOS電晶體
300...溝槽式功率金氧半電晶體
302...基底區
304...深井區
306...雙擴散滲雜區域
308...井區
310...絕緣層
312...閘極導體
314...汲極區
316...源極區
318...本體區
320...金屬矽化物層
322...層間介電層
324...第一層金屬層
326...金屬間介電層
328...頂層金屬層
700...圖案化遮罩
900...氧化矽墊層/氮化矽墊層
910...硬光罩
1300...圖案化遮罩
2100...圖案化遮罩
2300...圖案化遮罩
2600...圖案化遮罩
圖1顯示一VDMOS電晶體之剖面示意圖;
圖2顯示一UMOS電晶體之剖面示意圖;
圖3顯示本發明之一實施例之溝槽式功率金氧半電晶體之剖面示意圖;
圖4顯示本發明之一實施例之溝槽式功率金氧半電晶體之局部放大圖;
圖5顯示本發明之一實施例之溝槽式功率金氧半電晶體之佈局結構示意圖;以及
圖6至圖30顯示本發明之一實施例之溝槽式功率金氧半電晶體之製造流程。
300...溝槽式功率金氧半電晶體
302...基底區
304...深井區
306...雙擴散滲雜區域
308...井區
310...絕緣層
312...閘極導體
314...汲極區
316...源極區
318...本體區
320...金屬矽化物層
322...層間介電層
324...第一層金屬層
326...金屬間介電層
328...頂層金屬層
Claims (20)
- 一種溝槽式功率金氧半電晶體,包含:一汲極區,具有一第一導電類型特性,並連接至一汲極電極;一雙擴散滲雜區域,具有該第一導電類型特性,並位於該汲極區下方;一溝槽式閘極區,具有一閘極導體及一絕緣層,其中該絕緣層延伸至該雙擴散滲雜區域以隔絕該閘極導體;一源極區,具有該第一導電類型特性,並連接至一源極電極;一井區,具有一第二導電類型特性,並位於該源極區下方;一深井區,具有該第一導電類型特性,並位於該雙擴散滲雜區域及該井區下方;以及一基底區,位於該深井區下方;其中該絕緣層係於該閘極導體和該井區間形成一薄側壁區,於該閘極導體和該雙擴散滲雜區域間形成一厚側壁區,並於該閘極導體和該深井區間形成一厚底區,且該汲極電極和該源極電極係位於該溝槽式功率金氧半電晶體之上表面,該厚底區延伸該閘極導體之整個底部,該雙擴散滲雜區域向下凸伸出該溝槽式閘極區。
- 根據請求項1所述之溝槽式功率金氧半電晶體,其中溝槽式閘極區係以水平方向環繞該井區,並具有一閘極電極連接至相對於該汲極區外側之該閘極導體。
- 根據請求項1所述之溝槽式功率金氧半電晶體,其中該溝槽式閘極區之深度小於2微米,該溝槽式閘極區之寬度小於2微米,該閘極導體之深度介於1至2微米之間,該厚底區之厚度介於0.02至1微米之間,而該厚側壁區之厚度介於0.2至1微米之間。
- 根據請求項1所述之溝槽式功率金氧半電晶體,其中該溝槽式閘極區之深度大於2微米,該溝槽式閘極區之寬度大於3微米,該閘極導體之深度大1.6微米,該厚底區之厚度大於0.6微米,而該厚側壁區之厚度大於1微米。
- 根據請求項1所述之溝槽式功率金氧半電晶體,其中該雙擴散滲雜區域於靠近該汲極區之區域較遠離該汲極區之區域具有較高之離子濃度。
- 根據請求項1所述之溝槽式功率金氧半電晶體,其中該汲極區和該源極區之上表面係由該閘極導體所隔開。
- 根據請求項1所述之溝槽式功率金氧半電晶體,其另包含一本體區,由該源極區所包圍。
- 根據請求項1所述之溝槽式功率金氧半電晶體,其另包含一介於該等電極和該汲極區及該源極區之間之金屬矽化物層。
- 根據請求項8所述之溝槽式功率金氧半電晶體,其另包含一位於該金屬矽化物層上之層間介電層。
- 根據請求項9所述之溝槽式功率金氧半電晶體,其另包含一位於該層間介電層上之金屬間介電層。
- 一種溝槽式功率金氧半電晶體之製程方法,包含下列步 驟:形成一具有一第一導電類型特性之深井區於一基底區上;形成一具有該第一導電類型特性之一雙擴散滲雜區域之汲極區於該深井區上;於該雙擴散滲雜區域之側壁蝕刻出一溝渠區;填入絕緣材料於該溝渠區;於該絕緣材料相對於該雙擴散滲雜區域之外側蝕刻出一閘極區,使該溝渠區於該閘極區和該雙擴散滲雜區域間具有一填滿該絕緣材料之厚側壁區,及使該溝渠區於該閘極區和該深井區間具有一填滿該絕緣材料之厚底區;填入閘極導體於該閘極區,其中該厚底區延伸該閘極導體之整個底部,該雙擴散滲雜區域向下凸伸出該閘極區;形成一具有一第二導電類型特性之井區於該閘極區旁及該深井區上;形成一具有該第一導電類型特性之汲極區於該雙擴散滲雜區域上;以及形成一具有該第一導電類型特性之源極區於該井區上。
- 根據請求項11所述之製程方法,其中該閘極區之蝕刻深度為1至2微米。
- 根據請求項11所述之製程方法,其中該雙擴散滲雜區域係以溫度介於900至1000度C之滲雜驅入技術形成。
- 根據請求項11所述之製程方法,其中該閘極導體之材料為多晶矽和金屬之一者。
- 根據請求項11所述之製程方法,其進一步包含下列步驟:接面回火以形成一金屬矽化物層於該源極區和該汲極區上,其中該回火溫度可為800至1000度C,而該金屬矽化物可為鈦或鈷之金屬矽化物。
- 根據請求項15所述之製程方法,其進一步包含下列步驟:於該金屬矽化物層上形成一層間介電層,其中該層間介電層之材料為硼磷玻璃。
- 根據請求項16所述之製程方法,其進一步包含下列步驟:於該層間介電層上形成一第一層金屬層。
- 根據請求項17所述之製程方法,其進一步包含下列步驟:於該第一層金屬層上形成一金屬間介電層,其中該金屬間介電層之材料可為硼磷玻璃。
- 根據請求項18所述之製程方法,其進一步包含下列步驟:於該金屬間介電層上形成一頂層金屬層。
- 根據請求項11所述之製程方法,其進一步包含下列步驟:於該源極區和該汲極區進行接點蝕刻,並於該接點蝕刻處沉積金屬鎢以形成該源極區和該汲極區之接點。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW98133091A TWI397182B (zh) | 2009-09-30 | 2009-09-30 | 溝槽式功率金氧半電晶體及其製程方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW98133091A TWI397182B (zh) | 2009-09-30 | 2009-09-30 | 溝槽式功率金氧半電晶體及其製程方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201112419A TW201112419A (en) | 2011-04-01 |
TWI397182B true TWI397182B (zh) | 2013-05-21 |
Family
ID=44909265
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW98133091A TWI397182B (zh) | 2009-09-30 | 2009-09-30 | 溝槽式功率金氧半電晶體及其製程方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI397182B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9525045B1 (en) | 2016-03-10 | 2016-12-20 | Vanguard International Semiconductor Corporation | Semiconductor devices and methods for forming the same |
TWI601291B (zh) * | 2015-10-07 | 2017-10-01 | 世界先進積體電路股份有限公司 | 半導體裝置及其製造方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8816445B2 (en) * | 2013-01-14 | 2014-08-26 | Ptek Technology Co., Ltd. | Power MOSFET device with a gate conductor surrounding source and drain pillars |
TWI655748B (zh) * | 2016-12-16 | 2019-04-01 | 通嘉科技股份有限公司 | 具有熱敏單元的垂直雙擴散金氧半功率元件 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5640034A (en) * | 1992-05-18 | 1997-06-17 | Texas Instruments Incorporated | Top-drain trench based resurf DMOS transistor structure |
TW200733392A (en) * | 2006-02-17 | 2007-09-01 | Alpha & Omega Semiconductor | Shielded gate trench (SGT) MOSFET devices and manufacturing processes |
-
2009
- 2009-09-30 TW TW98133091A patent/TWI397182B/zh active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5640034A (en) * | 1992-05-18 | 1997-06-17 | Texas Instruments Incorporated | Top-drain trench based resurf DMOS transistor structure |
TW200733392A (en) * | 2006-02-17 | 2007-09-01 | Alpha & Omega Semiconductor | Shielded gate trench (SGT) MOSFET devices and manufacturing processes |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI601291B (zh) * | 2015-10-07 | 2017-10-01 | 世界先進積體電路股份有限公司 | 半導體裝置及其製造方法 |
US9525045B1 (en) | 2016-03-10 | 2016-12-20 | Vanguard International Semiconductor Corporation | Semiconductor devices and methods for forming the same |
Also Published As
Publication number | Publication date |
---|---|
TW201112419A (en) | 2011-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4644577B2 (ja) | 半導体装置および半導体装置の製造方法 | |
TWI548086B (zh) | 溝渠式橫向擴散金屬氧化半導體元件及其製造方法 | |
TWI462295B (zh) | 溝渠型功率電晶體元件及其製作方法 | |
TWI614893B (zh) | 串聯式電晶體結構及其製造方法 | |
US9443943B2 (en) | Semiconductor device and fabrication method thereof | |
TWI590449B (zh) | Silicon carbide semiconductor device, method of manufacturing the silicon carbide semiconductor device, and method of designing the silicon carbide semiconductor device | |
WO2019007319A1 (zh) | 沟槽型功率器件及其制备方法 | |
TW200908319A (en) | Junction field effect transistors in germanium and silicon-germanium alloys and method for making and using | |
JP5752810B2 (ja) | 半導体装置 | |
TWI397182B (zh) | 溝槽式功率金氧半電晶體及其製程方法 | |
TWI491042B (zh) | 半導體裝置及其製造方法 | |
US8441067B2 (en) | Power device with low parasitic transistor and method of making the same | |
TW201251007A (en) | Lateral-diffused metal oxide semiconductor device (LDMOS) and fabrication method thereof | |
US8211766B2 (en) | Method of fabricating a trench power MOS transistor | |
US8754473B2 (en) | Power transistor device | |
JP2007043069A (ja) | 半導体装置および半導体装置の製造方法 | |
TWI587402B (zh) | 高壓半導體裝置及其製造方法 | |
TWI429080B (zh) | 誘電體分離型半導體裝置之製造方法 | |
JP2007053226A (ja) | 半導体装置およびその製造方法 | |
US8455309B2 (en) | Method for manufacturing a semiconductor device | |
TWI462294B (zh) | Semiconductor element and manufacturing method thereof | |
TW202236670A (zh) | 積體晶片 | |
JP5427003B2 (ja) | トレンチ型パワーmosトランジスタおよびその製造方法 | |
KR102495516B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP4797495B2 (ja) | 半導体装置の製造方法 |