TWI590449B - Silicon carbide semiconductor device, method of manufacturing the silicon carbide semiconductor device, and method of designing the silicon carbide semiconductor device - Google Patents

Silicon carbide semiconductor device, method of manufacturing the silicon carbide semiconductor device, and method of designing the silicon carbide semiconductor device Download PDF

Info

Publication number
TWI590449B
TWI590449B TW104127536A TW104127536A TWI590449B TW I590449 B TWI590449 B TW I590449B TW 104127536 A TW104127536 A TW 104127536A TW 104127536 A TW104127536 A TW 104127536A TW I590449 B TWI590449 B TW I590449B
Authority
TW
Taiwan
Prior art keywords
gate
region
trench
horizontal direction
protective
Prior art date
Application number
TW104127536A
Other languages
English (en)
Other versions
TW201613099A (en
Inventor
Tetsuto Inoue
Akihiko Sugai
Shunichi Nakamura
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of TW201613099A publication Critical patent/TW201613099A/zh
Application granted granted Critical
Publication of TWI590449B publication Critical patent/TWI590449B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

碳化矽半導體裝置，碳化矽半導體裝置的製造方法以及碳化矽半導體裝置的設計方法
本發明涉及一種使用碳化矽的碳化矽半導體裝置，碳化矽半導體裝置的製造方法以及碳化矽半導體裝置的設計方法。
以往，已知使用矽（Silicon）的溝槽（Trench）型Si-MOSFET 等的半導體裝置。在日本特開平06-132539 號公報中，公開一種具有縱型絕緣柵（Gate）型場效應電晶體的半導體裝置，包括：第一導電型半導體基板，被設置在該半導體基板主表面的具有低雜質濃度的第一導電型第一半導體層，被設置在該第一半導體層的上表面的第二導電型半導體層，被設置在該第二半導體層的表層部的一部分中的第一導電型第三半導體層，形成在被設為從該第三半導體層的中央部表面穿過第二半導體層的一部分直到第一半導體層的大致呈U字狀截面的柵極溝槽的內壁面中的柵極氧化膜，被設為在該柵極氧化膜上將溝填埋的柵極電極，被設為覆蓋在該柵極電極上以及第二半導體層的露出表面上的絕緣層，被設置在該絕緣膜上且與柵極電極相接觸（Contact）的柵極配線，被設置在絕緣膜上且經由接觸孔（Contact Hole）從而與第三半導體層相接觸的源極（Source）電極，以及被設置在半導體基板背面的漏極（Drain）電極。在該日本特開平06-132539 號公報中，公開了將柵極溝槽（Gate Trench）設置為環（Ring）狀的結構。
然而，在使用碳化矽的Si-MOSFET等的半導體裝置中，由於絕緣擊穿電壓高，在只有柵極溝槽的情況下當反向偏壓（Bias）時外加到柵極氧化膜的電場過於集中，導致存在氧化膜損壞的可能性。
因此，在尋求一種在柵極溝槽的周圍設置保護溝槽（Protection Trench）從而防止電場外加到柵極溝槽的方法。然而，在採用這樣的保護溝槽的情況下，由於平面視圖（水準方向）中的保護溝槽之間的間隔或者保護溝槽的形狀等，導致在反向偏壓時局部電場過於集中。一旦像這樣電場在保護溝槽中局部電場過於集中，保護溝槽的耐壓下降，便無法得到所需的耐壓。另外，一旦局部存在耐壓低的地方，便會產生雪崩（Avalanche）耐量下降的問題。
鑒於以上情況，本發明提供一種即便在採用保護溝槽的情況下，也能夠防止在反向偏壓時保護溝槽中局部電場過於集中，進而能夠提升雪崩耐量的碳化矽半導體裝置，碳化矽半導體裝置的製造方法以及碳化矽半導體裝置的設計方法。
本發明的碳化矽半導體裝置包括： 　第一導電型碳化矽層， 　被形成在所述第一導電型碳化矽層上的第二導電型碳化矽層， 　被形成在從所述第二導電型碳化矽層的表面直到到達所述第一導電型碳化矽層的深度處的柵極溝槽， 　在所述柵極溝槽內被設置為經由絕緣膜的柵極電極， 　被形成在從所述第二導電型碳化矽層的表面直到比所述柵極溝槽更深的深度處的保護溝槽， 　以及被設置在所述保護溝槽內的導電構件， 　在水準方向上，包含所述柵極溝槽，以及在水平方向上以开口的状态将所述栅极沟槽的至少一部分包围的所述保护沟槽这两者的区域成為單元區域， 　在水準方向上，包含所述保護溝槽，且設置有柵極襯墊（Gate Pad）或者與該柵極襯墊相連接的佈置電極的區域成為柵極區域， 　被包含在所述單元區域中的所述保護溝槽具有多個在水準方向上直線延伸的單元區域直線溝槽， 　所述單元區域直線溝槽之間的水準方向距離比被包含在所述柵極區域中的所述保護溝槽之間的最大水準方向距離更長。
在本發明的碳化矽半導體裝置中， 　所述單元區域直線溝槽之間的水準方向距離比被包含在所述單元區域中的所述保護溝槽與被包含在所述柵極區域中的所述保護溝槽之間的最大水準方向距離更長亦可。
在本發明的碳化矽半導體裝置中， 　被包含在所述單元區域中的所述保護溝槽還具有被設置在所述單元區域直線溝槽的端部且在水準方向上彎曲的單元區域曲線溝槽， 　所述單元區域直線溝槽之間的水準方向距離比所述單元區域曲線溝槽與被包含在所述柵極區域中的所述保護溝槽之間的最大水準方向距離更長亦可。
在本發明的碳化矽半導體裝置中， 　被包含在所述柵極區域中的所述保護溝槽具有：在水準方向上直線延伸的柵極區域直線溝槽，和在水準方向上彎曲的柵極區域曲線溝槽， 　所述柵極區域包含在水準方向上有多個所述柵極區域直線溝槽延伸的柵極直線區域，和在水準方向上有多個所述柵極區域曲線溝槽延伸的柵極曲線區域，所述柵極直線區域中的所述柵極區域直線溝槽之間的水準方向距離比所述柵極曲線區域中的所述柵極區域曲線溝槽之間的最大水準方向距離更長亦可。
在本發明的碳化矽半導體裝置中， 　所述柵極溝槽在水準方向上直線延伸亦可。 　在本發明的碳化矽半導體裝置中， 　所述柵極溝槽與所述單元區域直線溝槽在水準方向上呈平行延伸亦可。
在本發明的碳化矽半導體裝置中， 　被包含在所述單元區域中的所述保護溝槽具有一對所述單元區域直線溝槽和在水準方向上彎曲的單元區域曲線溝槽， 　在所述一對所述單元區域直線溝槽的一端設有所述單元區域曲線溝槽， 　在所述一對所述單元區域直線溝槽的水準方向之間設有所述柵極溝槽亦可。
在本發明的碳化矽半導體裝置中， 　被包含在所述柵極區域中的所述保護溝槽具有在水準方向上彎曲的柵極區域曲線溝槽， 　在所述一對單元區域溝槽的另一端側設有在水準方向上朝所述柵極溝槽側突出的所述柵極區域曲線溝槽亦可。
在本發明的碳化矽半導體裝置中， 　還設有與朝所述柵極溝槽側突出的所述柵極區域曲線溝槽相鄰，且朝該柵極區域曲線溝槽側突出的所述柵極區域曲線溝槽亦可。
在本發明的碳化矽半導體裝置中， 　被包含在所述單元區域中的所述保護溝槽具有三個以上在水準方向上直線延伸的單元區域直線溝槽， 　所述單元區域直線溝槽之間的水準方向距離均一亦可。
本發明的碳化矽半導體裝置還包括： 　將所述柵極區域以及所述單元區域在水準方向上包圍的保護環， 　被包含在所述柵極區域中的所述保護溝槽具有三個以上在水準方向上直線延伸的柵極區域直線溝槽， 　所述柵極區域直線溝槽被設置為與所述保護環的至少一部分相鄰而平行， 　相鄰於所述保護環的所述柵極區域直線溝槽與相鄰於該柵極區域直線溝槽的柵極區域直線溝槽之間的水準方向距離比其他的柵極區域直線溝槽之間的水準方向距離小亦可。
本發明的碳化矽半導體裝置的製造方法包括： 　形成第一導電型碳化矽層的工序， 　在所述第一導電型碳化矽層上形成第二導電型碳化矽層的工序， 　在從所述第二導電型碳化矽層的表面直到到達所述第一導電型碳化矽層的深度處形成柵極溝槽的工序， 　在從所述第二導電型碳化矽層的表面直到比所述柵極溝槽更深的深度處形成保護溝槽的工序， 　在所述柵極溝槽內經由絕緣膜從而設置柵極電極的工序， 　以及在所述保護溝槽內設置導電構件的工序， 　在水準方向上，包含所述柵極溝槽，以及在水平方向上以開口的狀態將所述柵極溝槽的至少一部分包圍的所述保護溝槽這兩者的區域成為單元區域， 　在水準方向上，包含所述保護溝槽，且設置有柵極襯墊或者與該柵極襯墊相連接的佈置電極的區域成為柵極區域， 　被包含在所述單元區域中的所述保護溝槽具有在水準方向上直線延伸的多個單元區域直線溝槽， 　將所述單元區域直線溝槽之間的水準方向距離設為比被包含在所述柵極區域中的所述保護溝槽之間的最大水準方向距離更長。
在本發明的碳化矽半導體裝置的設計方法中， 　所述碳化矽半導體裝置具有： 　　第一導電型碳化矽層， 　　被形成在所述第一導電型碳化矽層上的第二導電型碳化矽層， 　　被形成在從所述第二導電型碳化矽層的表面直到到達所述第一導電型碳化矽層的深度處的柵極溝槽， 　　在所述柵極溝槽內被設置為經由絕緣膜的柵極電極， 　　被形成在從所述第二導電型碳化矽層的表面直到比所述柵極溝槽更深的深度處的保護溝槽， 　以及被設置在所述保護溝槽內的導電構件， 　在水準方向上，包含所述柵極溝槽，以及在水平方向上以開口的狀態將所述柵極溝槽的至少一部分包圍的所述保護溝槽這兩者的區域成為單元區域， 　在水準方向上，包含所述保護溝槽，且設置有柵極襯 墊或者與該柵極襯墊相連接的佈置電極的區域成為柵極區域， 　被包含在所述單元區域中的所述保護溝槽具有在水準方向上直線延伸的多個單元區域直線溝槽，     所述單元區域直線溝槽之間的水準方向距離被設計為比被包含在所述柵極區域中的所述保護溝槽之間的最大水準方向距離更長。       發明效果
根據本發明，單元區域直線溝槽之間的水準方向距離比被包含在柵極區域中的保護溝槽之間的最大水準方向距離更長。因此，在反向偏壓時單元區域直線溝槽之間的更高的電場變得集中。這一點，由於平面視圖中的單元區域直線溝槽的所占面積大，因此即便在反向偏壓時外加大電壓，在單元區域直線溝槽所占的寬闊面積中能量還是會被分散。因此，根據本發明，通過使用碳化矽的碳化矽半導體裝置，即便在採用保護溝槽的情況下，也能夠防止在反向偏壓時保護溝槽中局部電場過於集中，進而能夠提升雪崩耐量。
以下，將參照附圖關於碳化矽半導體裝置，碳化矽半導體裝置的製造方法以及碳化矽半導體裝置的設計方法的第一實施方式進行說明。
以下，將參照附圖關於碳化矽半導體裝置，碳化矽半導體裝置的製造方法以及碳化矽半導體裝置的設計方法的第一實施方式進行說明。
本實施方式的碳化矽半導體裝置例如是溝槽結構型MOSFET。以下，將使用溝槽結構型MOSFET作為碳化矽半導體裝置進行說明，但該溝槽結構型MOSFET僅是碳化矽半導體裝置的一個示例，還能夠適用於具有絕緣柵雙極型電晶體（Bipolar Transistor）（IGBT）等的MOS柵極的其他裝置結構。
如圖1所示，本實施方式的碳化矽半導體裝置包括：高濃度n型碳化矽半導體基板（第一導電型碳化矽半導體基板）31，被形成在高濃度n型碳化矽半導體基板31上的低濃度n型碳化矽層（第一導電型碳化矽層）32，以及被形成在低濃度n型碳化矽層32上的p型碳化矽層（第二導電型碳化矽層）36。另外，在p型碳化矽層36表面的一部分區域設有含有高濃度雜質的n型碳化矽區域37。
在本實施方式中，在從含有高濃度雜質的n型碳化矽區域37的表面穿過p型碳化矽層36直到低濃度n型碳化矽層32的深度處，形成柵極溝槽20。另外，在該柵極溝槽20內經由柵極絕緣膜75a從而設置柵極電極79。另外，在柵極電極79的上方設有層間絕緣膜75b。因此，柵極電極79被設置為被柵極絕緣膜75a以及層間絕緣膜75b包圍。
另外，從p型碳化矽層36的表面直到比柵極溝槽20更深的深度處，形成有保護溝槽10。在該保護溝槽10內，設有例如由多晶矽（Polysilicon）構成的第一導電構件61。另外，在本實施方式中，該第一導電構件61與源極電極69為一體，在外加電壓時，變為相同電位（參照圖1）。另外，在保護溝槽10的側壁形成有側壁絕緣膜65。
另外，在本實施方式中，在保護溝槽10的底部，設有通過鋁（Aluminium）等的離子（Ion）注入從而被形成的高濃度p型半導體區域33。另外，在高濃度n型碳化矽半導體基板31的背面側（圖1的下表面側），設有漏極電極39。
如圖4所示，在本實施方式中，在水準方向上，包含柵極溝槽20，以及在水準方向上以開口的狀態將柵極溝槽20的至少一部分包圍的保護溝槽10這兩者的區域成為“單元（cell）區域”。另外，圖4僅為用於顯示本實施方式涉及的碳化矽半導體裝置的單元區域以及柵極區域的概略上方平面圖。因此，在圖4中，沒有顯示保護溝槽10的細微結構，也沒有考慮在水準方向上保護溝槽10之間的距離。另外，圖4中所示的在水準方向上單元區域以及柵極區域的大小沒有特殊含義。
另外，如圖4所示，在本實施方式中，在水準方向上，包含保護溝槽10，且設置有柵極襯墊89（參照圖2）或者與該柵極襯墊89相連接的佈置電極的區域成為“柵極區域”。另外，第二導電構件81的材料例如是多晶矽。
在如圖4中央部所示的柵極區域中設置有柵極襯墊89（參照圖2），佈置電極與該柵極襯墊89相連接。另外，如圖5所示，第二導電構件81主要被設置在位於單元區域的保護溝槽10的上方以往的地方。
如圖3所示，被包含在單元區域中的保護溝槽10具有多個在水準方向上直線延伸的單元區域直線溝槽11，單元區域直線溝槽11之間的水準方向距離比被包含在柵極區域中的保護溝槽10之間的最大水準方向距離更長。另外，在本實施方式中的“水準方向距離”代表在水準方向上的“最短長度”的意思。當列舉單元區域直線溝槽11進行說明時，從某個單元區域直線溝槽11的一點起，相對于對向的單元區域直線溝槽11的長度有無數個，如圖3所示，除了D1 之外還能夠列舉D1 '或者D1 ''等。這一點，如上所述，由於將本實施方式中的“水準方向距離”定義為在水準方向上的“最短長度”，因此“水準方向距離”不是D1 '或者D1 ''，而是D1 。
在如圖3所示的形態中，圖3的上下方向中的單元區域直線溝槽11之間的水準方向距離D1 比被包含在柵極區域中的保護溝槽10之間的最大水準方向距離D3 更長。
另外，在本實施方式中，單元區域直線溝槽11之間的水準方向距離D1 比被包含在單元區域中的保護溝槽10與被包含在柵極區域中的保護溝槽10之間的最大水準方向距離D2 更長。
將使用圖3更具體地進行說明。如圖3所示，被包含在本實施方式中的單元區域中的保護溝槽10還具有在水準方向上彎曲的單元區域曲線溝槽12。而且，單元區域直線溝槽11之間的水準方向距離D1 比單元區域曲線溝槽12與後述的柵極曲線區域中的柵極區域曲線溝槽17之間的最大水準方向距離D2 更長。另外，符號“17”為包含後述的符號“17a”以及符號“17b”的概念。另外，高濃度p型半導體區域33和第一導電構件61形成歐姆接觸(Ohmic Contact)，在外加電壓時變為相同電位。
如圖3所示，被包含在本實施方式中的柵極區域中的保護溝槽10具有：在水準方向上直線延伸的柵極區域直線溝槽16，和在水準方向上彎曲的柵極區域曲線溝槽17。更具體而言，如圖3所示，在柵極區域中設有在水準方向上多個柵極區域直線溝槽16延伸的柵極直線區域，和在水準方向上多個柵極區域曲線溝槽17延伸的柵極曲線區域。而且，柵極直線區域中的柵極區域直線溝槽16之間的水準方向距離D3 比柵極曲線區域中的柵極區域曲線溝槽17之間的最大水準方向距離D4 更長。另外，本實施方式中,柵極直線區域中的柵極區域直線溝槽16被均等設置，柵極直線區域中的柵極區域直線溝槽16之間的水準方向距離D3 （圖3的左右方向的水準方向距離）長度相同。
本實施方式的柵極溝槽20在水準方向上直線延伸，更具體而言，在圖3中在左右方向上呈直線狀延伸。而且，柵極溝槽20與單元區域直線溝槽11在水準方向上呈平行（圖3的左右方向）地延伸。
如圖3所示，被包含在單元區域中的保護溝槽10具有一對單元區域直線溝槽11，和在水準方向上彎曲的單元區域曲線溝槽12。而且，在一對單元區域直線溝槽11之間設有在水準方向上直線延伸的（在圖3的左右方向上延伸）柵極溝槽20，在一對單元區域直線溝槽11的一端設有單元區域曲線溝槽12，在一對單元區域直線溝槽11的另一端不形成保護溝槽10。
如圖2所示，在單元區域中的柵極溝槽20的一部分的上方以及柵極區域中，設有第二導電構件81。第二導電構件81被設置在單元區域中不設有保護溝槽10的地方，再經過本實施方式中的一對單元區域直線溝槽11的另一端側，從柵極溝槽20的上方起延展到柵極區域（參照圖5）。於是，第二導電構件81被設置為經過一對單元區域直線溝槽11的另一端的上方，從柵極電極79的上方起延展到柵極襯墊89的下方。另外，如圖2所示，該柵極襯墊89被設置在柵極區域的保護溝槽10上經由SiO2 等的絕緣層85。從圖2明顯可知，第二導電構件81與柵極電極79電連接。
另外，如圖3所示，在一對單元區域直線溝槽11的另一端側設有在水準方向上朝柵極溝槽20側突出的柵極區域曲線溝槽17a。而且，還設有與朝柵極溝槽20側突出的柵極區域曲線溝槽17a相鄰接，且朝該柵極區域曲線溝槽17a側突出的柵極區域曲線溝槽17b。
另外，在本實施方式中，如圖3所示，被包含在單元區域中的保護溝槽10具有三個以上在水準方向上直線延伸的單元區域直線溝槽11。而且，本實施方式中的單元區域直線溝槽11被均等設置，各個單元區域直線溝槽11之間的水準方向距離D1 均一。即，在圖3的上下方向中單元區域直線溝槽11之間的水準方向距離D1 長度相同。
另外，如圖4所示，在本實施方式中，設有將柵極區域以及單元區域在水準方向上包圍的保護環80。另外，在圖4中，只顯示一個保護環80，而實際上設置多個保護環80呈同心圓狀亦可。
另外，在本實施方式中，單元區域曲線溝槽12的曲率半徑越小，與鄰接於該單元區域曲線溝槽12的柵極區域的保護溝槽10的水準方向距離就越小亦可。另外，柵極區域曲線溝槽17的曲率半徑越小，與鄰接於該柵極區域曲線溝槽17的柵極區域的保護溝槽10的水準方向距離就越小亦可。   《製造工序》
接著，將主要使用圖6對包含上述結構的本實施方式的碳化矽半導體裝置的製造工序進行說明。另外，在本實施方式中，還包含如以下這樣被製造的碳化矽半導體裝置的設計方法。
首先，準備高濃度n型碳化矽半導體基板31（參照圖6（a））。
接著，在高濃度n型碳化矽半導體基板31上通過外延（Epitaxial）生長從而形成低濃度n型碳化矽層32。
然後，在低濃度n型碳化矽層32上通過外延（Epitaxial）生長或者離子（Ion）注入從而形成p型碳化矽層36。
然後，通過在p型碳化矽層36中的柵極溝槽20的預定形成處的近旁將磷等進行離子注入，從而形成含有高濃度雜質的n型碳化矽區域37。之後，將保護層91形成薄膜，並將該保護層91圖形化（Patterning），從而形成由於形成保護溝槽10的開口（參照圖6（b））。接著，將該保護層91作為掩膜（Mask），從p型碳化矽層36的表面直到到達低濃度n型碳化矽層32的深度處形成保護溝槽10。
接著，形成將保護層91以及保護溝槽10覆蓋的保護膜92（參照圖6（c））。
接著，僅將保護膜92中保護溝槽10的底部去除，將殘留的保護膜92作為掩膜，通過在保護溝槽10的底部將鋁（Aluminium）等進行離子注入從而形成含有高濃度雜質的p型半導體區域33。之後，將保護膜92以及保護層91去除。之後，實施活性化退火（Anneal）處理。
之後，將保護層93形成薄膜，並將該保護層93圖形化（Patterning），從而形成由於形成柵極溝槽20的開口（參照圖6（d））。接著，將該保護層93作為掩膜（Mask），從p型碳化矽層36的表面直到到達低濃度n型碳化矽層32的深度處形成柵極溝槽20。另外，該柵極溝槽20的深度比保護溝槽10的深度淺。之後，將保護層93去除。
接著，在含有柵極溝槽20以及保護溝槽10的碳化矽半導體裝置的表面實施熱處理，形成作為柵極絕緣膜75a以及側壁絕緣膜65的氧化膜。之後，在該柵極絕緣膜75a上將多晶矽等的導電構件形成薄膜。該成膜之後，根據需要實施熱處理亦可。通過這樣，便如圖6（e）所示那樣在柵極溝槽20上形成柵極電極79以及第二導電構件81。
接著，通過採用等離子（Plasma）CVD等形成由二氧化矽（SiO2 ）等構成的絕緣膜使得將含有保護溝槽10的碳化矽半導體裝置的表面覆蓋，從而在柵極電極79上形成層間絕緣膜75，且柵極電極79被柵極絕緣膜75a和層間絕緣膜75b包圍（參照圖6（f））。另外，保護溝槽10底部的絕緣膜通過選擇性地蝕刻（Etching）被去除，僅殘留保護溝槽10側壁的側壁絕緣膜65。
之後，通過適當地設置第一導電構件61，絕緣層85，第二導電構件81，柵極襯墊89，源極電極69，漏極電極39，佈置電極等，從而製造本實施方式的碳化矽半導體裝置（參照圖1以及圖2）。
另外，這樣被製造的碳化矽半導體裝置的保護溝槽10的水平面內的設置將在“結構”處陳述。另外，上述製造方法僅僅為一個示例，無論哪種製造方法，只要能夠製造專利權利要求範圍中所記載的碳化矽半導體裝置就可以採用。   《作用·效果》   　接著，將關於本實施方式涉及的作用·效果進行說明。
根據本實施方式，單元區域直線溝槽11之間的水準方向距離D1 比被包含在柵極區域中的保護溝槽10之間的最大水準方向距離D3 更長（參照圖3）。因此，在反向偏壓時單元區域直線溝槽11之間的更高的電場變得集中。這一點，一般由於平面視圖中的單元區域直線溝槽11的所占面積大，因此即便在反向偏壓時外加大電壓，在單元區域直線溝槽11所占的寬闊面積中能量還是會被分散。因此，根據本實施方式，當在碳化矽半導體裝置中採用保護溝槽10的情況下，能夠防止在反向偏壓時保護溝槽中局部電場過於集中，進而能夠提升雪崩耐量。   　關於該點進行說明。
在使用碳化矽的Si-MOSFET等的半導體裝置中，由於絕緣擊穿電壓高，在只有柵極溝槽20的情況下當反向偏壓（Bias）時外加到柵極氧化膜的電場過於集中，導致存在氧化膜損壞的可能性。因此，考慮在柵極溝槽20的周圍設置保護溝槽10從而防止過剩的電場外加到柵極溝槽20中的方法，但是在採用這樣的保護溝槽的情況下，（從面的法線方向看）由於 水準方向中的保護溝槽10之間的間隔或者保護溝槽10的形狀等，導致存在局部電場過於集中的情況。特別是，保護溝槽10之間的水準方向距離越長，外加到保護溝槽10中的電場就越大。
這一點，在本實施方式中，單元區域直線溝槽11間的水準方向距離D1 比被包含在柵極區域中的保護溝槽10間的最大水準方向距離D3 更長。因此，即便假設在偏壓時外加大電壓，也能夠使電場不在被包含在柵極區域中的保護溝槽10之間而是在單元區域直線溝槽11之間集中。與此相對，即便像這樣使電場集中在單元區域直線溝槽11之間，由於設置有柵極電極79的單元區域在水準方向上所占的面積為一般大小（至少比柵極區域在水準方向上所占的面積大），能夠使電場分散在各個單元區域直線溝槽11之間，因此便難以引起局部電場過於集中的情況。另外，雖然已作論述，但圖4僅為用於顯示本實施方式涉及的碳化矽半導體裝置的單元區域以及柵極區域的概略上方平面圖，圖4中所示的單元區域以及柵極區域在水準方向上的大小沒有特定意義。
在本實施方式中，如圖3所示，柵極溝槽20在水準方向中的圖3的左右方向上直線延伸，柵極溝槽20與單元區域直線溝槽11在水準方向中的圖3的左右方向上呈平行地延伸。與此相對，單元區域曲線溝槽12僅被設置在一對單元區域直線溝槽11的一端。因此，在單元區域中，相較於單元區域曲線溝槽12在水準方向上的所占面積，可知單元區域直線溝槽11在水準方向上的所占面積非常大。
另外，根據本實施方式，單元區域直線溝槽11之間的水準方向距離D1 比被包含在單元區域中的保護溝槽10與被包含在柵極區域中的保護溝槽10之間的最大水準方向距離D2 更長。更具體而言，單元區域直線溝槽11之間的水準方向距離D1 比單元區域曲線溝槽12與柵極曲線區域中的柵極區域曲線溝槽17之間的最大水準方向距離D2 更長（參照圖3）。因此，即便假設在偏壓時外加大電壓，也能夠使電場不在單元區域曲線溝槽12與被包含在柵極區域中的保護溝槽10之間而是在單元區域直線溝槽11之間集中。這一點，如上所述，即便像這樣使電場集中在單元區域直線溝槽11之間，由於單元區域在水準方向上所占的面積為一般大小（至少比柵極區域在水準方向上所占的面積大），能夠使電場分散在各個單元區域直線溝槽11之間，因此便難以引起局部電場過於集中的情況。
另外，根據本實施方式，柵極直線區域中的柵極區域直線溝槽16之間的水準方向距離D3 比柵極曲線區域中的柵極區域曲線溝槽17之間的最大水準方向距離D4 更長（參照圖3）。因此，即便假設在偏壓時外加大電壓從而在柵極區域產生較大的電場，也能夠使電場不在柵極區域曲線溝槽17之間而是在柵極區域直線溝槽16之間集中。這一點，由於柵極直線區域在水準方向上的所占面積比一般柵極曲線區域在水準方向上的所占面積更大，因此能夠防止在水準方向上所占面積小的柵極區域曲線溝槽17之間局部電場集中的情況。
另外，如圖3所示，在本實施方式中，在一對單元區域直線溝槽11的另一端側設有在水準方向上朝柵極溝槽20側突出的柵極區域曲線溝槽17a。因此，能夠將被包含在單元區域中的保護溝槽10與柵極區域曲線溝槽17之間的水準方向距離縮短。因此，在偏壓時，能夠減小在被包含在單元區域中的保護溝槽10與柵極區域曲線溝槽17之間產生的電場，便能夠防止在該區域中局部電場過於集中的情況。
另外，如圖3所示，在本實施方式中，還設有與朝柵極溝槽20側突出的柵極區域曲線溝槽17a相鄰接，且朝該柵極區域曲線溝槽17a 側突出的柵極區域曲線溝槽17b。因此，能夠將朝柵極溝槽20側突出的柵極區域曲線溝槽17a與朝該柵極區域曲線溝槽17a側突出的柵極區域曲線溝槽17b之間的水準方向距離縮短。因此，在偏壓時，能夠減小在柵極區域曲線溝槽17之間產生的電場，便能夠防止在該區域中局部電場過於集中的情況。
另外，在本實施方式中，單元區域直線溝槽11之間的水準方向距離D1 均一，長度相同。因此，能夠使在各個單元區域直線溝槽11之間所產生的電場均一地分散，便能夠防止在偏壓時單元區域直線溝槽11之間所產生的電場不均勻分佈的情況。因此，能夠更加切實地防止局部電場過於集中的情況。
另外，在採用單元區域曲線溝槽12的曲率半徑越小，與鄰接於該單元區域曲線溝槽12的柵極區域的保護溝槽10的水準方向距離就越小的形態的情況下，在偏壓時，能夠防止在單元區域曲線溝槽12的曲率半徑小的地方局部電場過於集中的情況。
另外，在採用柵極區域曲線溝槽17的曲率半徑越小，與鄰接於該柵極區域曲線溝槽17的柵極區域的保護溝槽10的水準方向距離就越小的形態的情況下，在偏壓時，能夠防止在柵極區域曲線溝槽17的曲率半徑小的地方局部電場過於集中的情況。第二實施方式
接著，將關於本發明的第二實施方式進行說明。另外，用於本實施方式的圖7是將本實施方式涉及的碳化矽半導體裝置的保護環附近擴大的上方平面圖，且是顯示相當於圖4的A7 處的上方平面圖。
即便在第一實施方式中，被包含在柵極區域中的保護溝槽10具有三個以上在水準方向上直線延伸的柵極區域直線溝槽16，但在第一實施方式中，沒有涉及柵極區域直線溝槽16與保護環80的關係。這一點，第二實施方式被設置為，柵極區域直線溝槽16與保護環80的一部分相鄰，且三個以上的柵極區域直線溝槽16與保護環80平行。而且，採用鄰接於保護環80的柵極區域直線溝槽16a與鄰接於該柵極區域直線溝槽16a的柵極區域直線溝槽16b之間的水準方向距離d1 比在該區域（被設為與該保護環80平行的柵極區域直線溝槽16所占的區域）中的其他的柵極區域直線溝槽16之間的最小水準方向距離d2 小的形態。另外，符號“16”為包含後述的符號“16a”以及符號“16b”的概念。
更具體而言，在沿圖7的左右方向直線延伸的柵極區域直線溝槽16中，最下方的柵極區域直線溝槽16a與鄰接於該柵極區域直線溝槽16a的柵極區域直線溝槽16b之間的上下方向的水準方向距離d1 比在其他的柵極區域直線溝槽16之間的最小水準方向距離d2 小。另外，在圖7所示的範圍中,柵極直線區域中的柵極區域直線溝槽16被均等設置，其他的柵極區域直線溝槽16之間的水準方向距離d2 長度相同。
在第二實施方式中，其他的結構與第一實施方式基本相同。在第二實施方式中，對於與第一實施方式相同的部分採用相同的符號並且省略詳細說明。
即便在本實施方式中，也能夠起到與第一實施方式相同的效果。由於已經在第一實施方式中作了詳細說明，因此在本實施方式中，僅對本實施方式特有的效果的進行說明。
如上所述，在本實施方式中，採用鄰接於保護環80的柵極區域直線溝槽16a與鄰接於該柵極區域直線溝槽16a的柵極區域直線溝槽16b之間的水準方向距離d1 比其他的柵極區域直線溝槽16之間的水準方向距離d2 小。因此，在採用本實施方式的情況下，除了第一實施方式所的到的效果之外，還能夠防止在偏壓時在靠近保護環80的周邊部電場集中的情況。因此，在採用保護溝槽10的情況下，存在能夠在靠近保護環80的周邊部提升雪崩耐量的益處。
最後，上述各實施方式的記載以及附圖的公開只是用於對專利權利要求範圍中所記載的發明進行說明的一個示例，並不僅限於被記載於上述實施方式的記載以及附圖所公開的發明。
10‧‧‧保護溝槽
11‧‧‧單元區域直線溝槽
12‧‧‧單元區域曲線溝槽
16‧‧‧柵極區域直線溝槽
16a‧‧‧柵極區域直線溝槽
1b6‧‧‧柵極區域直線溝槽
17‧‧‧柵極區域曲線溝槽
17a‧‧‧柵極區域曲線溝槽
17b‧‧‧柵極區域曲線溝槽
20‧‧‧柵極溝槽
31‧‧‧高濃度n型碳化矽半導體基板（第一導電型碳化矽半導體基板）
32‧‧‧低濃度n型碳化矽層（第一導電型碳化矽層）
33‧‧‧高濃度p型半導體區域
36‧‧‧p型碳化矽層（第二導電型碳化矽層）
37‧‧‧n型碳化矽區域
39‧‧‧漏極電極
61‧‧‧第一導電構件（導電構件）
65‧‧‧側壁絕緣膜
69‧‧‧源極電極
75‧‧‧層間絕緣膜
75a‧‧‧柵極絕緣膜
75b‧‧‧層間絕緣膜
79‧‧‧柵極電極
80‧‧‧保護環
81‧‧‧第二導電構件
85‧‧‧絕緣層
89‧‧‧柵極襯墊
91‧‧‧保護層
92‧‧‧保護膜
93‧‧‧保護層
圖1是本發明的第一實施方式涉及的碳化矽半導體裝置的截面圖，且是將圖3的一部分沿紙面的上下方向切斷的截面圖。
圖2是本發明的第一實施方式涉及的碳化矽半導體裝置的截面圖，且是將圖3的一部分沿紙面的左右方向切斷的截面圖。
圖3是將本發明的第一實施方式涉及的碳化矽半導體裝置的一部分擴大的上方平面圖，且是顯示相當於圖4的A1 處的上方平面圖。
圖4是用於顯示本發明的第一實施方式涉及的碳化矽半導體裝置的單元區域以及柵極區域的概略上方平面圖。
圖5是用於顯示本發明的第一實施方式涉及的碳化矽半導體裝置中的第二導電構件的設置情況的概略上方平面圖。
圖6是用於說明本發明的第一實施方式涉及的碳化矽半導體裝置的製造方法的截面圖，且是與圖1相對應的截面圖。
圖7是將本發明的第二實施方式涉及的碳化矽半導體裝置的保護環（Guard Ring）附近擴大的上方平面圖，且是顯示相當於圖4的A2 處的上方平面圖。
11‧‧‧單元區域直線溝槽
12‧‧‧單元區域曲線溝槽
16‧‧‧柵極區域直線溝槽
17‧‧‧柵極區域曲線溝槽
17a‧‧‧柵極區域曲線溝槽
17b‧‧‧柵極區域曲線溝槽
20‧‧‧柵極溝槽

Claims (13)

  1. 一種碳化矽半導體裝置，其特徵在於，包括： 第一導電型碳化矽層， 　被形成在所述第一導電型碳化矽層上的第二導電型碳化矽層， 　被形成在從所述第二導電型碳化矽層的表面直到到達所述第一導電型碳化矽層的深度處的柵極溝槽， 　在所述柵極溝槽內被設置為經由絕緣膜的柵極電極， 　被形成在從所述第二導電型碳化矽層的表面直到比所述柵極溝槽更深的深度處的保護溝槽，以及 　被設置在所述保護溝槽內的導電構件， 　其中，在水準方向上，包含所述柵極溝槽，以及在水準方向上以開口的狀態將所述柵極溝槽的至少一部分包圍的所述保護溝槽這兩者的區域成為單元區域， 　在水準方向上，包含所述保護溝槽，且設置有柵極襯墊或者與該柵極襯墊相連接的佈置電極的區域成為柵極區域， 　被包含在所述單元區域中的所述保護溝槽具有多個在水準方向上直線延伸的單元區域直線溝槽， 　所述單元區域直線溝槽之間的水準方向距離比被包含在所述柵極區域中的所述保護溝槽之間的最大水準方向距離更長。
  2. 如請求項1所述的碳化矽半導體裝置，其特徵在於： 其中，所述單元區域直線溝槽之間的水準方向距離比被包含在所述單元區域中的所述保護溝槽與被包含在所述柵極區域中的所述保護溝槽之間的最大水準方向距離更長。
  3. 如請求項2所述的碳化矽半導體裝置，其特徵在於： 其中，被包含在所述單元區域中的所述保護溝槽還具有被設置在所述單元區域直線溝槽的端部且在水準方向上彎曲的單元區域曲線溝槽， 所述單元區域直線溝槽之間的水準方向距離比所述單元區域曲線溝槽與被包含在所述柵極區域中的所述保護溝槽之間的最大水準方向距離更長。
  4. 如請求項1～3中任意一項所述的碳化矽半導體裝置，其特徵在於： 其中，被包含在所述柵極區域中的所述保護溝槽具有在水準方向上直線延伸的柵極區域直線溝槽，和在水準方向上彎曲的柵極區域曲線溝槽， 所述柵極區域包含在水準方向上有多個所述柵極區域直線溝槽延伸的柵極直線區域，和在水準方向上有多個所述柵極區域曲線溝槽延伸的柵極曲線區域， 所述柵極直線區域中的所述柵極區域直線溝槽之間的水準方向距離比所述柵極曲線區域中的所述柵極區域曲線溝槽之間的最大水準方向距離更長。
  5. 如請求項1所述的碳化矽半導體裝置，其特徵在於： 其中，所述柵極溝槽在水準方向上直線延伸。
  6. 如請求項5所述的碳化矽半導體裝置，其特徵在於： 其中，所述柵極溝槽與所述單元區域直線溝槽在水準方向上呈平行延伸。
  7. 如請求項5所述的碳化矽半導體裝置，其特徵在於： 其中，被包含在所述單元區域中的所述保護溝槽具有一對所述單元區域直線溝槽和在水準方向上彎曲的單元區域曲線溝槽， 在所述一對所述單元區域直線溝槽的一端設有所述單元區域曲線溝槽， 在所述一對所述單元區域直線溝槽的水準方向之間設有所述柵極溝槽。
  8. 如請求項7所述的碳化矽半導體裝置，其特徵在於： 其中，被包含在所述柵極區域中的所述保護溝槽具有在水準方向上彎曲的柵極區域曲線溝槽， 在所述一對單元區域溝槽的另一端側設有在水準方向上朝所述柵極溝槽側突出的所述柵極區域曲線溝槽。
  9. 如請求項8所述的碳化矽半導體裝置，其特徵在於： 其中，設有與朝所述柵極溝槽側突出的所述柵極區域曲線溝槽相鄰，且朝該柵極區域曲線溝槽側突出的所述柵極區域曲線溝槽。
  10. 如請求項1所述的碳化矽半導體裝置，其特徵在於： 其中，被包含在所述單元區域中的所述保護溝槽具有三個以上在水準方向上直線延伸的單元區域直線溝槽， 所述單元區域直線溝槽之間的水準方向距離均一。
  11. 如請求項1所述的碳化矽半導體裝置，其特徵在於，還包括： 將所述柵極區域以及所述單元區域在水準方向上包圍的保護環， 其中，被包含在所述柵極區域中的所述保護溝槽具有三個以上在水準方向上直線延伸的柵極區域直線溝槽， 所述柵極區域直線溝槽被設置為與所述保護環的至少一部分相鄰而平行， 相鄰於所述保護環的所述柵極區域直線溝槽與相鄰於該柵極區域直線溝槽的柵極區域直線溝槽之間的水準方向距離比其他的柵極區域直線溝槽之間的水準方向距離小。
  12. 一種碳化矽半導體裝置的製造方法，其特徵在於，包括：     形成第一導電型碳化矽層的工序， 　在所述第一導電型碳化矽層上形成第二導電型碳化矽層的工序， 　在從所述第二導電型碳化矽層的表面直到到達所述第一導電型碳化矽層的深度處形成柵極溝槽的工序， 　在從所述第二導電型碳化矽層的表面直到比所述柵極溝槽更深的深度處形成保護溝槽的工序， 　在所述柵極溝槽內經由絕緣膜從而設置柵極電極的工序，以及 　在所述保護溝槽內設置導電構件的工序， 　在水準方向上，包含所述柵極溝槽，以及在水準方向上以開口的狀態將所述柵極溝槽的至少一部分包圍的所述保護溝槽這兩者的區域成為單元區域， 　在水準方向上，包含所述保護溝槽，且設置有柵極襯墊或者與該柵極襯墊相連接的佈置電極的區域成為柵極區域， 　被包含在所述單元區域中的所述保護溝槽具有在水準方向上直線延伸的多個單元區域直線溝槽， 　將所述單元區域直線溝槽之間的水準方向距離設為比被包含在所述柵極區域中的所述保護溝槽之間的最大水準方向距離更長。
  13. 一種碳化矽半導體裝置的設計方法，其特徵在於：     其中，所述碳化矽半導體裝置具有： 　　第一導電型碳化矽層， 　　被形成在所述第一導電型碳化矽層上的第二導電型碳化矽層， 　　被形成在從所述第二導電型碳化矽層的表面直到到達所述第一導電型碳化矽層的深度處的柵極溝槽， 　　在所述柵極溝槽內被設置為經由絕緣膜的柵極電極， 　　被形成在從所述第二導電型碳化矽層的表面直到比所述柵極溝槽更深的深度處的保護溝槽，以及 　  被設置在所述保護溝槽內的導電構件， 　  在水準方向上，包含所述柵極溝槽，以及在水準方向上以開口的狀態將所述柵極溝槽的至少一部分包圍的所述保護溝槽這兩者的區域成為單元區域， 　  在水準方向上，包含所述保護溝槽，且設置有柵極襯墊或者與該柵極襯墊相連接的佈置電極的區域成為柵極區域， 　  被包含在所述單元區域中的所述保護溝槽具有在水準方向上直線延伸的多個單元區域直線溝槽，     所述單元區域直線溝槽之間的水準方向距離被設計為比被包含在所述柵極區域中的所述保護溝槽之間的最大水準方向距離更長。
TW104127536A 2014-09-24 2015-08-24 Silicon carbide semiconductor device, method of manufacturing the silicon carbide semiconductor device, and method of designing the silicon carbide semiconductor device TWI590449B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/075192 WO2016046900A1 (ja) 2014-09-24 2014-09-24 炭化ケイ素半導体装置、炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置の設計方法

Publications (2)

Publication Number Publication Date
TW201613099A TW201613099A (en) 2016-04-01
TWI590449B true TWI590449B (zh) 2017-07-01

Family

ID=54330230

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104127536A TWI590449B (zh) 2014-09-24 2015-08-24 Silicon carbide semiconductor device, method of manufacturing the silicon carbide semiconductor device, and method of designing the silicon carbide semiconductor device

Country Status (6)

Country Link
US (1) US9716168B2 (zh)
EP (1) EP3203528B1 (zh)
JP (1) JP5795452B1 (zh)
CN (1) CN105637644B (zh)
TW (1) TWI590449B (zh)
WO (1) WO2016046900A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9640618B2 (en) 2014-09-24 2017-05-02 Shindengen Electric Manufacturing Co., Ltd. Silicon carbide semiconductor device, method of manufacturing silicon carbide semiconductor device and method of designing silicon carbide semiconductor device
EP3203528B1 (en) 2014-09-24 2022-03-23 Shindengen Electric Manufacturing Co., Ltd. Silicon carbide semiconductor device, method for manufacturing silicon carbide semiconductor device, and method for designing silicon carbide semiconductor device
JP2018117070A (ja) * 2017-01-19 2018-07-26 エイブリック株式会社 半導体装置及びその製造方法
CN112397506B (zh) * 2019-08-13 2024-10-11 南通尚阳通集成电路有限公司 沟槽栅功率器件及其制造方法
CN113690303A (zh) * 2020-05-18 2021-11-23 华润微电子（重庆）有限公司 半导体器件及其制备方法
JP7516236B2 (ja) * 2020-12-15 2024-07-16 東芝デバイス＆ストレージ株式会社 半導体装置
WO2023223590A1 (ja) * 2022-05-19 2023-11-23 住友電気工業株式会社 半導体チップ
WO2023223589A1 (ja) * 2022-05-19 2023-11-23 住友電気工業株式会社 半導体チップ

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3167457B2 (ja) 1992-10-22 2001-05-21 株式会社東芝 半導体装置
US7786533B2 (en) * 2001-09-07 2010-08-31 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
GB0316362D0 (en) * 2003-07-12 2003-08-13 Koninkl Philips Electronics Nv Insulated gate power semiconductor devices
JP4955222B2 (ja) * 2005-05-20 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5617175B2 (ja) 2008-04-17 2014-11-05 富士電機株式会社 ワイドバンドギャップ半導体装置とその製造方法
US8304829B2 (en) * 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
CN102244095B (zh) * 2010-05-11 2013-05-22 力士科技股份有限公司 一种功率半导体器件
JP2012164851A (ja) 2011-02-08 2012-08-30 Toyota Motor Corp 半導体装置
JP5667926B2 (ja) * 2011-05-12 2015-02-12 新電元工業株式会社 半導体素子
JP5767857B2 (ja) * 2011-05-20 2015-08-19 新電元工業株式会社 トレンチ型ｍｏｓｆｅｔ及びその製造方法
US9443972B2 (en) * 2011-11-30 2016-09-13 Infineon Technologies Austria Ag Semiconductor device with field electrode
US9105744B2 (en) 2012-03-01 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices having inactive fin field effect transistor (FinFET) structures and manufacturing and design methods thereof
US20130256786A1 (en) * 2012-03-29 2013-10-03 Feei Cherng Enterprise Co., Ltd. Trench mosfet with shielded electrode and avalanche enhancement region
WO2016006263A1 (ja) * 2014-07-11 2016-01-14 新電元工業株式会社 半導体装置及び半導体装置の製造方法
EP3203528B1 (en) 2014-09-24 2022-03-23 Shindengen Electric Manufacturing Co., Ltd. Silicon carbide semiconductor device, method for manufacturing silicon carbide semiconductor device, and method for designing silicon carbide semiconductor device
US9640618B2 (en) * 2014-09-24 2017-05-02 Shindengen Electric Manufacturing Co., Ltd. Silicon carbide semiconductor device, method of manufacturing silicon carbide semiconductor device and method of designing silicon carbide semiconductor device
KR102293874B1 (ko) * 2014-12-10 2021-08-25 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
JP2017022311A (ja) * 2015-07-14 2017-01-26 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
JPWO2016046900A1 (ja) 2017-04-27
EP3203528B1 (en) 2022-03-23
US20160293753A1 (en) 2016-10-06
WO2016046900A1 (ja) 2016-03-31
EP3203528A4 (en) 2018-05-23
CN105637644B (zh) 2018-10-09
JP5795452B1 (ja) 2015-10-14
CN105637644A (zh) 2016-06-01
EP3203528A1 (en) 2017-08-09
US9716168B2 (en) 2017-07-25
TW201613099A (en) 2016-04-01

Similar Documents

Publication Publication Date Title
TWI590449B (zh) Silicon carbide semiconductor device, method of manufacturing the silicon carbide semiconductor device, and method of designing the silicon carbide semiconductor device
JP6967352B2 (ja) 半導体装置および半導体装置の製造方法、ならびに、半導体ウエハ構造物
WO2017010393A1 (ja) 半導体装置および半導体装置の製造方法
JP5096739B2 (ja) 半導体装置の製造方法
JP6666671B2 (ja) 半導体装置
JP5298565B2 (ja) 半導体装置およびその製造方法
JP2016092257A (ja) 炭化珪素半導体装置およびその製造方法
JP6037085B2 (ja) 半導体装置および半導体装置の製造方法
JP2013258327A (ja) 半導体装置及びその製造方法
JP4735235B2 (ja) 絶縁ゲート型半導体装置およびその製造方法
JP2013058575A (ja) 半導体装置及びその製造方法
JP5807597B2 (ja) 半導体装置及び半導体装置の製造方法
WO2019007319A1 (zh) 沟槽型功率器件及其制备方法
JP2009088199A (ja) 半導体装置
JP6257525B2 (ja) 半導体装置
JP5556863B2 (ja) ワイドバンドギャップ半導体縦型ｍｏｓｆｅｔ
JP2009246225A (ja) 半導体装置
TWI574405B (zh) Silicon carbide semiconductor device, method for manufacturing silicon carbide semiconductor device, and design method of silicon carbide semiconductor device
JP5542623B2 (ja) 半導体装置及びその製造方法
JP6438247B2 (ja) 横型半導体装置
JPWO2007034547A1 (ja) トレンチゲートパワーｍｏｓｆｅｔ
JP5388495B2 (ja) 半導体装置
JP2012160601A (ja) 半導体装置の製造方法
TWI435449B (zh) 溝槽式功率半導體元件及其製造方法
JP2009224495A (ja) 絶縁ゲート型半導体装置およびその製造方法