JP5795452B1 - 炭化ケイ素半導体装置、炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置の設計方法 - Google Patents

炭化ケイ素半導体装置、炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置の設計方法 Download PDF

Info

Publication number
JP5795452B1
JP5795452B1 JP2015506006A JP2015506006A JP5795452B1 JP 5795452 B1 JP5795452 B1 JP 5795452B1 JP 2015506006 A JP2015506006 A JP 2015506006A JP 2015506006 A JP2015506006 A JP 2015506006A JP 5795452 B1 JP5795452 B1 JP 5795452B1
Authority
JP
Japan
Prior art keywords
trench
gate
region
silicon carbide
straight
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015506006A
Other languages
English (en)
Other versions
JPWO2016046900A1 (ja
Inventor
徹人 井上
徹人 井上
昭彦 菅井
昭彦 菅井
俊一 中村
俊一 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Application granted granted Critical
Publication of JP5795452B1 publication Critical patent/JP5795452B1/ja
Publication of JPWO2016046900A1 publication Critical patent/JPWO2016046900A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Abstract

炭化ケイ素半導体装置は、第1導電型炭化ケイ素層３２と、第２導電型炭化ケイ素層３６と、ゲートトレンチ２０と、ゲートトレンチ２０内に設けられたゲート電極７９と、ゲートトレンチ２０よりも深い深さまで形成されたプロテクショントレンチ１０と、を備えている。水平方向において、ゲートトレンチ２０と、ゲートトレンチ２０の少なくとも一部を開口した状態で水平方向で取り囲むプロテクショントレンチ１０の両方を含む領域がセル領域となり、水平方向において、プロテクショントレンチ１０を含み、ゲートパッド８９又は当該ゲートパッド８９に接続された引き回し電極の配置される領域がゲート領域となる。セル領域に含まれるプロテクショントレンチ１０は、水平方向において直線に延びた複数のセル領域直線トレンチ１１を有している。そして、セル領域直線トレンチ１１間の水平方向距離Ｄ１が、ゲート領域に含まれるプロテクショントレンチ１０間の最大の水平方向距離Ｄ３よりも長くなっている。

Description

本発明は、炭化ケイ素を用いた炭化ケイ素半導体装置、炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置の設計方法に関する。
従来から、シリコンを用いたトレンチ型Ｓｉ−ＭＯＳＦＥＴ等の半導体装置が知られている。特開平０６−１３２５３９号では、第１導電型の半導体基板と、この半導体基板の主面に設けられた低不純物濃度を有する第１導電型の第１の半導体層と、この第１の半導体層の上面に設けられた第２導電型の第２の半導体層と、この第２の半導体層の表層部の一部に設けられた第１導電型の第３の半導体層と、この第３の半導体層の中央部表面から第２の半導体層の一部を貫いて第１の半導体層に達するように設けられた断面ほぼＵ字状のゲートトレンチの内壁面に形成されたゲート酸化膜と、このゲート酸化膜上で溝を埋めるように設けられたゲート電極と、このゲート電極上および第２の半導体層の露出表面上を覆うように設けられた絶縁膜と、この絶縁膜に設けられてゲート電極にコンタクトするゲート配線と、絶縁膜に設けられたコンタクトホールを介して第３の半導体層にコンタクトするソース電極と、半導体基板の裏面に設けられたドレイン電極と、を備えた縦型の絶縁ゲート型電界効果トランジスタを有する半導体装置が開示されている。この特開平０６−１３２５３９号では、ゲートトレンチをリング状に配置した構造が開示されている。
しかしながら、炭化ケイ素を用いたＳｉＣ−ＭＯＳＦＥＴ等の炭化ケイ素半導体装置では、絶縁破壊電圧が高いことから、ゲートトレンチだけでは逆バイアス時にゲート酸化膜にかかる電界が集中し過ぎてしまい、ゲート酸化膜が壊れてしまう可能性がある。
このため、ゲートトレンチの周りにプロテクショントレンチを配置して電界がゲートトレンチにかかるのを防止するという方法が考えられている。しかしながら、このようなプロテクショントレンチを採用した場合、平面視における（水平方向における）プロテクショントレンチ間の間隔やプロテクショントレンチの形状等から、逆バイアス時に局所的に電界が集中し過ぎてしまうことがある。このようにプロテクショントレンチに局所的に電界が集中してしまうと、プロテクショントレンチの耐圧が下がり、所望の耐圧が得られない。また、耐圧の低いところが局所的に存在すると、アバランシェ耐量が低下する問題がある。
以上のような点に鑑み、本発明は、プロテクショントレンチを採用した場合においても、逆バイアス時にプロテクショントレンチに局所的に電界が集中し過ぎてしまうことを防止し、ひいては、アバランシェ耐量を向上することができる炭化ケイ素半導体装置、炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置の設計方法を提供する。
本発明の炭化ケイ素半導体装置は、
第1導電型炭化ケイ素層と、
前記第1導電型炭化ケイ素層上に形成された第２導電型炭化ケイ素層と、
前記第２導電型炭化ケイ素層の表面から前記第1導電型炭化ケイ素層に達する深さまで形成されたゲートトレンチと、
前記ゲートトレンチ内に絶縁膜を介して設けられたゲート電極と、
前記第２導電型炭化ケイ素層の表面から前記ゲートトレンチよりも深い深さまで形成されたプロテクショントレンチと、
前記プロテクショントレンチ内に設けられた導電部材と、
を備え、
水平方向において、前記ゲートトレンチと、前記ゲートトレンチの少なくとも一部を開口した状態で水平方向で取り囲む前記プロテクショントレンチの両方を含む領域がセル領域となり、
水平方向において、前記プロテクショントレンチを含み、ゲートパッド又は当該ゲートパッドに接続された引き回し電極の配置される領域がゲート領域となり、
前記セル領域に含まれる前記プロテクショントレンチは、水平方向において直線に延びた複数のセル領域直線トレンチを有し、
前記セル領域直線トレンチ間の水平方向距離が、前記ゲート領域に含まれる前記プロテクショントレンチ間の最大の水平方向距離よりも長くなっている。
本発明の炭化ケイ素半導体装置において、
前記セル領域直線トレンチ間の水平方向距離が、前記セル領域に含まれる前記プロテクショントレンチと前記ゲート領域に含まれる前記プロテクショントレンチとの間の最大の水平方向距離よりも長くなっていてもよい。
本発明の炭化ケイ素半導体装置において、
前記セル領域に含まれる前記プロテクショントレンチは、前記セル領域直線トレンチの端部に設けられ、水平方向において曲がったセル領域曲線トレンチをさらに有し、
前記セル領域直線トレンチ間の水平方向距離が、前記セル領域曲線トレンチと前記ゲート領域に含まれる前記プロテクショントレンチとの間の最大の水平方向距離よりも長くなっていてもよい。
本発明の炭化ケイ素半導体装置において、
前記ゲート領域に含まれる前記プロテクショントレンチは、水平方向において直線に延びたゲート領域直線トレンチと、水平方向において曲がったゲート領域曲線トレンチと、を有し、
前記ゲート領域は、複数の前記ゲート領域直線トレンチが水平方向に延びたゲート直線領域と、複数の前記ゲート領域曲線トレンチが水平方向に延びたゲート曲線領域を含み、
前記ゲート直線領域における前記ゲート領域直線トレンチ間の水平方向距離が、前記ゲート曲線領域における前記ゲート領域曲線トレンチ間の最大の水平方向距離よりも長くなっていてもよい。
本発明の炭化ケイ素半導体装置において、
前記ゲートトレンチは水平方向において直線に延びていてもよい。
本発明の炭化ケイ素半導体装置において、
前記ゲートトレンチと前記セル領域直線トレンチとは、水平方向において平行に延びていてもよい。
本発明の炭化ケイ素半導体装置において、
前記セル領域に含まれる前記プロテクショントレンチは、一対の前記セル領域直線トレンチと、水平方向において曲がったセル領域曲線トレンチを有し、
前記一対のセル領域直線トレンチの一端に前記セル領域曲線トレンチが設けられ、
前記一対のセル領域直線トレンチの水平方向における間に前記ゲートトレンチが設けられてもよい。
本発明の炭化ケイ素半導体装置において、
前記ゲート領域に含まれる前記プロテクショントレンチは、水平方向において曲がったゲート領域曲線トレンチを有し、
前記一対のセル領域直線トレンチの他端側に、水平方向において前記ゲートトレンチ側に突出した前記ゲート領域曲線トレンチが設けられてもよい。
本発明の炭化ケイ素半導体装置において、
前記ゲートトレンチ側に突出した前記ゲート領域曲線トレンチに隣接して、当該ゲート領域曲線トレンチ側に突出した前記ゲート領域曲線トレンチが設けられてもよい。
本発明の炭化ケイ素半導体装置において、
前記セル領域に含まれる前記プロテクショントレンチは、水平方向において直線に延びた３つ以上のセル領域直線トレンチを有し、
前記セル領域直線トレンチ間の水平方向距離は均一になっていてもよい。
本発明の炭化ケイ素半導体装置は、
前記ゲート領域及び前記セル領域を水平方向において取り囲むガードリングをさらに備え、
前記ゲート領域に含まれる前記プロテクショントレンチは、水平方向において直線に延びた３つ以上のゲート領域直線トレンチを有し、
前記ガードリングの少なくとも一部に前記ゲート領域直線トレンチが隣接して平行に設けられ、
前記ガードリングに隣接する前記ゲート領域直線トレンチと当該ゲート領域直線トレンチに隣接するゲート領域直線トレンチとの間の水平方向距離が、他のゲート領域直線トレンチ間の最小の水平方向距離よりも小さくなっていてもよい。
本発明の炭化ケイ素半導体装置の製造方法は、
第1導電型炭化ケイ素層を形成する工程と、
前記第1導電型炭化ケイ素層上に、第２導電型炭化ケイ素層を形成する工程と、
前記第２導電型炭化ケイ素層の表面から前記第1導電型炭化ケイ素層に達する深さまでゲートトレンチを形成する工程と、
前記第２導電型炭化ケイ素層の表面から前記ゲートトレンチよりも深い深さまでプロテクショントレンチを形成する工程と、
前記ゲートトレンチ内に絶縁膜を介してゲート電極を設ける工程と、
前記プロテクショントレンチ内に導電部材を設ける工程と、
を備え、
水平方向において、前記ゲートトレンチと、前記ゲートトレンチの少なくとも一部を開口した状態で水平方向で取り囲む前記プロテクショントレンチの両方を含む領域がセル領域となり、
水平方向において、前記プロテクショントレンチを含み、ゲートパッド又は当該ゲートパッドに接続された引き回し電極の配置される領域がゲート領域となり、
前記セル領域に含まれる前記プロテクショントレンチは、水平方向において直線に延びた複数のセル領域直線トレンチを有し、
前記セル領域直線トレンチ間の水平方向距離を、前記ゲート領域に含まれる前記プロテクショントレンチ間の最大の水平方向距離よりも長くする。
本発明の炭化ケイ素半導体装置の設計方法において、
前記炭化ケイ素半導体装置は、
第1導電型炭化ケイ素層と、
前記第1導電型炭化ケイ素層上に形成された第２導電型炭化ケイ素層と、
前記第２導電型炭化ケイ素層の表面から前記第1導電型炭化ケイ素層に達する深さまで形成されたゲートトレンチと、
前記ゲートトレンチ内に絶縁膜を介して設けられたゲート電極と、
前記第２導電型炭化ケイ素層の表面から前記ゲートトレンチよりも深い深さまで形成されたプロテクショントレンチと、
前記プロテクショントレンチ内に設けられた導電部材と、
を含み、
水平方向において、前記ゲートトレンチと、前記ゲートトレンチの少なくとも一部を開口した状態で水平方向で取り囲む前記プロテクショントレンチの両方を含む領域がセル領域となり、
水平方向において、前記プロテクショントレンチを含み、ゲートパッド又は当該ゲートパッドに接続された引き回し電極の配置される領域がゲート領域となり、
前記セル領域に含まれる前記プロテクショントレンチが、水平方向において直線に延びた複数のセル領域直線トレンチを有し、
前記セル領域直線トレンチ間の水平方向距離が、前記ゲート領域に含まれる前記プロテクショントレンチ間の最大の水平方向距離よりも長くなるように設計する。
本発明によれば、セル領域直線トレンチ間の水平方向距離が、ゲート領域に含まれるプロテクショントレンチ間の最大の水平方向距離よりも長くなっている。このため、逆バイアス時にセル領域直線トレンチ間でより高い電界が集中することになる。この点、平面視においてセル領域直線トレンチの占める面積が大きいことから、逆バイアス時に大きな電圧が加わっても、セル領域直線トレンチの占める広い面積でエネルギーが分散される。このため、本発明によれば、炭化ケイ素を用いた炭化ケイ素半導体装置でプロテクショントレンチを採用した場合においても、逆バイアス時に局所的に電界が集中し過ぎてしまうことを防止し、ひいては、アバランシェ耐量を向上させることができる。
図１は、本発明の第１の実施の形態による炭化ケイ素半導体装置の断面図であり、図３の一部を紙面の上下方向で切断した断面図である。 図２は、本発明の第１の実施の形態による炭化ケイ素半導体装置の断面図であり、図３の一部を紙面の左右方向で切断した断面図である。 図３は、本発明の第１の実施の形態による炭化ケイ素半導体装置の一部を拡大した上方平面図であり、図４のＡ１に該当する箇所を示した上方平面図である。 図４は、本発明の第１の実施の形態による炭化ケイ素半導体装置のセル領域及びゲート領域を示すための概略上方平面図である。 図５は、本発明の第１の実施の形態による炭化ケイ素半導体装置における第２導電部材の配置状況を示すための概略上方平面図である。 図６は、本発明の第１の実施の形態による炭化ケイ素半導体装置の製造方法を説明するための断面図であり、図１に対応する断面図である。 図７は、本発明の第２の実施の形態による炭化ケイ素半導体装置のガードリング近辺を拡大した上方平面図であり、図４のＡ２に該当する箇所を示した上方平面図である。
第１の実施の形態
《構成》
以下、本発明に係る炭化ケイ素半導体装置、炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置の設計方法の第１の実施の形態について、図面を参照して説明する。
本実施の形態の炭化ケイ素半導体装置は、例えばトレンチ構造型のＭＯＳＦＥＴである。以下では、炭化ケイ素半導体装置としてトレンチ構造型のＭＯＳＦＥＴを用いて説明するが、このトレンチ構造型のＭＯＳＦＥＴはあくまでも炭化ケイ素半導体装置の一例に過ぎず、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）等のＭＯＳゲートを有する他のデバイス構造にも適用することができる。
図１に示すように、本実施の形態の炭化ケイ素半導体装置は、高濃度のｎ型の炭化ケイ素半導体基板（第1導電型炭化ケイ素半導体基板）３１と、高濃度のｎ型の炭化ケイ素半導体基板３１上に形成された低濃度のｎ型の炭化ケイ素層（第1導電型炭化ケイ素層）３２と、低濃度のｎ型の炭化ケイ素層３２上に形成されたｐ型の炭化ケイ素層（第２導電型炭化ケイ素層）３６と、を備えている。また、ｐ型の炭化ケイ素層３６の表面の一部領域には、高濃度の不純物を含むｎ型の炭化ケイ素領域３７が設けられている。
本実施の形態では、高濃度の不純物を含むｎ型の炭化ケイ素領域３７の表面から、ｐ型の炭化ケイ素層３６を貫いて低濃度のｎ型の炭化ケイ素層３２に達する深さで、ゲートトレンチ２０が形成されている。また、このゲートトレンチ２０内には、ゲート絶縁膜７５ａを介してゲート電極７９が設けられている。また、ゲート電極７９の上方には層間絶縁膜７５ｂが設けられている。このため、ゲート絶縁膜７５ａ及び層間絶縁膜７５ｂに取り囲まれてゲート電極７９が設けられることになる。
また、ｐ型の炭化ケイ素層３６の表面からゲートトレンチ２０よりも深い深さで、プロテクショントレンチ１０が形成されている。このプロテクショントレンチ１０内には、例えばポリシリコンからなる第１導電部材６１が設けられている。なお、本実施の形態では、この第１導電部材６１はソース電極６９と一体になっており、電圧を印加した際には、同じ電位になる（図１参照）。また、プロテクショントレンチ１０の側壁には、側壁絶縁膜６５が設けられている。
また、本実施の形態では、プロテクショントレンチ１０の底部に、アルミニウム等のイオン注入によって形成された高濃度のｐ型の半導体領域３３が設けられている。また、ｎ型の炭化ケイ素半導体基板３１の裏面側（図１の下面側）には、ドレイン電極３９が設けられている。
図４に示すように、本実施の形態では、ゲートトレンチ２０と、ゲートトレンチ２０の少なくとも一部を開口した状態で水平方向において取り囲むプロテクショントレンチ１０との両方を含む領域が「セル領域」となっている。なお、図４は、本実施の形態による炭化ケイ素半導体装置のセル領域及びゲート領域を示すための概略上方平面図に過ぎない。このため、図４では、プロテクショントレンチ１０の細かな構造は示されていないし、プロテクショントレンチ１０間の水平方向における距離も何ら考慮されていない。また、図４で示されるセル領域及びゲート領域の水平方向における大きさも特別な意味を持つものではない。
また、図４に示すように、本実施の形態では、水平方向において、プロテクショントレンチ１０を含み、ゲートパッド８９（図２参照）又は当該ゲートパッド８９に接続された引き回し電極の配置される領域が「ゲート領域」となっている。なお、第２導電部材８１の材料は例えばポリシリコンである。
図４の中央部に示されたゲート領域にゲートパッド８９が配置され（図２参照）、当該ゲートパッド８９に引き回し電極が接続されることとなる。また、図５に示すように、第２導電部材８１は、主に、セル領域に位置するプロテクショントレンチ１０の上方以外の箇所に配置されている。
図３に示すように、セル領域に含まれるプロテクショントレンチ１０は、水平方向において直線に延びた複数のセル領域直線トレンチ１１を有し、セル領域直線トレンチ１１間の水平方向距離が、ゲート領域に含まれるプロテクショントレンチ１０間の最大の水平方向距離よりも長くなっている。なお、本実施の形態において「水平方向距離」とは、水平方向における「最小の長さ」のことを意味している。セル領域直線トレンチ１１を例に挙げて説明すると、あるセル領域直線トレンチ１１における一点から、対向するセル領域直線トレンチ１１に対する長さは無数あり、例えば図３に示すようにＤ１の他にＤ１’やＤ１”等を挙げることもできる。この点、上述したように、本実施の形態では「水平方向距離」を水平方向における「最小の長さ」と定義していることから、Ｄ１’やＤ１”ではなく、最小の長さとなるＤ１が「水平方向距離」になる。
図３で示した態様では、図３の上下方向におけるセル領域直線トレンチ１１間の水平方向距離Ｄ１が、ゲート領域に含まれるプロテクショントレンチ１０間の最大の水平方向距離Ｄ３よりも長くなっている。
また、本実施の形態では、セル領域直線トレンチ１１間の水平方向距離Ｄ１が、セル領域に含まれるプロテクショントレンチ１０とゲート領域に含まれるプロテクショントレンチ１０との間の最大の水平方向距離Ｄ２よりも長くなっている。
より具体的に図３を用いて説明する。図３に示すように、本実施の形態のセル領域に含まれるプロテクショントレンチ１０は、水平方向において曲がったセル領域曲線トレンチ１２も有している。そして、セル領域直線トレンチ１１間の水平方向距離Ｄ１が、セル領域曲線トレンチ１２と後述するゲート曲線領域のゲート領域曲線トレンチ１７との間の最大の水平方向距離Ｄ２よりも長くなっている。なお、符号「１７」は後述する符号「１７ａ」及び符号「１７ｂ」を含む概念である。また、ｐ型の半導体領域３３と第１導電部材６１とはオーミックコンタクトを取っており、電圧を印加した際には同じ電位になる。
図３に示すように、本実施の形態のゲート領域に含まれるプロテクショントレンチ１０は、水平方向において直線に延びたゲート領域直線トレンチ１６と、水平方向において曲がったゲート領域曲線トレンチ１７と、を有している。より具体的には、図３に示すように、ゲート領域内には、複数のゲート領域直線トレンチ１６が水平方向に延びたゲート直線領域と、複数のゲート領域曲線トレンチ１７が水平方向に延びたゲート曲線領域とが設けられている。そして、ゲート直線領域におけるゲート領域直線トレンチ１６間の水平方向距離Ｄ３が、ゲート曲線領域におけるゲート領域曲線トレンチ１７間の最大の水平方向距離Ｄ４よりも長くなっている。なお、本実施の形態では、ゲート直線領域におけるゲート領域直線トレンチ１６は均等に配置されており、ゲート領域直線トレンチ１６間の水平方向距離Ｄ３（図３の左右方向の水平方向距離Ｄ３）は同じ長さとなっている。
本実施の形態のゲートトレンチ２０は、水平方向において直線に延び、より具体的には、図３において左右方向に直線状に延びている。そして、ゲートトレンチ２０とセル領域直線トレンチ１１とは、水平方向において平行（図３の左右方向）に延びている。
図３に示すように、セル領域に含まれるプロテクショントレンチ１０は、一対のセル領域直線トレンチ１１と、水平方向において曲がったセル領域曲線トレンチ１２を有している。そして、一対のセル領域直線トレンチ１１の間に水平方向において直線に延びた（図３の左右方向に延びた）ゲートトレンチ２０が設けられ、一対のセル領域直線トレンチ１１の一端にセル領域曲線トレンチ１２が設けられ、一対のセル領域直線トレンチ１１の他端には、プロテクショントレンチ１０が形成されていない。
図２に示すように、セル領域のゲートトレンチ２０の一部の上方及びゲート領域には、第２導電部材８１が設けられている。この第２導電部材８１は、セル領域のうちプロテクショントレンチ１０が設けられていない箇所、本実施の形態では一対のセル領域直線トレンチ１１の他端側を経て、セル領域のゲートトレンチ２０の上方からゲート領域にわたって配置されている（図５参照）。この結果、第２導電部材８１は、一対のセル領域直線トレンチ１１の他端の上方を経て、ゲート電極７９の上方からゲートパッド８９の下方にわたって配置されることとなる。なお、このゲートパッド８９は、図２に示すように、ゲート領域のプロテクショントレンチ１０上に、ＳｉＯ２等の絶縁層８５を介して設けられている。図２から明らかであるが、第２導電部材８１はゲート電極７９と電気的に接続されている。
また、図３に示すように、一対のセル領域直線トレンチ１１の他端側に、水平方向においてゲートトレンチ２０側に突出したゲート領域曲線トレンチ１７ａが設けられている。そして、ゲートトレンチ２０側に突出したゲート領域曲線トレンチ１７ａに隣接して、当該ゲート領域曲線トレンチ１７ａ側に突出したゲート領域曲線トレンチ１７ｂが設けられている。
また、本実施の形態では、図３に示すように、セル領域に含まれるプロテクショントレンチ１０は、水平方向において直線に延びた３つ以上のセル領域直線トレンチ１１を有している。そして、本実施の形態のセル領域直線トレンチ１１は均等に配置されており、各セル領域直線トレンチ１１間の水平方向距離Ｄ１は均一になっている。つまり、図３の上下方向でセル領域直線トレンチ１１間の水平方向距離Ｄ１は同じ長さになっている。
また、図４に示すように、本実施の形態では、ゲート領域及びセル領域を水平方向において取り囲むガードリング８０が設けられている。なお、図４では、一つのガードリング８０しか示していないが、実際には複数のガードリング８０が同心円状に設けられてもよい。
なお、本実施の形態では、セル領域曲線トレンチ１２の曲率半径が小さいほど、当該セル領域曲線トレンチ１２に隣接するゲート領域のプロテクショントレンチ１０との水平方向距離が小さくなっていてもよい。また、ゲート領域曲線トレンチ１７の曲率半径が小さいほど、当該ゲート領域曲線トレンチ１７に隣接するゲート領域のプロテクショントレンチ１０との水平方向距離が小さくなっていてもよい。
《製造工程》
次に、上述した構成からなる本実施の形態の炭化ケイ素半導体装置の製造工程について、主に図６を用いて説明する。なお、本実施の形態では、以下のようにして製造される炭化ケイ素半導体装置の設計方法も含まれている。
まず、高濃度のｎ型の炭化ケイ素半導体基板３１を準備する（図６（ａ）参照）。
次に、高濃度のｎ型の炭化ケイ素半導体基板３１上に、エピタキシャル成長によって低濃度のｎ型の炭化ケイ素層３２を形成する。
次に、低濃度のｎ型の炭化ケイ素層３２上に、エピタキシャル成長又はイオン注入によってｐ型の炭化ケイ素層３６を形成する。
次に、ｐ型の炭化ケイ素層３６のうちゲートトレンチ２０の形成予定箇所とその近傍にリンイオン等を注入することで、高濃度の不純物を含むｎ型の炭化ケイ素領域３７を形成する。その後、プロテクション層９１を成膜し、このプロテクション層９１をパターニングして、プロテクショントレンチ１０を形成するための開口を形成する（図６（ｂ）参照）。次に、このプロテクション層９１をマスクとして、ｐ型の炭化ケイ素層３６の表面から低濃度のｎ型の炭化ケイ素層３２に達する深さまでプロテクショントレンチ１０を形成する。
次に、プロテクション層９１及びプロテクショントレンチ１０を覆うようにして保護膜９２を形成する（図６（ｃ）参照）。
次に、保護膜９２のうちプロテクショントレンチ１０の底部のみを除去し、残った保護膜９２をマスクとして、プロテクショントレンチ１０の底部にアルミニウム等をイオン注入することで高濃度の不純物を含むｐ型の半導体領域３３を形成する。その後、保護膜９２及びプロテクション層９１を除去する。この後で、活性化アニール処理を施す。
次に、プロテクション層９３を成膜し、このプロテクション層９３をパターニングして、ゲートトレンチ２０を形成するための開口を形成する（図６（ｄ）参照）。次に、このプロテクション層９３をマスクとして、ｐ型の炭化ケイ素層３６の表面から低濃度のｎ型の炭化ケイ素層３２に達する深さまでゲートトレンチ２０を形成する。なお、このゲートトレンチ２０の深さは、プロテクショントレンチ１０の深さよりも浅くなっている。その後、プロテクション層９３を除去する。
次に、ゲートトレンチ２０及びプロテクショントレンチ１０を含む炭化ケイ素半導体装置の表面に熱処理を施し、ゲート絶縁膜７５ａ及び側壁絶縁膜６５となる酸化膜を形成する。その後、このゲート絶縁膜７５ａ上にポリシリコン等の導電材を成膜する。この成膜後、必要に応じて熱処理を施してもよい。このようにして、図６（ｅ）に示すようなゲート電極７９及び第２導電部材８１をゲートトレンチ２０上に形成する。
次に、プロテクショントレンチ１０を含む炭化ケイ素半導体装置の表面を覆うように、プラズマＣＶＤ等を用いて酸化ケイ素（ＳｉＯ２）等からなる絶縁膜を形成することで、ゲート電極７９上に層間絶縁膜７５ｂが形成され、ゲート電極７９がゲート絶縁膜７５ａと層間絶縁膜７５ｂで取り囲まれることとなる（図６（ｆ）参照）。また、プロテクショントレンチ１０の底部にある絶縁膜は選択的にエッチングすることで除去され、プロテクショントレンチ１０の側壁の側壁絶縁膜６５のみが残されることとなる。
以降は、適宜、第１導電部材６１、絶縁層８５、第２導電部材８１、ゲートパッド８９、ソース電極６９、ドレイン電極３９、引き回し電極等が設けられることで、本実施の形態の炭化ケイ素半導体装置が製造される（図１及び図２参照）。
なお、このようにして製造された炭化ケイ素半導体装置のプロテクショントレンチ１０の水平面内における配置は、「構成」の箇所で述べた内容のものになっている。ちなみに、上述した製造方法はあくまでも一例に過ぎず、特許請求の範囲に記載された炭化ケイ素半導体装置を製造することができるものであれば、どのような製造方法を採用することもできる。
《作用・効果》
次に、本実施の形態による作用・効果について説明する。
本実施の形態によれば、セル領域直線トレンチ１１間の水平方向距離Ｄ１が、ゲート領域に含まれるプロテクショントレンチ１０間の最大の水平方向距離Ｄ３よりも長くなっている（図３参照）。このため、逆バイアス時にセル領域直線トレンチ１１間でより高い電界が集中することになる。この点、一般的には平面視においてセル領域直線トレンチ１１の占める面積が大きいことから、逆バイアス時に大きな電圧が加わっても、セル領域直線トレンチ１１の占める広い面積でエネルギーが分散される。このため、本実施の形態によれば、炭化ケイ素半導体装置でプロテクショントレンチ１０を採用した場合において、逆バイアス時に局所的に電界が集中し過ぎてしまうことを防止し、ひいては、アバランシェ耐量を向上させることができる。
この点について説明する。
炭化ケイ素を用いたＳｉＣ−ＭＯＳＦＥＴ等の炭化ケイ素半導体装置では、絶縁破壊電圧が高いことから、ゲートトレンチ２０だけでは逆バイアス時にゲート酸化膜にかかる電界が集中し過ぎてしまい、ゲート酸化膜が壊れてしまう可能性がある。このため、ゲートトレンチ２０の周りにプロテクショントレンチ１０を配置して過剰な電界がゲートトレンチ２０にかかるのを防止するという方法が考えられているが、このようなプロテクショントレンチ１０を採用した場合、（面の法線方向から見た）水平方向におけるプロテクショントレンチ１０間の間隔やプロテクショントレンチ１０の形状等から、局所的に電界が集中し過ぎてしまうことがある。特に、プロテクショントレンチ１０間の水平方向距離が長いほどプロテクショントレンチ１０に加わる電界が大きくなってしまう。
この点、本実施の形態では、セル領域直線トレンチ１１間の水平方向距離Ｄ１がゲート領域に含まれるプロテクショントレンチ１０間の最大の水平方向距離Ｄ３よりも長くなっている。このため、仮に逆バイアス時に大きな電圧が加わっても、ゲート領域に含まれるプロテクショントレンチ１０間ではなくセル領域直線トレンチ１１間に電界を集中させることができる。他方、このようにセル領域直線トレンチ１１間に電界を集中させたとしても、ゲート電極７９が配置されるセル領域が水平方向で占める面積は一般的に大きく（少なくともゲート領域が水平方向で占める面積よりも大きく）、各セル領域直線トレンチ１１間で電界を分散させることができるので、局所的に電界が集中し過ぎてしまうことは起こりにくい。なお、既に述べているが、図４は本実施の形態による炭化ケイ素半導体装置のセル領域及びゲート領域を示すための概略上方平面図に過ぎず、図４で示されるセル領域及びゲート領域の水平方向における大きさは特別な意味を持つものではない。
本実施の形態では、図３に示すように、ゲートトレンチ２０が水平方向において図３の左右方向で直線に延び、ゲートトレンチ２０とセル領域直線トレンチ１１とが水平方向において図３の左右方向で平行に延びている。他方、セル領域曲線トレンチ１２は、一対のセル領域直線トレンチ１１の一端に設けられているだけである。このため、セル領域において、セル領域曲線トレンチ１２が水平方向で占める面積と比較して、セル領域直線トレンチ１１がかなり大きな面積を水平方向で占めていることが分かる。
また、本実施の形態によれば、セル領域直線トレンチ１１間の水平方向距離Ｄ１が、セル領域に含まれるプロテクショントレンチ１０とゲート領域に含まれるプロテクショントレンチ１０との間の最大の水平方向距離Ｄ２よりも長くなっている。より具体的には、セル領域直線トレンチ１１間の水平方向距離Ｄ１が、セル領域曲線トレンチ１２とゲート曲線領域のゲート領域曲線トレンチ１７との間の最大の水平方向距離Ｄ２よりも長くなっている（図３参照）。このため、仮に逆バイアス時に大きな電圧が加わっても、セル領域曲線トレンチ１２とゲート領域に含まれるプロテクショントレンチ１０との間ではなくセル領域直線トレンチ１１間に、電界を集中させることができる。この点、既に述べたように、このようにセル領域直線トレンチ１１間に電界を集中させたとしても、セル領域が水平方向で占める面積は一般的に大きく（少なくともゲート領域が水平方向で占める面積よりも大きく）、各セル領域直線トレンチ１１間で電界を分散させることができるので、局所的に電界が集中し過ぎてしまうことは起こりにくい。
また、本実施の形態によれば、ゲート直線領域におけるゲート領域直線トレンチ１６間の水平方向距離Ｄ３が、ゲート曲線領域におけるゲート領域曲線トレンチ１７間の最大の水平方向距離Ｄ４よりも長くなっている（図３参照）。このため、仮に逆バイアス時に大きな電圧が加わってゲート領域に比較的大きな電界が発生しても、ゲート領域曲線トレンチ１７間ではなくゲート領域直線トレンチ１６間に電界を集中させることができる。この点、ゲート直線領域が水平方向で占める面積は一般的にゲート曲線領域が水平方向で占める面積よりも大きいことから、水平方向で占める面積が小さいゲート領域曲線トレンチ１７間で局所的に電界が集中し過ぎてしまうことを防止することができる。
また、図３に示すように、本実施の形態では、一対のセル領域直線トレンチ１１の他端側に、水平方向においてゲートトレンチ２０側に突出したゲート領域曲線トレンチ１７ａが設けられている。このため、セル領域に含まれるプロテクショントレンチ１０とゲート領域曲線トレンチ１７との間の水平方向距離を短くすることができる。この結果、逆バイアス時において、セル領域に含まれるプロテクショントレンチ１０とゲート領域曲線トレンチ１７との間で発生する電界を小さくすることができ、この領域で局所的に電界が集中し過ぎてしまうことを防止することができる。
また、図３に示すように、本実施の形態では、ゲートトレンチ２０側に突出したゲート領域曲線トレンチ１７ａに隣接して、当該ゲート領域曲線トレンチ１７側に突出したゲート領域曲線トレンチ１７ｂが設けられている。このため、ゲートトレンチ２０側に突出したゲート領域曲線トレンチ１７ａと、当該ゲート領域曲線トレンチ１７ａに隣接したゲート領域曲線トレンチ１７ｂとの間の水平方向距離を短くすることができる。この結果、逆バイアス時において、ゲート領域曲線トレンチ１７間で発生する電界を小さくすることができ、この領域で局所的に電界が集中し過ぎてしまうことを防止することができる。
また、本実施の形態では、セル領域直線トレンチ１１間の水平方向距離Ｄ１が均一になっており、同じ長さになっている。このため、各セル領域直線トレンチ１１間で発生する電界を均一に分散させることができ、逆バイアス時にセル領域直線トレンチ１１間で発生する電界の大きさがばらつくことを防止することができる。この結果、より確実に、電界が局所的に集中し過ぎてしまうことを防止することができる。
また、セル領域曲線トレンチ１２の曲率半径が小さいほど、当該セル領域曲線トレンチ１２に隣接するゲート領域のプロテクショントレンチ１０との水平方向距離が小さくなっている態様を採用した場合には、逆バイアス時において、セル領域曲線トレンチ１２の曲率半径が小さい箇所に電界が局所的に集中し過ぎてしまうことを防止することができる。
また、ゲート領域曲線トレンチ１７の曲率半径が小さいほど、当該ゲート領域曲線トレンチ１７に隣接するゲート領域のプロテクショントレンチ１０との水平方向距離が小さくなっている態様を採用した場合には、逆バイアス時において、ゲート領域曲線トレンチ１７の曲率半径が小さい箇所に電界が局所的に集中し過ぎてしまうことを防止することができる。
第２の実施の形態
次に、本発明の第２の実施の形態について説明する。なお、本実施の形態で用いられる図７は、本実施の形態による炭化ケイ素半導体装置のガードリング近辺を拡大した上方平面図であり、図４のＡ２に該当する箇所を示した上方平面図である。
第１の実施の形態でも、ゲート領域に含まれるプロテクショントレンチ１０が、水平方向において直線に延びた３つ以上のゲート領域直線トレンチ１６を有していたが、第１の実施の形態では、ゲート領域直線トレンチ１６とガードリング８０との関係については触れられていなかった。この点、第２の実施の形態は、ガードリング８０の一部に隣接して、３つ以上のゲート領域直線トレンチ１６がガードリング８０と平行に設けられている。そして、ガードリング８０に隣接するゲート領域直線トレンチ１６ａと当該ゲート領域直線トレンチ１６ａに隣接するゲート領域直線トレンチ１６ｂとの間の水平方向距離ｄ１が、当該領域（ガードリング８０と平行に設けられているゲート領域直線トレンチ１６が占める領域）における他のゲート領域直線トレンチ１６間の最小の水平方向距離ｄ２よりも小さくなっている態様を採用したものである。なお、符号「１６」は符号「１６ａ」及び符号「１６ｂ」を含む概念である。
より具体的には、図７の左右方向で直線に延びたゲート領域直線トレンチ１６において、最も下方のゲート領域直線トレンチ１６ａと、当該ゲート領域直線トレンチ１６ａに隣接するゲート領域直線トレンチ１６ｂとの間の上下方向における水平方向距離ｄ１が、他のゲート領域直線トレンチ１６間の最小の水平方向距離ｄ２よりも小さくなっている。ちなみに、図７で示されている範囲では、ゲート領域直線トレンチ１６は均等に配置されており、他のゲート領域直線トレンチ１６間の水平方向距離ｄ２は同じ長さとなっている。
第２の実施の形態において、その他の構成は、第１の実施の形態と略同一の態様となっている。第２の実施の形態において、第１の実施の形態と同一部分には同一符号を付して詳細な説明は省略する。
本実施の形態でも、第１の実施の形態と同様の効果を奏することができる。第１の実施の形態で詳細に説明したことから、本実施の形態では、本実施の形態に特有の効果のみについて説明する。
上述したように、本実施の形態では、ガードリング８０に隣接するゲート領域直線トレンチ１６ａと当該ゲート領域直線トレンチ１６ａに隣接するゲート領域直線トレンチ１６ｂとの間の水平方向距離ｄ１が、他のゲート領域直線トレンチ１６間の水平方向距離ｄ２よりも小さくなっている。このため、本実施の形態を採用した場合には、第１の実施の形態で得られた効果に加えて、逆バイアス時にガードリング８０に近い周縁部で電界が集中することを防止することができる。このため、プロテクショントレンチ１０を採用した場合において、ガードリング８０に近い周縁部でアバランシェ耐量を向上させることができる点で有益である。
最後になったが、上述した各実施の形態の記載及び図面の開示は、請求の範囲に記載された発明を説明するための一例に過ぎず、上述した実施の形態の記載又は図面の開示によって請求の範囲に記載された発明が限定されることはない。
１０ プロテクショントレンチ
１１ セル領域直線トレンチ
１２ セル領域曲線トレンチ
１６ ゲート領域直線トレンチ
１６ａ ゲート領域直線トレンチ
１６ｂ ゲート領域直線トレンチ
１７ ゲート領域曲線トレンチ
１７ａ ゲート領域曲線トレンチ
１７ｂ ゲート領域曲線トレンチ
２０ ゲートトレンチ
３１ ｎ型の炭化ケイ素半導体基板（第1導電型炭化ケイ素半導体基板）
３２ ｎ型の炭化ケイ素層（第1導電型炭化ケイ素層）
３６ ｐ型の炭化ケイ素層（第２導電型炭化ケイ素層）
６１ 第１導電部材（導電部材）
６９ ソース電極
７９ ゲート電極
８０ ガードリング

Claims (13)

  1. 第1導電型炭化ケイ素層と、
    前記第1導電型炭化ケイ素層上に形成された第２導電型炭化ケイ素層と、
    前記第２導電型炭化ケイ素層の表面から前記第1導電型炭化ケイ素層に達する深さまで形成されたゲートトレンチと、
    前記ゲートトレンチ内に絶縁膜を介して設けられたゲート電極と、
    前記第２導電型炭化ケイ素層の表面から前記ゲートトレンチよりも深い深さまで形成されたプロテクショントレンチと、
    前記プロテクショントレンチ内に設けられた導電部材と、
    を備え、
    水平方向において、前記ゲートトレンチと、前記ゲートトレンチの少なくとも一部を開口した状態で水平方向で取り囲む前記プロテクショントレンチの両方を含む領域がセル領域となり、
    水平方向において、前記プロテクショントレンチを含み、ゲートパッド又は当該ゲートパッドに接続された引き回し電極の配置される領域がゲート領域となり、
    前記セル領域に含まれる前記プロテクショントレンチは、水平方向において直線に延びた複数のセル領域直線トレンチを有し、
    前記セル領域直線トレンチ間の水平方向距離が、前記ゲート領域に含まれる前記プロテクショントレンチ間の最大の水平方向距離よりも長くなっていることを特徴とする炭化ケイ素半導体装置。
  2. 前記セル領域直線トレンチ間の水平方向距離が、前記セル領域に含まれる前記プロテクショントレンチと前記ゲート領域に含まれる前記プロテクショントレンチとの間の最大の水平方向距離よりも長くなっていることを特徴とする請求項１に記載の炭化ケイ素半導体装置。
  3. 前記セル領域に含まれる前記プロテクショントレンチは、前記セル領域直線トレンチの端部に設けられ、水平方向において曲がったセル領域曲線トレンチをさらに有し、
    前記セル領域直線トレンチ間の水平方向距離が、前記セル領域曲線トレンチと前記ゲート領域に含まれる前記プロテクショントレンチとの間の最大の水平方向距離よりも長くなっていることを特徴とする請求項２に記載の炭化ケイ素半導体装置。
  4. 前記ゲート領域に含まれる前記プロテクショントレンチは、水平方向において直線に延びたゲート領域直線トレンチと、水平方向において曲がったゲート領域曲線トレンチと、を有し、
    前記ゲート領域は、複数の前記ゲート領域直線トレンチが水平方向に延びたゲート直線領域と、複数の前記ゲート領域曲線トレンチが水平方向に延びたゲート曲線領域を含み、
    前記ゲート直線領域における前記ゲート領域直線トレンチ間の水平方向距離が、前記ゲート曲線領域における前記ゲート領域曲線トレンチ間の最大の水平方向距離よりも長くなっていることを特徴とする請求項１乃至３のいずれか１項に記載の炭化ケイ素半導体装置。
  5. 前記ゲートトレンチは水平方向において直線に延びていることを特徴とする請求項１乃至４のいずれか１項に記載の炭化ケイ素半導体装置。
  6. 前記ゲートトレンチと前記セル領域直線トレンチとは、水平方向において平行に延びていることを特徴とする請求項５に記載の炭化ケイ素半導体装置。
  7. 前記セル領域に含まれる前記プロテクショントレンチは、一対の前記セル領域直線トレンチと、水平方向において曲がったセル領域曲線トレンチを有し、
    前記一対のセル領域直線トレンチの一端に前記セル領域曲線トレンチが設けられ、
    前記一対のセル領域直線トレンチの水平方向における間に前記ゲートトレンチが設けられていることを特徴とする請求項５又は６のいずれか１項に記載の炭化ケイ素半導体装置。
  8. 前記ゲート領域に含まれる前記プロテクショントレンチは、水平方向において曲がったゲート領域曲線トレンチを有し、
    前記一対のセル領域直線トレンチの他端側に、水平方向において前記ゲートトレンチ側に突出した前記ゲート領域曲線トレンチが設けられることを特徴とする請求項７に記載の炭化ケイ素半導体装置。
  9. 前記ゲートトレンチ側に突出した前記ゲート領域曲線トレンチに隣接して、当該ゲート領域曲線トレンチ側に突出した他のゲート領域曲線トレンチが設けられることを特徴とする請求項８に記載の炭化ケイ素半導体装置。
  10. 前記セル領域に含まれる前記プロテクショントレンチは、水平方向において直線に延びた３つ以上のセル領域直線トレンチを有し、
    前記セル領域直線トレンチ間の水平方向距離は均一になっていることを特徴とする請求項１乃至９のいずれか１項に記載の炭化ケイ素半導体装置。
  11. 前記ゲート領域及び前記セル領域を水平方向において取り囲むガードリングをさらに備え、
    前記ゲート領域に含まれる前記プロテクショントレンチは、水平方向において直線に延びた３つ以上のゲート領域直線トレンチを有し、
    前記ガードリングの少なくとも一部に前記ゲート領域直線トレンチが隣接して平行に設けられ、
    前記ガードリングに隣接する前記ゲート領域直線トレンチと当該ゲート領域直線トレンチに隣接するゲート領域直線トレンチとの間の水平方向距離が、他のゲート領域直線トレンチ間の最小の水平方向距離よりも小さくなっていることを特徴とする請求項１乃至１０のいずれか１項に記載の炭化ケイ素半導体装置。
  12. 第1導電型炭化ケイ素層を形成する工程と、
    前記第1導電型炭化ケイ素層上に、第２導電型炭化ケイ素層を形成する工程と、
    前記第２導電型炭化ケイ素層の表面から前記第1導電型炭化ケイ素層に達する深さまでゲートトレンチを形成する工程と、
    前記第２導電型炭化ケイ素層の表面から前記ゲートトレンチよりも深い深さまでプロテクショントレンチを形成する工程と、
    前記ゲートトレンチ内に絶縁膜を介してゲート電極を設ける工程と、
    前記プロテクショントレンチ内に導電部材を設ける工程と、
    を備え、
    水平方向において、前記ゲートトレンチと、前記ゲートトレンチの少なくとも一部を開口した状態で水平方向で取り囲む前記プロテクショントレンチの両方を含む領域がセル領域となり、
    水平方向において、前記プロテクショントレンチを含み、ゲートパッド又は当該ゲートパッドに接続された引き回し電極の配置される領域がゲート領域となり、
    前記セル領域に含まれる前記プロテクショントレンチは、水平方向において直線に延びた複数のセル領域直線トレンチを有し、
    前記セル領域直線トレンチ間の水平方向距離を、前記ゲート領域に含まれる前記プロテクショントレンチ間の最大の水平方向距離よりも長くすることを特徴とする炭化ケイ素半導体装置の製造方法。
  13. 炭化ケイ素半導体装置の設計方法であって、
    前記炭化ケイ素半導体装置は、
    第1導電型炭化ケイ素層と、
    前記第1導電型炭化ケイ素層上に形成された第２導電型炭化ケイ素層と、
    前記第２導電型炭化ケイ素層の表面から前記第1導電型炭化ケイ素層に達する深さまで形成されたゲートトレンチと、
    前記ゲートトレンチ内に絶縁膜を介して設けられたゲート電極と、
    前記第２導電型炭化ケイ素層の表面から前記ゲートトレンチよりも深い深さまで形成されたプロテクショントレンチと、
    前記プロテクショントレンチ内に設けられた導電部材と、
    を含み、
    水平方向において、前記ゲートトレンチと、前記ゲートトレンチの少なくとも一部を開口した状態で水平方向で取り囲む前記プロテクショントレンチの両方を含む領域がセル領域となり、
    水平方向において、前記プロテクショントレンチを含み、ゲートパッド又は当該ゲートパッドに接続された引き回し電極の配置される領域がゲート領域となり、
    前記セル領域に含まれる前記プロテクショントレンチが、水平方向において直線に延びた複数のセル領域直線トレンチを有し、
    前記セル領域直線トレンチ間の水平方向距離が、前記ゲート領域に含まれる前記プロテクショントレンチ間の最大の水平方向距離よりも長くなるように設計することを特徴とする炭化ケイ素半導体装置の設計方法。
JP2015506006A 2014-09-24 2014-09-24 炭化ケイ素半導体装置、炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置の設計方法 Active JP5795452B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/075192 WO2016046900A1 (ja) 2014-09-24 2014-09-24 炭化ケイ素半導体装置、炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置の設計方法

Publications (2)

Publication Number Publication Date
JP5795452B1 true JP5795452B1 (ja) 2015-10-14
JPWO2016046900A1 JPWO2016046900A1 (ja) 2017-04-27

Family

ID=54330230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015506006A Active JP5795452B1 (ja) 2014-09-24 2014-09-24 炭化ケイ素半導体装置、炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置の設計方法

Country Status (6)

Country Link
US (1) US9716168B2 (ja)
EP (1) EP3203528B1 (ja)
JP (1) JP5795452B1 (ja)
CN (1) CN105637644B (ja)
TW (1) TWI590449B (ja)
WO (1) WO2016046900A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105637644B (zh) 2014-09-24 2018-10-09 新电元工业株式会社 碳化硅半导体装置，碳化硅半导体装置的制造方法以及碳化硅半导体装置的设计方法
EP3200236B1 (en) 2014-09-24 2021-05-05 Shindengen Electric Manufacturing Co., Ltd. Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
JP2018117070A (ja) * 2017-01-19 2018-07-26 エイブリック株式会社 半導体装置及びその製造方法
CN112397506A (zh) * 2019-08-13 2021-02-23 南通尚阳通集成电路有限公司 沟槽栅功率器件及其制造方法
CN113690303A (zh) * 2020-05-18 2021-11-23 华润微电子（重庆）有限公司 半导体器件及其制备方法
JP2022094676A (ja) * 2020-12-15 2022-06-27 東芝デバイス＆ストレージ株式会社 半導体装置
WO2023223589A1 (ja) * 2022-05-19 2023-11-23 住友電気工業株式会社 半導体チップ
WO2023223590A1 (ja) * 2022-05-19 2023-11-23 住友電気工業株式会社 半導体チップ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009278067A (ja) * 2008-04-17 2009-11-26 Fuji Electric Device Technology Co Ltd ワイドバンドギャップ半導体装置とその製造方法
JP2012238769A (ja) * 2011-05-12 2012-12-06 Shindengen Electric Mfg Co Ltd 半導体素子
JP2012243985A (ja) * 2011-05-20 2012-12-10 Shindengen Electric Mfg Co Ltd 半導体装置及びその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3167457B2 (ja) 1992-10-22 2001-05-21 株式会社東芝 半導体装置
US7786533B2 (en) * 2001-09-07 2010-08-31 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
US7235842B2 (en) * 2003-07-12 2007-06-26 Nxp B.V. Insulated gate power semiconductor devices
JP4955222B2 (ja) * 2005-05-20 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8304829B2 (en) * 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
CN102244095B (zh) * 2010-05-11 2013-05-22 力士科技股份有限公司 一种功率半导体器件
JP2012164851A (ja) 2011-02-08 2012-08-30 Toyota Motor Corp 半導体装置
US9443972B2 (en) * 2011-11-30 2016-09-13 Infineon Technologies Austria Ag Semiconductor device with field electrode
US9105744B2 (en) 2012-03-01 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices having inactive fin field effect transistor (FinFET) structures and manufacturing and design methods thereof
US20130256786A1 (en) * 2012-03-29 2013-10-03 Feei Cherng Enterprise Co., Ltd. Trench mosfet with shielded electrode and avalanche enhancement region
WO2016006263A1 (ja) * 2014-07-11 2016-01-14 新電元工業株式会社 半導体装置及び半導体装置の製造方法
EP3200236B1 (en) * 2014-09-24 2021-05-05 Shindengen Electric Manufacturing Co., Ltd. Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
CN105637644B (zh) 2014-09-24 2018-10-09 新电元工业株式会社 碳化硅半导体装置，碳化硅半导体装置的制造方法以及碳化硅半导体装置的设计方法
KR102293874B1 (ko) * 2014-12-10 2021-08-25 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
JP2017022311A (ja) * 2015-07-14 2017-01-26 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009278067A (ja) * 2008-04-17 2009-11-26 Fuji Electric Device Technology Co Ltd ワイドバンドギャップ半導体装置とその製造方法
JP2012238769A (ja) * 2011-05-12 2012-12-06 Shindengen Electric Mfg Co Ltd 半導体素子
JP2012243985A (ja) * 2011-05-20 2012-12-10 Shindengen Electric Mfg Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
TWI590449B (zh) 2017-07-01
EP3203528B1 (en) 2022-03-23
JPWO2016046900A1 (ja) 2017-04-27
TW201613099A (en) 2016-04-01
EP3203528A4 (en) 2018-05-23
WO2016046900A1 (ja) 2016-03-31
US9716168B2 (en) 2017-07-25
EP3203528A1 (en) 2017-08-09
CN105637644B (zh) 2018-10-09
US20160293753A1 (en) 2016-10-06
CN105637644A (zh) 2016-06-01

Similar Documents

Publication Publication Date Title
JP5795452B1 (ja) 炭化ケイ素半導体装置、炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置の設計方法
JP6266166B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2013258327A (ja) 半導体装置及びその製造方法
JP6415749B2 (ja) 炭化珪素半導体装置
JP6099749B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5136578B2 (ja) 半導体装置
JP6600475B2 (ja) 半導体装置
JP2014053523A (ja) 半導体装置およびその製造方法
JP2013058575A (ja) 半導体装置及びその製造方法
JP2017152559A (ja) 半導体装置および半導体装置の製造方法
JP6966844B2 (ja) 半導体装置
JP6257525B2 (ja) 半導体装置
JP2012238898A (ja) ワイドバンドギャップ半導体縦型ｍｏｓｆｅｔ
JP2017191817A (ja) スイッチング素子の製造方法
JP2009141185A (ja) 半導体装置及びその製造方法
JP5833274B1 (ja) 炭化ケイ素半導体装置、炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置の設計方法
JP5520024B2 (ja) 半導体装置、及びその製造方法
JP5542623B2 (ja) 半導体装置及びその製造方法
JP6787367B2 (ja) 半導体装置
KR20150142220A (ko) 전력 반도체 소자
JP7405230B2 (ja) スイッチング素子
JP2012160601A (ja) 半導体装置の製造方法
JP5848619B2 (ja) 半導体装置および半導体装置の製造方法
JP2009043795A (ja) 半導体装置
JP5339789B2 (ja) 半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150714

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150812

R150 Certificate of patent or registration of utility model

Ref document number: 5795452

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150