JP2012238769A - 半導体素子 - Google Patents
半導体素子 Download PDFInfo
- Publication number
- JP2012238769A JP2012238769A JP2011107596A JP2011107596A JP2012238769A JP 2012238769 A JP2012238769 A JP 2012238769A JP 2011107596 A JP2011107596 A JP 2011107596A JP 2011107596 A JP2011107596 A JP 2011107596A JP 2012238769 A JP2012238769 A JP 2012238769A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- semiconductor substrate
- main surface
- gate
- schottky barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 99
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 239000013078 crystal Substances 0.000 claims abstract description 22
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 41
- 239000010410 layer Substances 0.000 claims description 28
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 27
- 239000012535 impurity Substances 0.000 claims description 8
- 239000002344 surface layer Substances 0.000 claims description 2
- 230000004888 barrier function Effects 0.000 abstract description 52
- 230000005684 electric field Effects 0.000 abstract description 18
- 230000015572 biosynthetic process Effects 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 7
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】トレンチゲート構造を有する半導体素子において、ゲートトレンチの特定部分への電界集中を防止し、耐圧を改善する。
【解決手段】結晶構造として六方晶を成す４Ｈ−ＳｉＣで構成された半導体基板１１を用いた際に、ゲートトレンチ（第１トレンチ）２１とショットキーバリアトレンチ（第２トレンチ）２２とは、それぞれ所定の溝幅で互いに所定の間隔をあけて交互に取り囲む正六角形となるように形成される。
【選択図】図２
【解決手段】結晶構造として六方晶を成す４Ｈ−ＳｉＣで構成された半導体基板１１を用いた際に、ゲートトレンチ（第１トレンチ）２１とショットキーバリアトレンチ（第２トレンチ）２２とは、それぞれ所定の溝幅で互いに所定の間隔をあけて交互に取り囲む正六角形となるように形成される。
【選択図】図２
Description
本発明は、半導体素子に関し、詳しくは、トレンチゲート構造を有する半導体素子に関する。
例えば、高耐圧、大電流を制御するパワー半導体素子に用いられる基板材料としては、従来、シリコンウェーハが多く用いられている。シリコンウェーハを基板として用いたパワー半導体素子の一例として、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）が挙げられる。こうしたＭＯＳＦＥＴは、高耐圧でかつ損失が大きいものの、数ＭＨｚまでの高速スイッチング素子として使用できる。
しかしながら、近年、大電流と高速スイッチング性を兼ね備えたＭＯＳＦＥＴが求められている。このような大電流と高速スイッチング性を兼ね備えたＭＯＳＦＥＴを実現するために、炭化珪素（ＳｉＣ）をＭＯＳＦＥＴの基板材料として用いることが行われている。ＳｉＣは化学的に非常に安定な材料であり、バンドギャップ幅が広く、高温環境下でも半導体として極めて安定であるという優れた特徴を有している。また、ＳｉＣは半導体基板内にアバランシェ破壊を生じさせる最大電界強度もＳｉより１０倍以上大きいという優れた特徴も兼ね備えている。
ＳｉＣを用いた半導体素子の一例として、トレンチ構造のＭＯＳＦＥＴが挙げられる（例えば、特許文献１を参照）。こうしたトレンチ構造のＭＯＳＦＥＴでは、ゲートトレンチに過剰な電界が印加され破壊することがないように、プロテクショントレンチによってゲートトレンチを充分に保護できる形状にする必要がある。
図６に従来のＳｉＣ基板を用いたトレンチ構造のＭＯＳＦＥＴにおけるプロテクショントレンチおよびゲートトレンチの形成パターンの一例を示す。図６に示すトレンチの形成パターンでは、ＳｉＣからなる半導体基板１００の一方の主面側１００ａにおいて、複数のゲートトレンチ１０１が互いに平行に配列形成されている。そして、これらゲートトレンチ１０１を１つおきにそれぞれ囲うように矩形のリング状を成すプロテクショントレンチ１０２が形成されている。
しかしながら、上述したような従来のトレンチ構造のＭＯＳＦＥＴでは、プロテクショントレンチとゲートトレンチとの間隔が一定ではなかった。即ち、図６に示した例では、プロテクショントレンチ１０２とゲートトレンチ１０１との間隔がｎ１とｎ２とで異なっていた。このため、ゲートトレンチとプロテクショントレンチとの間隔が大きく広がっている部分に過剰な電界が印加され、ゲートトレンチ１０１が局所的に破壊される懸念があった。
本発明は上記課題に鑑みてなされたものであり、トレンチ構造を有する半導体素子において、ゲートトレンチの特定部分への電界集中を防止し、耐圧を改善することが可能な半導体素子を提供することを目的とする。
上記課題を解決するために、本発明のいくつかの態様は、次のような半導体素子を提供した。
すなわち、本発明の半導体素子は、炭化珪素からなる第１導電型の半導体基板と、該半導体基板の一方の主面に形成され前記半導体基板よりも不純物濃度が低い第１導電型のドリフト層と、該ドリフト層よりも不純物濃度が高い第２導電型のベース層と、該ベース層の表層に選択的に配置される第１導電型のソース領域と、該ソース領域の主面から前記ドリフト層に達する深さの第１トレンチと、前記ドリフト層に達する深さであって前記第１トレンチよりも深い第２トレンチと、を少なくとも備え
前記半導体基板の一方の主面側において、前記第１トレンチおよび前記第２トレンチは、互いに所定の間隔をあけて交互に取り囲む環状パターンとなるように形成したことを特徴とする。
すなわち、本発明の半導体素子は、炭化珪素からなる第１導電型の半導体基板と、該半導体基板の一方の主面に形成され前記半導体基板よりも不純物濃度が低い第１導電型のドリフト層と、該ドリフト層よりも不純物濃度が高い第２導電型のベース層と、該ベース層の表層に選択的に配置される第１導電型のソース領域と、該ソース領域の主面から前記ドリフト層に達する深さの第１トレンチと、前記ドリフト層に達する深さであって前記第１トレンチよりも深い第２トレンチと、を少なくとも備え
前記半導体基板の一方の主面側において、前記第１トレンチおよび前記第２トレンチは、互いに所定の間隔をあけて交互に取り囲む環状パターンとなるように形成したことを特徴とする。
前記第１トレンチおよび前記第２トレンチは、前記半導体基板の一方の主面において、前記半導体基板を構成する炭化珪素の結晶構造に近似させた環状パターンとなるように形成したことを特徴とする。
前記第１トレンチおよび前記第２トレンチは、前記半導体基板の一方の主面に沿った幅が全て同一になるように形成したことを特徴とする。
前記半導体基板を構成する炭化珪素は六方晶を成す結晶構造であり、前記第１トレンチおよび前記第２トレンチは、前記一方の主面側を平面視した時に六角形となるように形成したことを特徴とする。
前記半導体基板の外形形状は、前記六角形を成す６辺のうちの４辺にそれぞれ平行な４辺からなる菱形であることを特徴とする。
前記半導体基板を構成する炭化珪素は立方晶を成す結晶構造であり、前記第１トレンチおよび前記第２トレンチは、前記一方の主面側を平面視した時に四角形となるように形成したことを特徴とする。
前記半導体基板の一方の主面側において、最も中心に配される前記第１トレンチ、または前記第２トレンチは、前記環状パターンで囲まれた中心領域全体にも前記第１トレンチ、または前記第２トレンチが形成されたことを特徴とする。
本発明の半導体素子によれば、第１トレンチのいずれの部分においても、隣接する第２トレンチに対して所定の間隔が維持され、これよりも幅が狭まったり、あるいは広がったりする部分が存在しない。
これによって、第１トレンチと第２トレンチとの間は、どの部分においても電界が均一に分布し、特定の部分に電界が集中することがなく、特定の部分に過剰な電界が印加されて第１トレンチが局所的に破壊されるといったことを確実に防止することが可能になる。
これによって、第１トレンチと第２トレンチとの間は、どの部分においても電界が均一に分布し、特定の部分に電界が集中することがなく、特定の部分に過剰な電界が印加されて第１トレンチが局所的に破壊されるといったことを確実に防止することが可能になる。
また、第１トレンチ、および第２トレンチを全て同一の幅ｗとなるように形成することによって、トレンチ深さを均一にすることができ、耐圧容量を高めることが可能になる。
以下、図面を参照して、本発明に係る半導体素子について説明する。なお、以下の実施形態では、半導体素子の一例として、縦型トレンチゲートＭＯＳパワー半導体デバイスを挙げて説明する。また、本実施形態は、発明の趣旨をより良く理解させるために具体的に説明するものであり、特に指定のない限り、本発明を限定するものではない。また、以下の説明で用いる図面は、本発明の特徴をわかりやすくするために、便宜上、要部となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。
（第一実施形態）
図１は、本発明の半導体素子の一実施形態である縦型トレンチゲートＭＯＳパワー半導体デバイス（トレンチＭＯＳＦＥＴ）を示す断面図である。縦型トレンチゲートＭＯＳパワー半導体デバイス（以下、単に半導体素子と称する）１０は、中心に位置して主電流の流れる活性領域とこの活性領域を取り巻くように配置される周辺耐圧構造領域を備えるトレンチＭＯＳＦＥＴである。半導体素子１０は、半導体基板１１を備えている。
図１は、本発明の半導体素子の一実施形態である縦型トレンチゲートＭＯＳパワー半導体デバイス（トレンチＭＯＳＦＥＴ）を示す断面図である。縦型トレンチゲートＭＯＳパワー半導体デバイス（以下、単に半導体素子と称する）１０は、中心に位置して主電流の流れる活性領域とこの活性領域を取り巻くように配置される周辺耐圧構造領域を備えるトレンチＭＯＳＦＥＴである。半導体素子１０は、半導体基板１１を備えている。
半導体基板１１は、例えば、不純物として窒素が２×１０１８ｃｍ−３程度ドープされたｎ型半導体であるＳｉＣ（炭化ケイ素）から構成されていればよい。ＳｉＣ（炭化ケイ素）は、周知の通り、Ｃ原子およびＳｉ原子の配列によって、２Ｈ，３Ｃ，４Ｈ，６Ｈ，８Ｈ，１０Ｈ，１５Ｒ等の結晶構造の異なる種類が存在するが、本実施形態では、結晶構造として六方晶を成す４Ｈ−ＳｉＣで構成された半導体基板１１を用いる。
半導体基板１１の一方の主面１１ａ上には、ドリフト層１２が形成されている。ドリフト層１２は、例えば、ｎ型不純物を１．０×１０１６ｃｍ−３程度ドープさせたｎ−型ＳｉＣを厚さ１０μｍ程度積層したものであればよい。こうしたドリフト層１２は、半導体基板１１の一方の主面１１ａ上にエピタキシャル成長によって形成すればよい。
ドリフト層１２の上には、更にベース層１３が形成されている。ベース層１３は、例えば、Ａｌを２．１×１０１７ｃｍ−３程度ドープさせたｐ型ＳｉＣを、厚さ２．５μｍ程度積層したものであればよい。こうしたベース層１３は、ドリフト層１２に重ねてエピタキシャル成長によって形成すればよい。
ベース層１３の上には、ｐ＋型のコンタクト領域１４、およびｎ＋型のソース領域１５がそれぞれ形成されている。コンタクト領域１４は、ドープする不純物としてＡｌを、またソース領域１５はドープする不純物としてＰをそれぞれ用いればよい。また、コンタクト領域１４、およびソース領域１５は、それぞれイオン注入法および１７００℃程度の活性化熱処理によって形成することができる。
さらに、こうしたｐ＋型のコンタクト領域１４やｎ＋型のソース領域１５、およびベース層１３を貫通し、ドリフト層１２に達する深さのゲートトレンチ（第１トレンチ）２１、ショットキーバリアトレンチ（プロテクショントレンチ：第２トレンチ）２２が形成されている。
ゲートトレンチ（第１トレンチ）２１は、例えば、幅１．０μｍ程度、ドリフト層１２に達する深さが３μｍ程度に形成された溝である。こうしたゲートトレンチ２１の内部には、例えば、厚さ１００ｎｍ程度のゲート酸化膜２３と、このゲート酸化膜２３の内部に形成されたポリシリコンなどからなるゲート電極２４とが埋め込まれる。さらにゲート電極２１ａをソース領域１５から絶縁するためにゲート電極２４の上面を覆う層間絶縁層２５が形成されている。
ショットキーバリアトレンチ（第２トレンチ）２２は、例えば、幅１．０μｍ程度、深さがゲートトレンチ２１よりも深い５μｍ程度に形成された溝である。こうしたショットキーバリアトレンチ２２の内部には、半導体基板１１の一方の主面１１ａ側を覆うアノード電極２６の延長部分が形成されている。これらショットキーバリアトレンチ２２の内部に形成されたアノード電極２６の延長部分は、アノード電極２６と共通の電極膜として形成される。
ショットキーバリアトレンチ２２の内部に形成されたソース領域１５は、ショットキートレンチ２２の底部のベース層１３にショットキー接合されることにより、内蔵ショットキーバリアダイオードのアノード電極としても機能する。
また、ショットキーバリアトレンチ２２の底部には、アバランシェ破壊耐量の向上のためのｐ＋型領域２７が形成されている。こうしたｐ＋型領域２７は、ショットキーバリアトレンチ２２の底部にＡｌイオン注入し、１７００℃程度で熱処理を行うことによって形成される。
一方、半導体基板１１の他方の主面１１ｂ側には、ドレイン電極２８が形成されている。ドレイン電極２８は、例えば、Ｔｉ，Ｎｉ，Ａｕなどから形成されていれば良い。
図２は、半導体基板の一方の主面側における第１トレンチおよび第二トレンチの形成パターンを示した平面図である。
本実施形態のように結晶構造として六方晶を成す４Ｈ−ＳｉＣで構成された半導体基板１１を用いた際に、半導体基板１１の一方の主面１１ａは、［０００１］軸方向または［０００−１］軸方向から＜０１−１０＞軸方向へ３０度以上３９度以下傾いた軸に垂直な結晶面であればよい。また、この４Ｈ−ＳｉＣで構成された半導体基板１１の一方の主面１１ａの法線方向に伸びる結晶軸は［０００１］軸または［０００−１］軸であり、各々の結晶軸に対応した主面は（０００１）面または（０００−１）面であればよい。
本実施形態のように結晶構造として六方晶を成す４Ｈ−ＳｉＣで構成された半導体基板１１を用いた際に、半導体基板１１の一方の主面１１ａは、［０００１］軸方向または［０００−１］軸方向から＜０１−１０＞軸方向へ３０度以上３９度以下傾いた軸に垂直な結晶面であればよい。また、この４Ｈ−ＳｉＣで構成された半導体基板１１の一方の主面１１ａの法線方向に伸びる結晶軸は［０００１］軸または［０００−１］軸であり、各々の結晶軸に対応した主面は（０００１）面または（０００−１）面であればよい。
図２に示すように、半導体基板１１の一方の主面１１ａ側を平面視した時に、ゲートトレンチ（第１トレンチ）２１とショットキーバリアトレンチ（第２トレンチ）２２とは、それぞれ所定の溝幅で互いに所定の間隔をあけて交互に取り囲む環状パターンを描くように形成されている。そして、本実施形態のように半導体基板１１が六方晶を成す４Ｈ−ＳｉＣから構成される場合、ゲートトレンチ（第１トレンチ）２１およびショットキーバリアトレンチ（第２トレンチ）２２は、環状パターンが正六角形となるように形成される。
即ち、図２に示す実施形態では、主面１１ａ側の最も中心に正六角形のショットキーバリアトレンチ（第２トレンチ）２２が配され、その外側に所定の間隔ｄあけて最中心のショットキーバリアトレンチ（第２トレンチ）２２よりも一回り大きい正六角形を成すゲートトレンチ（第１トレンチ）２１が形成される。更に半導体基板１１の外側（外縁部）に向かってショットキーバリアトレンチ（第２トレンチ）２２、ゲートトレンチ（第１トレンチ）２１と交互に取り囲むように形成される。そして、最外周がショットキーバリアトレンチ（第２トレンチ）２２となるようにゲートトレンチ（第１トレンチ）２１とショットキーバリアトレンチ（第２トレンチ）２２とが互いに入れ子構造に形成される。例えば、図２に示す実施形態では、３つの正六角形のゲートトレンチ（第１トレンチ）２１と、４つのショットキーバリアトレンチ（第２トレンチ）２２とが形成される。
このようなパターンでゲートトレンチ（第１トレンチ）２１とショットキーバリアトレンチ（第２トレンチ）２２とが、半導体基板１１の一方の主面１１ａ側に形成されると、全ての正六角形のゲートトレンチ（第１トレンチ）２１が所定の間隔ｄをあけてショットキーバリアトレンチ（第２トレンチ）２２に両側から囲まれる形態となる。
また、それぞれのゲートトレンチ（第１トレンチ）２１とショットキーバリアトレンチ（第２トレンチ）２２とは、全て同一の幅ｗとなるように形成されている。
また、半導体基板１１は、外形形状が、正六角形を成すゲートトレンチ（第１トレンチ）２１やショットキーバリアトレンチ（第２トレンチ）２２の６辺のうちの４辺に対してそれぞれ平行な４辺で囲まれた菱形（平行四辺形）となるように形成される。こうした形状の半導体基板１１は、例えば、略円形（円盤状）のＳｉＣウェーハをＸ軸方向のダイシングラインに対してＹ方向のダイシングラインを９０度よりも傾けて、例えば６０度に傾くように設定して切断することによって得られる。
以上のような本実施形態の半導体素子１０によれば、正六角形を成すゲートトレンチ（第１トレンチ）２１のいずれの部分においても、隣接するショットキーバリアトレンチ（第２トレンチ）２２に対して所定の間隔ｄが維持され、これよりも幅が狭まったり、あるいは広がったりする部分が存在しない。
ゲートトレンチ（第１トレンチ）２１と、隣接するショットキーバリアトレンチ（第２トレンチ）２２との間隔ｄは、例えば、０．５μｍ〜８．０μｍ程度に形成されれば良い。また、図２においては、こうした間隔ｄは、ゲートトレンチ２１の周縁（エッジ）と、隣接するショットキーバリアトレンチ２２の周縁（エッジ）との間の距離を示しているが、ゲートトレンチ２１の幅の中心から、隣接するショットキーバリアトレンチ２２の幅の中心までの、いわゆる形成ピッチを示すものであってもよい。
こうしたゲートトレンチ（第１トレンチ）２１とショットキーバリアトレンチ（第２トレンチ）２２との間は、どの部分においても電界が均一に分布し、特定の部分に電界が集中することがない。これによって、特定の部分に過剰な電界が印加されてゲートトレンチ（第１トレンチ）２１が局所的に破壊されることを確実に防止することが可能になる。
即ち、図６に示した従来のトレンチゲートＭＯＳパワー半導体デバイスでは、プロテクショントレンチ１０２とゲートトレンチ１０１との間隔が均一でなく、例えば間隔ｎ１とｎ２とで異なっているため、この間隔が大きく広がっている部分に過剰な電界が印加され、ゲートトレンチ１０１が局所的に破壊される懸念があった。
しかし、本実施形態のように、ゲートトレンチ（第１トレンチ）２１とショットキーバリアトレンチ（第２トレンチ）２２との間隔ｄを正六角形の形成パターンのどの部分においても等しくなるように形成することによって、こうした部分的な電界集中を防止して、ゲートトレンチ２１の局所的な破壊を確実に防ぐことができる。
また、それぞれのゲートトレンチ（第１トレンチ）２１とショットキーバリアトレンチ（第２トレンチ）２２とは、全て同一の幅ｗとなるように形成することによって、トレンチ深さを均一にすることができ、耐圧容量を高めることが可能になる。
また、本実施形態のように、ゲートトレンチ（第１トレンチ）２１およびショットキーバリアトレンチ（第２トレンチ）２２を、半導体基板１１の一方の主面１１ａにおいて、半導体基板１１を構成する炭化珪素の結晶構造に近似させた環状パターン、例えば、結晶構造として六方晶を成す４Ｈ−ＳｉＣで構成された半導体基板１１を用いた場合には、ゲートトレンチ（第１トレンチ）２１およびショットキーバリアトレンチ（第２トレンチ）２２を一方の主面１１ａ側を平面視した時に六角形となるように形成することによって、チャンネル移動度が高いトレンチゲートＭＯＳパワー半導体デバイス（半導体素子）を得ることが可能になる。
また、半導体基板１１の外形形状を、正六角形を成すゲートトレンチ（第１トレンチ）２１やショットキーバリアトレンチ（第２トレンチ）２２の６辺のうちの４辺に対してそれぞれ平行な４辺で囲まれた菱形（平行四辺形）となるように形成することによって、１枚のＳｉＣウェーハから多数の半導体基板１１をダイシングする際に、ゲートトレンチ（第１トレンチ）２１やショットキーバリアトレンチ（第２トレンチ）２２のスペースレイアウト上、最も無駄の無い形にすることができる。これによって、１枚のＳｉＣウェーハから最大量の半導体基板（チップ）１１を得ることができ、製造コストの低減を実現することが可能になる。
図３は、第一実施形態の変形例である。上述した第一実施形態では、半導体基板１１の最も中心に配置されるショットキーバリアトレンチ（第２トレンチ）２２は、中心が抜けた正六角形に形成されている。
一方、図３に示す実施形態では、半導体基板１１の最も中心に配置されるショットキーバリアトレンチ（第２トレンチ）３２は、正六角形の環状パターンで囲まれた中心領域全体にもトレンチが形成された、所謂、塗りつぶし形態の正六角形となるように形成されている。こうした形態のショットキーバリアトレンチ（第２トレンチ）３２であっても、その外側に形成されるゲートトレンチ（第１トレンチ）３１との間の間隔ｄは、いずれの部分でも均一に形成され、特定部分での電界の集中を防止できる。
一方、図３に示す実施形態では、半導体基板１１の最も中心に配置されるショットキーバリアトレンチ（第２トレンチ）３２は、正六角形の環状パターンで囲まれた中心領域全体にもトレンチが形成された、所謂、塗りつぶし形態の正六角形となるように形成されている。こうした形態のショットキーバリアトレンチ（第２トレンチ）３２であっても、その外側に形成されるゲートトレンチ（第１トレンチ）３１との間の間隔ｄは、いずれの部分でも均一に形成され、特定部分での電界の集中を防止できる。
図４は、第一実施形態の別な変形例である。
上述した第一実施形態では、正六角形に形成されたゲートトレンチ（第１トレンチ）２１やショットキーバリアトレンチ（第２トレンチ）２２の角部は、鋭角に形成されていた。
一方、図４に示す実施形態では、ゲートトレンチ（第１トレンチ）４１やショットキーバリアトレンチ（第２トレンチ）４２の角部に丸みを付けた形状に形成している。これによって、特に正六角形の角部に電界が偏る懸念を、更に確実に防止することが可能になる。
上述した第一実施形態では、正六角形に形成されたゲートトレンチ（第１トレンチ）２１やショットキーバリアトレンチ（第２トレンチ）２２の角部は、鋭角に形成されていた。
一方、図４に示す実施形態では、ゲートトレンチ（第１トレンチ）４１やショットキーバリアトレンチ（第２トレンチ）４２の角部に丸みを付けた形状に形成している。これによって、特に正六角形の角部に電界が偏る懸念を、更に確実に防止することが可能になる。
（第二実施形態）
以下、本発明の半導体素子の第二実施形態について説明する。なお、半導体素子の断面構造は第一実施形態の図１と同様であり、第一実施形態と同様の構成についてはその説明を略す。
図５は、第二実施形態における半導体基板の一方の主面側を平面視した時の第１トレンチおよび第２トレンチの形成パターンを示した平面図である。
本実施形態の半導体素子５０を構成する半導体基板５１は、結晶構造として立方晶を成す３Ｃ−ＳｉＣで構成されている。
以下、本発明の半導体素子の第二実施形態について説明する。なお、半導体素子の断面構造は第一実施形態の図１と同様であり、第一実施形態と同様の構成についてはその説明を略す。
図５は、第二実施形態における半導体基板の一方の主面側を平面視した時の第１トレンチおよび第２トレンチの形成パターンを示した平面図である。
本実施形態の半導体素子５０を構成する半導体基板５１は、結晶構造として立方晶を成す３Ｃ−ＳｉＣで構成されている。
図５に示すように、半導体基板５１の一方の主面５１ａ側を平面視した時に、ゲートトレンチ（第１トレンチ）６１とショットキーバリアトレンチ（第２トレンチ）６２とは、それぞれ所定の溝幅で互いに所定の間隔をあけて交互に取り囲む環状パターンを描くように形成されている。そして、本実施形態のように半導体基板５１が立方晶を成す３Ｃ−ＳｉＣから構成される場合、ゲートトレンチ（第１トレンチ）６１およびショットキーバリアトレンチ（第２トレンチ）６２は、環状パターンが四角形となるように形成される。
ゲートトレンチ（第１トレンチ）６１およびショットキーバリアトレンチ（第２トレンチ）６２は、一方の主面５１ａにおいて、平行な２辺が＜１００＞軸方向に延び、他の平行な２辺が＜０１０＞軸方向に延び、かつそれぞれのトレンチの深さ方向（図５中の紙面奥行方向）の側壁面が（００１）面に沿って広がるように形成されている。
このようなパターンでゲートトレンチ（第１トレンチ）６１とショットキーバリアトレンチ（第２トレンチ）６２とが、半導体基板５１の一方の主面５１ａ側に形成されると、全ての四角形のゲートトレンチ（第１トレンチ）６１が所定の間隔ｄをあけてショットキーバリアトレンチ（第２トレンチ）６２に両側から囲まれる形態となる。
以上のような本実施形態の半導体素子５０によれば、四角形を成すゲートトレンチ（第１トレンチ）６１のいずれの部分においても、隣接するショットキーバリアトレンチ（第２トレンチ）６２に対して所定の間隔ｄが維持され、これよりも幅が狭まったり、あるいは広がったりする部分が存在しない。
また、それぞれのゲートトレンチ（第１トレンチ）６１とショットキーバリアトレンチ（第２トレンチ）６２とは、全て同一の幅ｗとなるように形成される。
こうした四角形のパターンで形成されたゲートトレンチ（第１トレンチ）６１と、隣接するショットキーバリアトレンチ（第２トレンチ）６２との間隔ｄは、例えば、０．５μｍ〜８．０μｍ程度に形成されれば良い。また、図５においては、こうした間隔ｄは、ゲートトレンチ６１の周縁（エッジ）と、隣接するショットキーバリアトレンチ６２の周縁（エッジ）との間の距離を示しているが、ゲートトレンチ６１の幅の中心から、隣接するショットキーバリアトレンチ６２の幅の中心までの、いわゆる形成ピッチを示すものであってもよい。
ゲートトレンチ（第１トレンチ）６１とショットキーバリアトレンチ（第２トレンチ）６２との間は、どの部分においても電界が均一に分布し、特定の部分に電界が集中することがない。これによって、ゲートトレンチ（第１トレンチ）６１とショットキーバリアトレンチ（第２トレンチ）６２との間隔ｄを、四角形の形成パターンのどの部分においても等しくなるように形成することによって、こうした部分的な電界集中を防止して、ゲートトレンチ６１の局所的な破壊を確実に防ぐことができる。
また、それぞれのゲートトレンチ（第１トレンチ）６１とショットキーバリアトレンチ（第２トレンチ）６２とは、全て同一の幅ｗとなるように形成することによって、トレンチ深さを均一にすることができ、耐圧容量を高めることが可能になる。
更に、ゲートトレンチ（第１トレンチ）６１およびショットキーバリアトレンチ（第２トレンチ）６２の深さ方向の側壁面がチャネル移動度の高い（００１）面に沿って広がるように形成されているので、チャネル移動度のバラツキを抑えることができる。
なお、本発明の実施形態では、半導体基板を構成するＳｉＣ（炭化ケイ素）として４Ｈ−ＳｉＣ（六方晶）、３Ｃ−ＳｉＣ（立方晶）を例示したが、これ以外にも、２Ｈ−ＳｉＣ（六方晶）、４Ｈ−ＳｉＣ（六方晶）、６Ｈ−ＳｉＣ（六方晶）、８Ｈ−ＳｉＣ（六方晶）、１０Ｈ−ＳｉＣ（六方晶）、１５Ｒ−ＳｉＣ（菱面体晶）など、数十種類知られているＳｉＣの結晶多形のいずれにも適用することができる。
１０…半導体素子（縦型トレンチゲートＭＯＳパワー半導体デバイス）、１１…半導体基板、１１ａ…一方の主面、２１…ゲートトレンチ（第１トレンチ）、２２…ショットキーバリアトレンチ（第２トレンチ）。
Claims (7)
- 炭化珪素からなる第１導電型の半導体基板と、
該半導体基板の一方の主面に形成され前記半導体基板よりも不純物濃度が低い第１導電型のドリフト層と、
該ドリフト層よりも不純物濃度が高い第２導電型のベース層と、
該ベース層の表層に選択的に配置される第１導電型のソース領域と、
該ソース領域の主面から前記ドリフト層に達する深さの第１トレンチと、
前記ドリフト層に達する深さであって前記第１トレンチよりも深い第２トレンチと、
を少なくとも備え
前記半導体基板の一方の主面側において、前記第１トレンチおよび前記第２トレンチは、互いに所定の間隔をあけて交互に取り囲む環状パターンとなるように形成したことを特徴とする半導体素子。 - 前記第１トレンチおよび前記第２トレンチは、前記半導体基板の一方の主面において、前記半導体基板を構成する炭化珪素の結晶構造に近似させた環状パターンとなるように形成したことを特徴とする請求項１記載の半導体素子。
- 前記第１トレンチおよび前記第２トレンチは、前記半導体基板の一方の主面に沿った幅が全て同一になるように形成したことを特徴とする請求項１または２記載の半導体素子。
- 前記半導体基板を構成する炭化珪素は六方晶を成す結晶構造であり、前記第１トレンチおよび前記第２トレンチは、前記一方の主面側を平面視した時に六角形となるように形成したことを特徴とする請求項２または３記載の半導体素子。
- 前記半導体基板の外形形状は、前記六角形を成す６辺のうちの４辺にそれぞれ平行な４辺からなる菱形であることを特徴とする請求項２ないし４いずれか１項記載の半導体素子。
- 前記半導体基板を構成する炭化珪素は立方晶を成す結晶構造であり、前記第１トレンチおよび前記第２トレンチは、前記一方の主面側を平面視した時に四角形となるように形成したことを特徴とする請求項２または３記載の半導体素子。
- 前記半導体基板の一方の主面側において、最も中心に配される前記第１トレンチ、または前記第２トレンチは、前記環状パターンで囲まれた中心領域全体にも前記第１トレンチ、または前記第２トレンチが形成されたことを特徴とする請求項１ないし６いずれか１項記載の半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011107596A JP5667926B2 (ja) | 2011-05-12 | 2011-05-12 | 半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011107596A JP5667926B2 (ja) | 2011-05-12 | 2011-05-12 | 半導体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012238769A true JP2012238769A (ja) | 2012-12-06 |
| JP5667926B2 JP5667926B2 (ja) | 2015-02-12 |
Family
ID=47461410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011107596A Active JP5667926B2 (ja) | 2011-05-12 | 2011-05-12 | 半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5667926B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103579306A (zh) * | 2013-11-11 | 2014-02-12 | 哈尔滨工程大学 | 一种分裂栅型功率mos器件 |
| US9082847B2 (en) | 2013-09-11 | 2015-07-14 | Kabushiki Kaisha Toshiba | Trench MISFET |
| JP5795452B1 (ja) * | 2014-09-24 | 2015-10-14 | 新電元工業株式会社 | 炭化ケイ素半導体装置、炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置の設計方法 |
| JP5833274B1 (ja) * | 2014-09-24 | 2015-12-16 | 新電元工業株式会社 | 炭化ケイ素半導体装置、炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置の設計方法 |
| CN105431949A (zh) * | 2014-07-11 | 2016-03-23 | 新电元工业株式会社 | 半导体装置以及半导体装置的制造方法 |
| JP2016072402A (ja) * | 2014-09-30 | 2016-05-09 | サンケン電気株式会社 | 半導体装置 |
| CN105977157A (zh) * | 2016-07-25 | 2016-09-28 | 吉林华微电子股份有限公司 | 一种igbt器件的制造方法及其器件 |
| CN106098561A (zh) * | 2016-07-25 | 2016-11-09 | 吉林华微电子股份有限公司 | 一种mosfet器件的制造方法及其器件 |
| CN113066861A (zh) * | 2019-12-16 | 2021-07-02 | 株洲中车时代半导体有限公司 | 沟槽栅功率半导体器件及其制作方法 |
| CN114639733A (zh) * | 2020-12-15 | 2022-06-17 | 东芝电子元件及存储装置株式会社 | 半导体装置 |
| CN116613212A (zh) * | 2023-03-20 | 2023-08-18 | 杭州芯迈半导体技术有限公司 | 一种沟槽型半导体功率器件及版图 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7242489B2 (ja) | 2019-09-18 | 2023-03-20 | 株式会社東芝 | 半導体装置 |
| US11393806B2 (en) | 2019-09-23 | 2022-07-19 | Analog Devices, Inc. | Gallium nitride and silicon carbide hybrid power device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08204179A (ja) * | 1995-01-26 | 1996-08-09 | Fuji Electric Co Ltd | 炭化ケイ素トレンチｍｏｓｆｅｔ |
| JP2001284584A (ja) * | 2000-03-30 | 2001-10-12 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2008135653A (ja) * | 2006-11-29 | 2008-06-12 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置の製造方法 |
| JP2009278067A (ja) * | 2008-04-17 | 2009-11-26 | Fuji Electric Device Technology Co Ltd | ワイドバンドギャップ半導体装置とその製造方法 |
-
2011
- 2011-05-12 JP JP2011107596A patent/JP5667926B2/ja active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08204179A (ja) * | 1995-01-26 | 1996-08-09 | Fuji Electric Co Ltd | 炭化ケイ素トレンチｍｏｓｆｅｔ |
| JP2001284584A (ja) * | 2000-03-30 | 2001-10-12 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2008135653A (ja) * | 2006-11-29 | 2008-06-12 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置の製造方法 |
| JP2009278067A (ja) * | 2008-04-17 | 2009-11-26 | Fuji Electric Device Technology Co Ltd | ワイドバンドギャップ半導体装置とその製造方法 |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9082847B2 (en) | 2013-09-11 | 2015-07-14 | Kabushiki Kaisha Toshiba | Trench MISFET |
| CN103579306A (zh) * | 2013-11-11 | 2014-02-12 | 哈尔滨工程大学 | 一种分裂栅型功率mos器件 |
| CN103579306B (zh) * | 2013-11-11 | 2017-01-18 | 哈尔滨工程大学 | 一种分裂栅型功率mos器件 |
| CN105431949A (zh) * | 2014-07-11 | 2016-03-23 | 新电元工业株式会社 | 半导体装置以及半导体装置的制造方法 |
| US9716168B2 (en) | 2014-09-24 | 2017-07-25 | Shindengen Electric Manufacturing Co., Ltd. | Silicon carbide semiconductor device, method of manufacturing silicon carbide semiconductor device and method of designing silicon carbide semiconductor device |
| US9640618B2 (en) | 2014-09-24 | 2017-05-02 | Shindengen Electric Manufacturing Co., Ltd. | Silicon carbide semiconductor device, method of manufacturing silicon carbide semiconductor device and method of designing silicon carbide semiconductor device |
| WO2016046900A1 (ja) * | 2014-09-24 | 2016-03-31 | 新電元工業株式会社 | 炭化ケイ素半導体装置、炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置の設計方法 |
| WO2016046901A1 (ja) * | 2014-09-24 | 2016-03-31 | 新電元工業株式会社 | 炭化ケイ素半導体装置、炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置の設計方法 |
| JP5795452B1 (ja) * | 2014-09-24 | 2015-10-14 | 新電元工業株式会社 | 炭化ケイ素半導体装置、炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置の設計方法 |
| JP5833274B1 (ja) * | 2014-09-24 | 2015-12-16 | 新電元工業株式会社 | 炭化ケイ素半導体装置、炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置の設計方法 |
| JP2016072402A (ja) * | 2014-09-30 | 2016-05-09 | サンケン電気株式会社 | 半導体装置 |
| CN105977157A (zh) * | 2016-07-25 | 2016-09-28 | 吉林华微电子股份有限公司 | 一种igbt器件的制造方法及其器件 |
| CN106098561A (zh) * | 2016-07-25 | 2016-11-09 | 吉林华微电子股份有限公司 | 一种mosfet器件的制造方法及其器件 |
| CN113066861A (zh) * | 2019-12-16 | 2021-07-02 | 株洲中车时代半导体有限公司 | 沟槽栅功率半导体器件及其制作方法 |
| CN113066861B (zh) * | 2019-12-16 | 2023-04-07 | 株洲中车时代半导体有限公司 | 沟槽栅功率半导体器件及其制作方法 |
| CN114639733A (zh) * | 2020-12-15 | 2022-06-17 | 东芝电子元件及存储装置株式会社 | 半导体装置 |
| CN116613212A (zh) * | 2023-03-20 | 2023-08-18 | 杭州芯迈半导体技术有限公司 | 一种沟槽型半导体功率器件及版图 |
| CN116613212B (zh) * | 2023-03-20 | 2024-01-30 | 杭州芯迈半导体技术有限公司 | 一种沟槽型半导体功率器件及版图 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5667926B2 (ja) | 2015-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5667926B2 (ja) | 半導体素子 | |
| JP5002148B2 (ja) | 半導体装置 | |
| US9793392B2 (en) | Semiconductor device | |
| JP6320545B2 (ja) | 半導体装置 | |
| US9041173B2 (en) | Semiconductor device | |
| JP5101985B2 (ja) | ジャンクションバリアショットキーダイオード | |
| JP6624592B2 (ja) | 半導体素子及びその製造方法 | |
| WO2009101668A1 (ja) | 炭化珪素半導体装置 | |
| JP2006269720A (ja) | 半導体素子及びその製造方法 | |
| JP2012059841A (ja) | 半導体装置 | |
| JP6532549B2 (ja) | 半導体装置 | |
| JP2011171552A (ja) | 半導体装置およびその製造方法 | |
| JP6705155B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP7407252B2 (ja) | 半導体装置 | |
| US10062750B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| WO2022137788A1 (ja) | 絶縁ゲート型半導体装置 | |
| JP2014086483A (ja) | 炭化珪素半導体装置 | |
| US20200295129A1 (en) | Superjunction silicon carbide semiconductor device and method of manufacturing superjunction silicon carbide semiconductor device | |
| JP2016009712A (ja) | 炭化珪素半導体装置 | |
| JP7030665B2 (ja) | 半導体装置 | |
| JP5939624B2 (ja) | 縦型高耐圧半導体装置の製造方法および縦型高耐圧半導体装置 | |
| JP2013182905A (ja) | 半導体装置 | |
| JP6862782B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5476439B2 (ja) | ジャンクションバリアショットキーダイオード | |
| JP2015070185A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140916 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140918 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141030 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141118 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141215 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5667926 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |