CN107564965A - 一种横向双扩散mos器件 - Google Patents
一种横向双扩散mos器件 Download PDFInfo
- Publication number
- CN107564965A CN107564965A CN201710726660.1A CN201710726660A CN107564965A CN 107564965 A CN107564965 A CN 107564965A CN 201710726660 A CN201710726660 A CN 201710726660A CN 107564965 A CN107564965 A CN 107564965A
- Authority
- CN
- China
- Prior art keywords
- type semiconductor
- conductive type
- conductive
- polysilicon island
- body area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009792 diffusion process Methods 0.000 title claims abstract description 17
- 230000002146 bilateral effect Effects 0.000 title claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 140
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 58
- 229920005591 polysilicon Polymers 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 6
- 230000005055 memory storage Effects 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 230000005684 electric field Effects 0.000 abstract description 6
- 230000000694 effects Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种横向双扩散MOS器件，包括第一导电类型半导体衬底、第一导电类型半导体体区、第二导电类型半导体漂移区、第二导电类型半导体源区、高掺杂第一导电类型半导体体接触区、栅极结构，栅极结构包括多晶硅栅电极和栅氧化层，第二导电类型半导体漂移区内部上表面还具有至少两个多晶硅岛，多晶硅岛存储着均匀分布的电荷；从第一导电类型半导体体区到第二导电类型半导体漏极区的方向，多晶硅岛的底部到第一导电类型半导体衬底的距离依次增加；本发明在漂移区设置了多个不同深度的存储电荷的多晶硅岛，通过改变电荷量和所需要耗尽的漂移区宽度，使漂移区的电场分布更均匀，提高器件的反向阻断电压。
Description
技术领域
本发明涉及半导体器件技术领域，具体涉及一种横向双扩散MOS器件。
背景技术
金属氧化物功率MOS半导体器件，随着半导体行业的迅猛发展，以大功率半导体器件为代表的电力电子技术迅速发展，应用领域不断扩大，如交流电机的控制，打印机驱动电路。在现今各种功率器件中，横向扩散MOS器件(LDMOS)具有工作电压高、易集成等优点，因此应用广泛。
在LDMOS器件设计中，击穿电压和导通电阻一直都是人们设计此类器件时所关注的主要目标，外延层的厚度、掺杂浓度、漂移区的长度等LDMOS最重要的参数。传统的LDMOS仍然是一种多子型器件，因为同样存在击穿电压和导通电阻之间相互制约的硅极限问题。为了解决这个问题，RESURF技术、超结LDMOS等新技术被提出。以超结LDMOS为例，该LDMOS中沟道区和漏区之间与漏端掺杂类型一致的轻掺杂漂移区被一组交替排布且浓度较高的N型条区和P型条区构成的超结结构所取代，在漏端偏置时，通过N/P条之间相互辅助耗尽，理想状态下实现N/P条电荷平衡，从而在漂移区表面得到均匀的电场分布。同时由于N型区高掺杂，使得导通电阻得到了很好的改善。但由于存在衬底辅助耗尽效应，RESURF技术、超结LDMOS等的效果都受到较大的影响。其原因是漂移区中不同位置处的电位不同，因而被衬底耗尽的程度不同，如果漂移区采用均匀的厚度，则不能达到漂移区电场的最优化。
发明内容
本发明的目的就是针对上述传统横向扩散器件存在的问题，提出一种横向双扩散MOS器件。
为实现上述目的，本发明采用如下技术方案：
一种横向双扩散MOS器件，包括第一导电类型半导体衬底和设置在第一导电类型半导体衬底上表面的第一导电类型半导体体区和第二导电类型半导体漂移区，第一导电类型半导体体区和第二导电类型半导体漂移区侧面接触；所述第一导电类型半导体体区内部上表面具有第二导电类型半导体源区和高掺杂第一导电类型半导体体接触区；所述第二导电类型半导体源区和高掺杂第一导电类型半导体体接触区与位于其上表面的金属源极直接接触；所述第一导电类型半导体体区的上表面具有栅极结构，所述栅极结构包括多晶硅栅电极和栅氧化层，所述多晶硅栅电极与第二导电类型半导体源区、第一导电类型半导体体区和第一导电类型半导体漂移区通过栅氧化层相隔离；所述多晶硅栅电极与金属源极通过第一介质层相互隔离；所述第二导电类型半导体漂移区内部上表面远离第一导电类型半导体体区的一侧具有第二导电类型半导体漏极区，所述第二导电类型半导体漏极区与位于其上表面的金属漏极直接接触；所述第二导电类型半导体漂移区内部上表面还具有至少两个多晶硅岛，所述多晶硅岛顶部与第一介质层相接触，所述多晶硅岛位于第一导电类型半导体体区和第二导电类型半导体漏极区之间且与第一导电类型半导体体区和第二导电类型半导体漏极区均不接触；所述多晶硅岛与第二导电类型半导体漂移区之间以及相邻多晶硅岛之间通过第二介质层相隔离；所述多晶硅岛存储着均匀分布的电荷；从第一导电类型半导体体区到第二导电类型半导体漏极区的方向，所述多晶硅岛的底部到第一导电类型半导体衬底的距离依次增加。
作为优选方式，第一导电类型半导体为P型半导体，第二导电类型半导体为N型半导体，多晶硅岛内存储的电荷为负电荷。
作为优选方式，第一导电类型半导体为N型半导体，第二导电类型半导体为P型半导体，多晶硅岛内存储的电荷为正电荷。
作为优选方式，所述多晶硅岛是指多晶硅被介质层包围、没有和电极相接触的结构。
作为优选方式，所述第一介质层和第二介质层为二氧化硅。
本发明的有益效果为：本发明所提供的一种横向双扩散MOS器件，在漂移区设置了多个不同深度的存储电荷的多晶硅岛，通过改变电荷量和所需要耗尽的漂移区宽度，使漂移区的电场分布更均匀，提高器件的反向阻断电压。
附图说明
图1是本发明的一种横向双扩散MOS器件的结构示意图。
其中，201为第一导电类型半导体衬底，202为第二导电类型半导体漂移区，203为第一导电类型半导体体区，204为高掺杂第一导电类型半导体体接触区，205为第二导电类型半导体源区，206为第二导电类型半导体漏极区，207为金属源极，208为金属漏极，209为多晶硅栅电极，210为栅氧化层，211为第一介质层，212多晶硅岛，213为第二介质层。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例1
本实施例中，第一导电类型半导体为P型半导体，第二导电类型半导体为N型半导体，多晶硅岛212内存储的电荷为负电荷。
一种横向双扩散MOS器件，包括P型半导体衬底201和设置在P型半导体衬底201上表面的P型半导体体区203和N型半导体漂移区202，P型半导体体区203和N型半导体漂移区202侧面接触；所述P型半导体体区203内部上表面具有N型半导体源区205和高掺杂P型半导体体接触区204；所述N型半导体源区205和高掺杂P型半导体体接触区204与位于其上表面的金属源极207直接接触；所述P型半导体体区203的上表面具有栅极结构，所述栅极结构包括多晶硅栅电极209和栅氧化层210，所述多晶硅栅电极209与N型半导体源区205、P型半导体体区203和P型半导体漂移区202通过栅氧化层210相隔离；所述多晶硅栅电极209与金属源极207通过第一介质层211相互隔离；所述N型半导体漂移区202内部上表面远离P型半导体体区203的一侧具有N型半导体漏极区206，所述N型半导体漏极区206与位于其上表面的金属漏极208直接接触；所述N型半导体漂移区202内部上表面还具有至少两个多晶硅岛212，所述多晶硅岛212顶部与第一介质层211相接触，所述多晶硅岛212位于P型半导体体区203和N型半导体漏极区206之间且与P型半导体体区203和N型半导体漏极区206均不接触；所述多晶硅岛212与N型半导体漂移区202之间以及相邻多晶硅岛之间通过第二介质层213相隔离；所述多晶硅岛212存储着均匀分布的负电荷；从P型半导体体区203到N型半导体漏极区206的方向，所述多晶硅岛212的底部到P型半导体衬底201的距离依次增加。
所述多晶硅岛212是指多晶硅被介质层包围、没有和电极相接触的结构。
所述第一介质层211和第二介质层213为二氧化硅。
以实施例1为例说明本发明的工作原理：
一种横向双扩散MOS器件，其反向阻断时的电极连接方式为：金属漏极208接高电位，金属源极207和多晶硅栅电极209接低电位。器件反向耐压时，N-漂移区202电位较高，多晶硅岛212中存储有负电荷，等效于接低电位，多晶硅岛、介质层和N-漂移区202形成MOS电容结构，N-漂移区202和多晶硅岛之间存在纵向电场，N-漂移区202被衬底201和多晶硅岛212共同耗尽。由于LDMOS的金属漏极208接高电位，金属源极207接低电位，因此N-漂移区202中的电势由N+漏极区206至P型体区203的方向逐渐降低，多晶硅岛相对N-漂移区202所加的负电压从N+漏极区206至P型体区203逐渐减小。如果多晶硅岛深度相同，即多晶硅岛所带负电荷总量相同时，越靠近N+漏极区206的多晶硅岛所能耗尽的N-漂移区202宽度越大。通过设置不同深度的多晶硅岛，使得越靠近N+漏极区206的多晶硅岛所带的负电荷量越少，减小其耗尽N-漂移区202宽度的能力，同时增大其所需要耗尽的N-漂移区202的纵向深度，将使漂移区的电场分布更均匀，提高器件的反向阻断电压。
实施例2
本实施例中，第一导电类型半导体为N型半导体，第二导电类型半导体为P型半导体，多晶硅岛212内存储的电荷为正电荷。
一种横向双扩散MOS器件，包括N型半导体衬底201和设置在N型半导体衬底201上表面的N型半导体体区203和P型半导体漂移区202，N型半导体体区203和P型半导体漂移区202侧面接触；所述N型半导体体区203内部上表面具有P型半导体源区205和高掺杂N型半导体体接触区204；所述P型半导体源区205和高掺杂N型半导体体接触区204与位于其上表面的金属源极207直接接触；所述N型半导体体区203的上表面具有栅极结构，所述栅极结构包括多晶硅栅电极209和栅氧化层210，所述多晶硅栅电极209与P型半导体源区205、N型半导体体区203和N型半导体漂移区202通过栅氧化层210相隔离；所述多晶硅栅电极209与金属源极207通过第一介质层211相互隔离；所述P型半导体漂移区202内部上表面远离N型半导体体区203的一侧具有P型半导体漏极区206，所述P型半导体漏极区206与位于其上表面的金属漏极208直接接触；所述P型半导体漂移区202内部上表面还具有至少两个多晶硅岛212，所述多晶硅岛212顶部与第一介质层211相接触，所述多晶硅岛212位于N型半导体体区203和P型半导体漏极区206之间且与N型半导体体区203和P型半导体漏极区206均不接触；所述多晶硅岛212与P型半导体漂移区202之间以及相邻多晶硅岛之间通过第二介质层213相隔离；所述多晶硅岛212存储着均匀分布的正电荷；从N型半导体体区203到P型半导体漏极区206的方向，所述多晶硅岛212的底部到N型半导体衬底201的距离依次增加。
所述多晶硅岛212是指多晶硅被介质层包围、没有和电极相接触的结构。
所述第一介质层211和第二介质层213为二氧化硅。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (5)
1.一种横向双扩散MOS器件，包括第一导电类型半导体衬底(201)和设置在第一导电类型半导体衬底(201)上表面的第一导电类型半导体体区(203)和第二导电类型半导体漂移区(202)，第一导电类型半导体体区(203)和第二导电类型半导体漂移区(202)侧面接触；所述第一导电类型半导体体区(203)内部上表面具有第二导电类型半导体源区(205)和高掺杂第一导电类型半导体体接触区(204)；所述第二导电类型半导体源区(205)和高掺杂第一导电类型半导体体接触区(204)与位于其上表面的金属源极(207)直接接触；所述第一导电类型半导体体区(203)的上表面具有栅极结构，所述栅极结构包括多晶硅栅电极(209)和栅氧化层(210)，所述多晶硅栅电极(209)与第二导电类型半导体源区(205)、第一导电类型半导体体区(203)和第一导电类型半导体漂移区(202)通过栅氧化层(210)相隔离；所述多晶硅栅电极(209)与金属源极(207)通过第一介质层(211)相互隔离；所述第二导电类型半导体漂移区(202)内部上表面远离第一导电类型半导体体区(203)的一侧具有第二导电类型半导体漏极区(206)，所述第二导电类型半导体漏极区(206)与位于其上表面的金属漏极(208)直接接触；其特征在于：所述第二导电类型半导体漂移区(202)内部上表面还具有至少两个多晶硅岛(212)，所述多晶硅岛(212)顶部与第一介质层(211)相接触，所述多晶硅岛(212)位于第一导电类型半导体体区(203)和第二导电类型半导体漏极区(206)之间且与第一导电类型半导体体区(203)和第二导电类型半导体漏极区(206)均不接触；所述多晶硅岛(212)与第二导电类型半导体漂移区(202)之间以及相邻多晶硅岛之间通过第二介质层(213)相隔离；所述多晶硅岛(212)存储着均匀分布的电荷；从第一导电类型半导体体区(203)到第二导电类型半导体漏极区(206)的方向，所述多晶硅岛(212)的底部到第一导电类型半导体衬底(201)的距离依次增加。
2.根据权利要求1所述的一种横向双扩散MOS器件，其特征在于：第一导电类型半导体为P型半导体，第二导电类型半导体为N型半导体，多晶硅岛(212)内存储的电荷为负电荷。
3.根据权利要求1所述的一种横向双扩散MOS器件，其特征在于：第一导电类型半导体为N型半导体，第二导电类型半导体为P型半导体，多晶硅岛(212)内存储的电荷为正电荷。
4.根据权利要求1所述的一种横向双扩散MOS器件，其特征在于：所述多晶硅岛(212)是指多晶硅被介质层包围、没有和电极相接触的结构。
5.根据权利要求1所述的一种横向双扩散MOS器件，其特征在于：所述第一介质层(211)和第二介质层(213)为二氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710726660.1A CN107564965B (zh) | 2017-08-22 | 2017-08-22 | 一种横向双扩散mos器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710726660.1A CN107564965B (zh) | 2017-08-22 | 2017-08-22 | 一种横向双扩散mos器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107564965A true CN107564965A (zh) | 2018-01-09 |
| CN107564965B CN107564965B (zh) | 2020-03-31 |
Family
ID=60975987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710726660.1A Expired - Fee Related CN107564965B (zh) | 2017-08-22 | 2017-08-22 | 一种横向双扩散mos器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107564965B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110473910A (zh) * | 2019-08-29 | 2019-11-19 | 电子科技大学 | 低栅电荷的横向双扩散场效应管 |
| CN113594254A (zh) * | 2021-07-29 | 2021-11-02 | 上海华虹宏力半导体制造有限公司 | 改善跨导的ldmos器件结构 |
| CN115148791A (zh) * | 2022-09-05 | 2022-10-04 | 深圳市威兆半导体股份有限公司 | 一种超结mosfet |
| CN116799040A (zh) * | 2023-08-28 | 2023-09-22 | 合肥晶合集成电路股份有限公司 | 降低表面电场型半导体器件及其制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080179672A1 (en) * | 2003-08-27 | 2008-07-31 | Infineon Technologies Ag | Lateral semiconductor component with a drift zone having at least one field electrode |
| CN101673763A (zh) * | 2008-09-09 | 2010-03-17 | 上海华虹Nec电子有限公司 | Ldmos晶体管及其制备方法 |
| US20120241862A1 (en) * | 2011-03-22 | 2012-09-27 | Chengdu Monolithic Power Systems Co., Ltd. | Ldmos device and method for making the same |
| CN104716179A (zh) * | 2013-12-11 | 2015-06-17 | 上海华虹宏力半导体制造有限公司 | 一种具有深孔的ldmos器件及其制造方法 |
| US9153666B1 (en) * | 2011-08-11 | 2015-10-06 | Maxim Integrated Products, Inc. | LDMOS with corrugated drift region |
-
2017
- 2017-08-22 CN CN201710726660.1A patent/CN107564965B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080179672A1 (en) * | 2003-08-27 | 2008-07-31 | Infineon Technologies Ag | Lateral semiconductor component with a drift zone having at least one field electrode |
| CN101673763A (zh) * | 2008-09-09 | 2010-03-17 | 上海华虹Nec电子有限公司 | Ldmos晶体管及其制备方法 |
| US20120241862A1 (en) * | 2011-03-22 | 2012-09-27 | Chengdu Monolithic Power Systems Co., Ltd. | Ldmos device and method for making the same |
| US9153666B1 (en) * | 2011-08-11 | 2015-10-06 | Maxim Integrated Products, Inc. | LDMOS with corrugated drift region |
| CN104716179A (zh) * | 2013-12-11 | 2015-06-17 | 上海华虹宏力半导体制造有限公司 | 一种具有深孔的ldmos器件及其制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| WENTONG ZHANG ET AL: "A Novel Vertical Field Plate Lateral Device With Ultralow Specific On-Resistance", 《IEEE TRANSACTIONS ON ELECTRON DEVICES》 * |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110473910A (zh) * | 2019-08-29 | 2019-11-19 | 电子科技大学 | 低栅电荷的横向双扩散场效应管 |
| CN113594254A (zh) * | 2021-07-29 | 2021-11-02 | 上海华虹宏力半导体制造有限公司 | 改善跨导的ldmos器件结构 |
| CN113594254B (zh) * | 2021-07-29 | 2024-01-23 | 上海华虹宏力半导体制造有限公司 | 改善跨导的ldmos器件结构 |
| CN115148791A (zh) * | 2022-09-05 | 2022-10-04 | 深圳市威兆半导体股份有限公司 | 一种超结mosfet |
| CN116799040A (zh) * | 2023-08-28 | 2023-09-22 | 合肥晶合集成电路股份有限公司 | 降低表面电场型半导体器件及其制造方法 |
| CN116799040B (zh) * | 2023-08-28 | 2023-11-03 | 合肥晶合集成电路股份有限公司 | 降低表面电场型半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107564965B (zh) | 2020-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101969074B (zh) | 一种高压ldmos器件 | |
| CN104201206B (zh) | 一种横向soi功率ldmos器件 | |
| US20130248982A1 (en) | Semiconductor device with enhanced mobility and method | |
| CN102779836B (zh) | 使用高介电常数槽结构的低比导通电阻的纵向功率器件 | |
| CN105070760B (zh) | 一种功率mos器件 | |
| CN103280457B (zh) | 一种超低比导通电阻的横向高压功率器件及制造方法 | |
| CN102157560B (zh) | 一种高压ldmos器件 | |
| CN107564965A (zh) | 一种横向双扩散mos器件 | |
| CN106816468B (zh) | 具有resurf结构的横向扩散金属氧化物半导体场效应管 | |
| CN103730501B (zh) | 介电终止的超结fet | |
| CN102044565A (zh) | 半导体装置 | |
| CN104835836B (zh) | 一种具有双电场调制的横向超结双扩散金属氧化物半导体场效应管 | |
| CN102306659B (zh) | 一种基于体电场调制的ldmos器件 | |
| CN104347708A (zh) | 多栅vdmos晶体管及其形成方法 | |
| KR20140124950A (ko) | 반도체 전력소자 | |
| CN105027290B (zh) | 自适应电荷平衡的mosfet技术 | |
| CN107275388B (zh) | 一种横向高压器件 | |
| CN102709325A (zh) | 一种高压ldmos器件 | |
| CN107799580A (zh) | 二极管、接面场效晶体管以及半导体器件 | |
| TW201719890A (zh) | 具有改良的導通電阻値和改良的崩潰電壓的高電壓積體電路 | |
| CN107546274A (zh) | 一种具有阶梯型沟槽的ldmos器件 | |
| CN107644912A (zh) | 包括晶体管阵列和终止区的半导体器件以及制造这样的半导体器件的方法 | |
| KR101870825B1 (ko) | 전력 반도체 소자 및 그 제조방법 | |
| CN107425052A (zh) | 一种横向高压器件 | |
| CN102790092A (zh) | 一种横向高压dmos器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200331 |