CN107425052A - 一种横向高压器件 - Google Patents

一种横向高压器件 Download PDF

Info

Publication number
CN107425052A
CN107425052A CN201710630197.0A CN201710630197A CN107425052A CN 107425052 A CN107425052 A CN 107425052A CN 201710630197 A CN201710630197 A CN 201710630197A CN 107425052 A CN107425052 A CN 107425052A
Authority
CN
China
Prior art keywords
type
type doping
doping bar
bar
heavily doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710630197.0A
Other languages
English (en)
Inventor
乔明
余洋
章文通
詹珍雅
王正康
梁龙飞
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201710630197.0A priority Critical patent/CN107425052A/zh
Publication of CN107425052A publication Critical patent/CN107425052A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种横向高压器件，Z方向交叠的第一型掺杂条与第二型掺杂条形成横向超结结构，降低器件导通电阻的同时提高耐压；引入介质槽可有效降低器件表面积，同时承受耐压，降低了器件的比导通电阻的同时保持器件高耐压；在介质槽内引入体场板，体场板在器件关态时调制电场辅助耗尽，有效利用器件左侧分担耐压，在器件开态时候引入电荷提高漂移区载流子数量；将传统槽栅结构分段，栅只置于第一型掺杂条上，关态时栅替代部分第二型掺杂阱区与第一型掺杂条接触，降低一个电场峰，开态时由于第二型掺杂条不参与导电，栅除了原有的沟道外，其侧面也会形成两个导电沟道，本发明可以在提高器件击穿电压的同时，降低器件的比导通电阻。

Description

一种横向高压器件
技术领域
本发明属于半导体功率器件技术领域，具体涉及一种横向高压器件。
背景技术
横向双扩散金属-氧化物-半导体场效应晶体管(Lateral Double-diffusedMetal-Oxide-Semiconductor Field Effect Transistor，LDMOSFET)作为功率集成电路(Power Integrated Circuit，PIC)中的核心器件，具有易集成、驱动功率小、负温度系数等优点，多年来一直朝着高击穿电压(Breakdown Voltage，BV)和低比导通电阻(SpecificOn-Resistance，Ron,sp)的方向发展。较高的击穿电压需要器件具有较长的漂移区长度和较低的漂移区掺杂浓度，这导致器件具有较高的导通电阻。击穿电压和比导通电阻之间的这一矛盾关系，就是困扰业界的“硅极限”问题。
为了缓解这一矛盾，使器件同时具有高耐压与低比导通电阻，本专利在LDMOS横向漂移区中引入了介质槽。介质槽可以承受大部分横向耐压的同时缩短器件横向尺寸，大幅度降低芯片的面积。但是传统的介质槽LDMOS其比导通电阻仍然较大，未能进一步缓解耐压与比导通电阻的矛盾。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种横向高压器件，提高器件击穿电压的同时降低器件导通电阻。
为实现上述发明目的，本发明技术方案如下：
一种横向高压器件，其元胞结构包括第二型掺杂衬底、栅氧化层、覆盖介质层、源极第一型重掺杂区、第一型掺杂条、漏极第一型重掺杂区、源极第二型重掺杂区、第二型掺杂阱区、第二型掺杂条、源极接触电极、漏极接触电极、多晶硅栅、体场板、介质槽区；所述第二型掺杂衬底上表面设置有Z方向排列的第一型掺杂条和第二型掺杂条，所述第一型掺杂条、第二型掺杂条包围介质槽区，且被所述介质槽区截成U型，所述介质槽区上表面置有覆盖介质层，体场板深入介质槽区且其上端面与覆盖介质层上端面平齐，所述体场板左侧通过覆盖介质层与漏极接触电极相隔离，所述漏极接触电极下表面置有漏极第一型重掺杂区，所述漏极第一型重掺杂区下边面与第一型掺杂条、第二型掺杂条相接触，所述体场板右侧不与介质槽区右边缘接触，其右上方和介质槽区上方共同与源极接触电极相接触，所述源极接触电极右下方置有相互接触的源极第一型重掺杂区与源极第二型重掺杂区，所述源极第一型重掺杂区和源极第二型重掺杂区下表面与第二型掺杂阱区相接触，所述第二型掺杂阱区下表面与第二型掺杂条和部分第一型掺杂条相接触，所述第一型掺杂条不与第二型掺杂阱区接触的上表面置有栅氧化层，栅氧化层和多晶硅栅构成槽栅结构，所述栅氧化层为槽型且置于第二型掺杂阱区、覆盖介质层、源极第一型重掺杂区内，所述栅氧化层内部置有多晶硅栅，所述多晶硅栅不与栅氧化层边缘接触。
本发明总的技术方案：Z方向交叠的第一型掺杂条与第二型掺杂条形成横向超结结构，降低器件导通电阻的同时提高耐压；在此基础上引入介质槽，介质槽可以有效降低器件表面积，同时承受耐压，降低了器件的比导通电阻的同时保持器件高耐压；在介质槽内引入体场版，体场版在器件关态时调制电场辅助耗尽，有效利用器件左侧分担耐压，在器件开态时候引入电荷提高漂移区载流子数量；将传统槽栅结构分段，栅只置于第一型掺杂条上，当关态时，栅替代部分第二型掺杂阱区与第一型掺杂条接触，降低一个电场峰，开态时，由于第二型掺杂条不参与导电，栅除了原有的沟道外，其侧面也会形成两个导电沟道，增大沟道宽长比，增强电流能力；综上，本发明可以在提高器件击穿电压的同时，降低器件的比导通电阻。
具体的，所述体场板可为金属，也可以是掺杂多晶硅，可以是任何导电导体或半导体。
作为优选方式，其是SOI器件，对于SOI器件来说衬底为第一型硅或第二型硅。
作为优选方式，第二型掺杂衬底和第一型掺杂条、第二型掺杂条之间有外延层，或者外延层设置于SOI埋氧层和第一型掺杂条、第一型掺杂条之间。
作为优选方式，所述介质槽区，分为第一介质槽、第二介质槽、第三介质槽……，从上到下介电常数依次增大。
作为优选方式，所述漏极接触电极下方邻接体场板。规避漏端高电场，避免提前击穿。
具体的，所述体场板可为金属，也可以是掺杂多晶硅，可以是任何导电导体或半导体。
作为优选方式，将漏极第一型重掺杂区变为集电极第二型重掺杂区，所述器件由LDMOS变为LIGBT。
作为优选方式，所述第二型掺杂条与第一型掺杂条宽度不相同。
作为优选方式，第一型为P型，第二型为N型；或者第一型为N型，第二型为P型。
本发明的有益效果为：Z方向交叠的第一型掺杂条与第二型掺杂条形成横向超结结构，降低器件导通电阻的同时提高耐压；在此基础上引入介质槽，介质槽可以有效降低器件表面积，同时承受耐压，降低了器件的比导通电阻的同时保持器件高耐压；在介质槽内引入体场版，体场板在器件关态时调制电场辅助耗尽，有效利用器件左侧分担耐压，在器件开态时候引入电荷提高漂移区载流子数量；将传统槽栅结构分段，栅只置于第一型掺杂条上，当关态时，栅替代部分第二型掺杂阱与第一型掺杂条接触，降低一个电场峰，开态时，由于第二型掺杂条不参与导电，栅除了原有的沟道外，其侧面也会形成两个导电沟道，增大沟道宽长比，增强电流能力；综上，本发明可以在提高器件击穿电压的同时，降低器件的比导通电阻。
附图说明
图1是本发明实施例1的一种横向高压器件结构示意图；
图2是本发明实施例2中第一型掺杂条与第二型掺杂条宽度不同的一种示例结构示意图；
图3是本发明实施例4中介质槽区域由上下两种不同介电常数介质组成的一种示例结构示意图；
图4是本发明实施例5中介质槽区域由三种不同介电常数介质组成的一种示例结构示意图；
图5是本发明实施例3中漏极金属引入漏极体场板的一种示例结构示意图；
图6是本发明实施例6中介质槽区域置于外延层上的一种示例结构示意图；
图7是本发明实施例7的器件为LIGBT的一种示例结构示意图
图8是本发明实施例8的元胞结构置于SOI基上的一种示例结构示意图；
图9是本发明实施例9结构置于SOI埋氧层上的外延层上方的一种示例结构示意图；
其中，1为第二型掺杂衬底，2为介质槽区，3为SOI埋氧层，21为栅氧化层，22为覆盖介质层，31为源极第一型重掺杂区，32为第一型掺杂条，33为漏极第一型重掺杂区，34为外延层，41为源极第二型重掺杂区，42为第二型掺杂阱区，43为第二型掺杂条，46为集电极第二型重掺杂区，51为源极接触电极，52为多晶硅栅，53为体场板，54为漏极接触电极，56为体场板，61为第一介质槽，62为第二介质槽，63为第三介质槽。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
本发明通过在Z方向交叠的第一型掺杂条与第二型掺杂条形成横向超结结构，降低器件导通电阻的同时提高耐压；在此基础上引入介质槽，介质槽可以有效降低器件表面积，同时承受耐压，降低了器件的比导通电阻的同时保持器件高耐压；在介质槽内引入体场版，体场版在器件关态时调制电场辅助耗尽，有效利用器件左侧分担耐压，在器件开态时候引入电荷提高漂移区载流子数量；将传统槽栅结构分段，栅只置第一型掺杂条上，当关态时，栅替代部分第二型掺杂阱区与第一型掺杂条接触，降低一个电场峰，开态时，由于第二型掺杂条不参与导电，栅除了原有的沟道外，其侧面也会形成两个导电沟道，增大沟道宽长比，增强电流能力；综上，本发明可以在提高器件击穿电压的同时，降低器件的比导通电阻。
实施例1
图1所示为本发明的一种横向高压器件，其元胞结构包括第二型掺杂衬底1、栅氧化层21、覆盖介质层22、源极第一型重掺杂区31、第一型掺杂条32、漏极第一型重掺杂区33、源极第二型重掺杂区41、第二型掺杂阱区42、第二型掺杂条43、源极接触电极51、漏极接触电极54、多晶硅栅52、体场板53、介质槽区2；所述第二型掺杂衬底1上表面设置有Z方向排列的第一型掺杂条32和第二型掺杂条43，所述第一型掺杂条32、第二型掺杂条43包围介质槽区2，且被所述介质槽区2截成U型，所述介质槽区2上表面置有覆盖介质层22，体场板53深入介质槽区2且其上端面与覆盖介质层22上端面平齐，所述体场板53左侧通过覆盖介质层22与漏极接触电极54相隔离，所述漏极接触电极54下表面置有漏极第一型重掺杂区33，所述漏极第一型重掺杂区33下边面与第一型掺杂条32、第二型掺杂条43相接触，所述体场板53右侧不与介质槽区2右边缘接触，其右上方和介质槽区2上方共同与源极接触电极51相接触，所述源极接触电极51右下方置有相互接触的源极第一型重掺杂区31与源极第二型重掺杂区41，所述源极第一型重掺杂区31和源极第二型重掺杂区41下表面与第二型掺杂阱区42相接触，所述第二型掺杂阱区42下表面与第二型掺杂条43和部分第一型掺杂条32相接触，所述第一型掺杂条32不与第二型掺杂阱区42接触的上表面置有栅氧化层21，栅氧化层21和多晶硅栅52构成槽栅结构，所述栅氧化层21为槽型且置于第二型掺杂阱区42、覆盖介质层22、源极第一型重掺杂区31内，所述栅氧化层21内部置有多晶硅栅52，所述多晶硅栅52不与栅氧化层21边缘接触。
上述技术方案提供的一种横向高压器件，特点在于：Z方向交叠的第一型掺杂条与第二型掺杂条形成横向超结结构，降低器件导通电阻的同时提高耐压；在此基础上引入介质槽，介质槽可以有效降低器件表面积，同时承受耐压，降低了器件的比导通电阻的同时保持器件高耐压；在介质槽内引入体场版，体场版在器件关态时调制电场辅助耗尽，有效利用器件左侧分担耐压，在器件开态时候引入电荷提高漂移区载流子数量；将传统槽栅结构分段，栅只置于第一型掺杂条上，当关态时，栅替代部分第二型掺杂阱区与第一型掺杂条接触，降低一个电场峰，开态时，由于第二型掺杂条不参与导电，栅除了原有的沟道外，其侧面也会形成两个导电沟道，增大沟道宽长比，增强电流能力；综上，本发明可以在提高器件击穿电压的同时，降低器件的比导通电阻。
实施例2
如图2所示，本实施例和实施例1基本相同，区别在于：所述第二型掺杂条与第一型掺杂条宽度不相同。
实施例3
如图5所示，本实施例和实施例1基本相同，区别在于：所述漏极接触电极54右侧下方邻接体场板56。规避漏端高电场，避免提前击穿。
具体的，所述体场板可为金属，也可以是掺杂多晶硅，可以是任何导电导体或半导体。
实施例4
如图3所示，本实施例和实施例1基本相同，区别在于：所述介质槽区2，由上下不同介电常数的第一介质槽61、第二介质槽62组成，第一介质槽61介电常数低于第二介质槽62。
实施例5
如图4所示，本实施例和实施例1基本相同，区别在于：所述介质槽区2，分为第一介质槽61、第二介质槽62、第三介质槽63。从上到下介电常数依次增大。
实施例6
如图6所示，本实施例和实施例1基本相同，区别在于：所述元胞结构置于衬底1上的外延层34中。
具体的，所述外延层为第一型硅或者第二型硅。
实施例7
如图7所示，本实施例和实施例1基本相同，区别在于：所述元胞结构将漏极第一型重掺杂区33变为集电极第二型重掺杂区46，所述器件由LDMOS变为LIGBT。
实施例8
如图8所示，本实施例和实施例1基本相同，区别在于：所述元胞结构置于SOI埋氧层3上。
实施例9
如图9所示，本实施例和实施例1基本相同，区别在于：第二型掺杂衬底1上方设有埋氧层3，埋氧层3上外延一层外延层34，所述元胞结构置于外延层34上。
具体的，所述外延层34为第一型硅或者第二型硅。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (8)

1.一种横向高压器件，其特征在于：其元胞结构包括第二型掺杂衬底(1)、栅氧化层(21)、覆盖介质层(22)、源极第一型重掺杂区(31)、第一型掺杂条(32)、漏极第一型重掺杂区(33)、源极第二型重掺杂区(41)、第二型掺杂阱区(42)、第二型掺杂条(43)、源极接触电极(51)、漏极接触电极(54)、多晶硅栅(52)、体场板(53)、介质槽区(2)；所述第二型掺杂衬底(1)上表面设置有Z方向排列的第一型掺杂条(32)和第二型掺杂条(43)，所述第一型掺杂条(32)、第二型掺杂条(43)包围介质槽区(2)，且被所述介质槽区(2)截成U型，所述介质槽区(2)上表面置有覆盖介质层(22)，体场板(53)深入介质槽区(2)且其上端面与覆盖介质层(22)上端面平齐，所述体场板(53)左侧通过覆盖介质层(22)与漏极接触电极(54)相隔离，所述漏极接触电极(54)下表面置有漏极第一型重掺杂区(33)，所述漏极第一型重掺杂区(33)下边面与第一型掺杂条(32)、第二型掺杂条(43)相接触，所述体场板(53)右侧不与介质槽区(2)右边缘接触，其右上方和介质槽区(2)上方共同与源极接触电极(51)相接触，所述源极接触电极(51)右下方置有相互接触的源极第一型重掺杂区(31)与源极第二型重掺杂区(41)，所述源极第一型重掺杂区(31)和源极第二型重掺杂区(41)下表面与第二型掺杂阱区(42)相接触，所述第二型掺杂阱区(42)下表面与第二型掺杂条(43)和部分第一型掺杂条(32)相接触，所述第一型掺杂条(32)不与第二型掺杂阱区(42)接触的上表面置有栅氧化层(21)，栅氧化层(21)和多晶硅栅(52)构成槽栅结构，所述栅氧化层(21)为槽型且置于第二型掺杂阱区(42)、覆盖介质层(22)、源极第一型重掺杂区(31)内，所述栅氧化层(21)内部置有多晶硅栅(52)，所述多晶硅栅(52)不与栅氧化层(21)边缘接触。
2.根据权利要求1所述的一种横向高压器件，其特征在于：其是SOI器件，对于SOI器件来说衬底为第一型硅或第二型硅。
3.根据权利要求1所述的一种横向高压器件，其特征在于：第二型掺杂衬底(1)和第一型掺杂条(32)、第二型掺杂条(43)之间有外延层(34)，或者外延层(34)设置于SOI埋氧层(3)和第一型掺杂条(32)、第一型掺杂条(43)之间。
4.根据权利要求1所述的一种横向高压器件，其特征在于：所述介质槽区(2)，分为第一介质槽(61)、第二介质槽(62)、第三介质槽(63)……，从上到下介电常数依次增大。
5.根据权利要求1所述的一种横向高压器件，其特征在于：所述漏极接触电极(54)右侧下方邻接体场板(56)。
6.根据权利要求1所述的一种横向高压器件，其特征在于：将漏极第一型重掺杂区(33)变为集电极第二型重掺杂区(46)，所述器件由LDMOS变为LIGBT。
7.根据权利要求1所述的一种横向高压器件，其特征在于：所述第二型掺杂条(43)与第一型掺杂条(32)宽度不相同。
8.根据权利要求1至7任意一项所述的一种横向高压器件，其特征在于：第一型为P型，第二型为N型；或者第一型为N型，第二型为P型。
CN201710630197.0A 2017-07-28 2017-07-28 一种横向高压器件 Pending CN107425052A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710630197.0A CN107425052A (zh) 2017-07-28 2017-07-28 一种横向高压器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710630197.0A CN107425052A (zh) 2017-07-28 2017-07-28 一种横向高压器件

Publications (1)

Publication Number Publication Date
CN107425052A true CN107425052A (zh) 2017-12-01

Family

ID=60430333

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710630197.0A Pending CN107425052A (zh) 2017-07-28 2017-07-28 一种横向高压器件

Country Status (1)

Country Link
CN (1) CN107425052A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109119461A (zh) * 2018-08-28 2019-01-01 电子科技大学 一种超结mos型功率半导体器件及其制备方法
CN109192778A (zh) * 2018-08-01 2019-01-11 长沙理工大学 一种具有双纵向场板的分离栅槽型功率器件
CN114093937A (zh) * 2021-11-25 2022-02-25 中国电子科技集团公司第二十四研究所 一种双极晶体管及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8399907B2 (en) * 2006-10-27 2013-03-19 Power Integrations, Inc. VTS insulated gate bipolar transistor
CN103489915A (zh) * 2013-09-16 2014-01-01 电子科技大学 一种横向高压超结功率半导体器件
CN103715238A (zh) * 2013-12-30 2014-04-09 电子科技大学 一种超低比导通电阻的横向高压器件
CN103904124A (zh) * 2014-04-10 2014-07-02 电子科技大学 具有u型延伸栅的soi槽型ldmos器件
CN104078498A (zh) * 2014-07-14 2014-10-01 东南大学 一种沟槽隔离横向绝缘栅双极型晶体管
JP2016207876A (ja) * 2015-04-24 2016-12-08 富士電機株式会社 半導体装置
CN106711186A (zh) * 2016-12-08 2017-05-24 长沙理工大学 一种低比导的高压功率器件

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8399907B2 (en) * 2006-10-27 2013-03-19 Power Integrations, Inc. VTS insulated gate bipolar transistor
CN103489915A (zh) * 2013-09-16 2014-01-01 电子科技大学 一种横向高压超结功率半导体器件
CN103715238A (zh) * 2013-12-30 2014-04-09 电子科技大学 一种超低比导通电阻的横向高压器件
CN103904124A (zh) * 2014-04-10 2014-07-02 电子科技大学 具有u型延伸栅的soi槽型ldmos器件
CN104078498A (zh) * 2014-07-14 2014-10-01 东南大学 一种沟槽隔离横向绝缘栅双极型晶体管
JP2016207876A (ja) * 2015-04-24 2016-12-08 富士電機株式会社 半導体装置
CN106711186A (zh) * 2016-12-08 2017-05-24 长沙理工大学 一种低比导的高压功率器件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
WENTONG ZHANG ET AL: "A Novel Vertical Field Plate Lateral Device With Ultralow Specific On-Resistance", 《IEEE TRANSACTIONS ON ELECTRON DEVICES》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109192778A (zh) * 2018-08-01 2019-01-11 长沙理工大学 一种具有双纵向场板的分离栅槽型功率器件
CN109119461A (zh) * 2018-08-28 2019-01-01 电子科技大学 一种超结mos型功率半导体器件及其制备方法
CN114093937A (zh) * 2021-11-25 2022-02-25 中国电子科技集团公司第二十四研究所 一种双极晶体管及其制备方法
CN114093937B (zh) * 2021-11-25 2023-08-22 中国电子科技集团公司第二十四研究所 一种双极晶体管及其制备方法

Similar Documents

Publication Publication Date Title
CN104201206B (zh) 一种横向soi功率ldmos器件
CN101969074B (zh) 一种高压ldmos器件
CN103715238B (zh) 一种超低比导通电阻的横向高压器件
CN103904124B (zh) 具有u型延伸栅的soi槽型ldmos器件
CN109192778A (zh) 一种具有双纵向场板的分离栅槽型功率器件
CN102891168A (zh) 用于高压端接的带场阈值mosfet的半导体器件
CN103928522B (zh) 一种槽型积累层mosfet器件
CN106024858A (zh) 一种具有三栅结构的hk soi ldmos器件
CN103022134B (zh) 一种超低比导通电阻的soi横向高压功率器件
CN102157560A (zh) 一种高压ldmos器件
CN106531802A (zh) 低比导的新型高压sj功率器件
CN107564965B (zh) 一种横向双扩散mos器件
CN103280457A (zh) 一种超低比导通电阻的横向高压功率器件及制造方法
CN107425052A (zh) 一种横向高压器件
CN104752512A (zh) 一种具有多电极结构的横向高压器件
CN107275388A (zh) 一种横向高压器件
CN107546274B (zh) 一种具有阶梯型沟槽的ldmos器件
CN208028069U (zh) 具有埋层结构的新型双面阶梯埋氧型soi ldmos
CN107359192A (zh) 一种横向高压器件
CN108258050A (zh) 高k介质沟槽横向超结双扩散金属氧化物元素半导体场效应管及其制作方法
CN102800688A (zh) 半导体结构及其操作方法
CN112993021A (zh) 横向双扩散金属氧化物半导体场效应管
CN107359195B (zh) 一种高耐压横向超结器件
CN107359194B (zh) 一种消除高电场的器件
CN112909081B (zh) 一种横向功率器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20171201