CN103928522B - 一种槽型积累层mosfet器件 - Google Patents
一种槽型积累层mosfet器件 Download PDFInfo
- Publication number
- CN103928522B CN103928522B CN201410142500.9A CN201410142500A CN103928522B CN 103928522 B CN103928522 B CN 103928522B CN 201410142500 A CN201410142500 A CN 201410142500A CN 103928522 B CN103928522 B CN 103928522B
- Authority
- CN
- China
- Prior art keywords
- conduction type
- layer
- grooved
- mosfet element
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000009825 accumulation Methods 0.000 title claims abstract description 52
- 239000004065 semiconductor Substances 0.000 claims abstract description 129
- 239000003989 dielectric material Substances 0.000 claims abstract description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 36
- 239000000463 material Substances 0.000 claims description 26
- 239000004020 conductor Substances 0.000 claims description 20
- 235000012239 silicon dioxide Nutrition 0.000 claims description 18
- 239000000377 silicon dioxide Substances 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 13
- 238000000605 extraction Methods 0.000 claims description 6
- 230000007423 decrease Effects 0.000 claims description 3
- 230000005684 electric field Effects 0.000 abstract description 13
- 238000011982 device technology Methods 0.000 abstract description 2
- 238000009826 distribution Methods 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000011218 segmentation Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- 230000018199 S phase Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910003465 moissanite Inorganic materials 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000005404 monopole Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Thin Film Transistor (AREA)
Abstract
一种槽型积累层MOSFET器件，属于功率半导体器件技术领域。本发明在纵向MOSFET器件的源漏之间的漂移区中引入介质槽，槽内填充介电常数较小的介质材料；介质槽被第二导电类型重掺杂栅端欧姆接触区、第二导电类型高阻区、第一导电类型高阻区、第一导电类型重掺杂场截止区和第二导电类型漏端接触区构成的辅助电荷积累层所包围，辅助电荷积累层又被介质隔离层所包围。本发明通过引入辅助电荷积累层，器件正向导通时在漂移区内靠近介质隔离层附近形成高浓度的载流子积累层，从而大幅降低导通电阻，进而降低功耗；在器件关断时提高介质槽中的电场强度从而提高器件耐压；同时介质槽在提高器件耐压的同时缩小了器件的横向尺寸，降低了比导通电阻。
Description
技术领域
本发明属于功率半导体器件技术领域，涉及横向MOSFET(MetalOxideSemiconductorfieldeffecttransistor，金属-氧化物-半导体场效应晶体管)器件。
背景技术
功率MOSFET的关键参数是高压和低导通电阻。由于MOSFET属于单极型器件，其漂移区长度需要随器件耐压提高而增加，与此同时漂移区浓度还需降低；而且，对于高压器件，漂移区电阻占器件导通电阻的80％以上。因而，这造成两种不利影响：1.器件(或电路)的芯片面积增加、成本增大；2.器件的比导通电阻Ron,sp(比导通电阻＝导通电阻×器件面积)按照与耐压BV的关系式Ron,sp∝BV2.5急剧增加。比导通电阻的增大导致功耗急剧增加，并且器件的开关速度也随之降低。
与常规的功率MOSFET相比，带有介质槽结构的MOSFET中的介质槽不仅沿纵向折叠漂移区，缩小器件横向尺寸，而且能够增强有源层内的多维度耗尽，提高漂移区浓度和体内电场强度。这两种效果一方面提高器件的耐压，另一方面降低比导通电阻，因而得到了广泛的应用。
为了缓解常规功率MOSFET的比导通电阻Ron,sp与耐压BV之间Ron,sp∝BV2.5的关系，业内学者提出了基于槽技术的MOSFET结构。文献Won-SoSon，Young-HoSohn，Sie-YoungChoi，【EffectsofatrenchunderthegateinhighvoltageRESURFLDMOSFETforSOIpowerintegratedcircuits】Solid-StateElectronics48(2004)(1629-1635)提出了带有槽的RESURFLDMOS(器件结构如图1所示)。该器件将介质槽6引入栅电极G末端附近直至漏区之间的漂移区。当掺杂浓度提高时，介质槽6降低栅电极G末端下硅表面的高电场，避免此处提前击穿，并且降低漏区边缘的硅表面的电场峰值，避免此处提前击穿，从而在降低比导通电阻的同时提高了器件的耐压。中国专利(201010173833.X，2010.05.17，【SOI横向MOSFET器件】)(器件结构如图2所示)利用介质槽折叠漂移区提高了耐压，同时采用槽栅41和埋栅42使沟道密度和电流密度增加使得比导通电阻降低进而降低功耗。文献WentongZhang,MingQiao,LijuanWu,KeYe,ZhuoWang,ZhigangWang,XiaorongLuo,SenZhang,WeiSu,BoZhangandZhaojiLi，【Ultra-lowSpecificOn-resistanceSOIHighVoltageTrenchLDMOSwithDielectricFieldEnhancementBasedonENBULFConcept】提出的ENBULFLDMOS(器件结构如图3所示)利用介质槽和超结技术的结合，在缩短漂移区长度的同时，提高了漂移区的掺杂浓度，从而提出了耐压为684V，比导通电阻为48.5mΩ·cm2器件。
以上器件的导通电阻均强烈依赖于漂移区掺杂浓度，但漂移区掺杂浓度不能太高，必须满足RESURF原理才能在阻断状况下完全耗尽，以达到器件耐高压。这也就形成导通电阻与耐压之间的矛盾。
发明内容
本发明所要解决的技术问题在于提供一种槽型积累层MOSFET器件。在导通状态，利用电荷积累层降低比导通电阻；在阻断状态，借助介质槽承受耐压。由于比导通电阻由漂移区中电荷积累决定，基本不取决于漂移区掺杂浓度，这样就有效缓解了器件的比导通电阻Ron,sp与耐压BV之间Ron,sp∝BV2.5的矛盾。
本发明技术方案是：
一种槽型积累层MOSFET器件，如图4a至图4e所示，包括第二导电类型半导体衬底1和位于第二导电类型半导体衬底1表面的第一导电类型半导体有源层3。有源层3表面两侧分别具有第二导电类型半导体体区9和第一导电类型重掺杂半导体漏区14，其中第二导电类型半导体体区9中具有相互独立的第一导电类型重掺杂半导体源区11和第二导电类型重掺杂半导体体接触区10，第一导电类型重掺杂半导体源区11和第二导电类型重掺杂半导体体接触区10的引出端均与金属源极S相连，第一导电类型重掺杂半导体漏区14的引出端与金属漏极D相连。第二导电类型半导体体区9和第一导电类型重掺杂半导体漏区14之间的有源层3中具有一介质槽6，介质槽6内填充有介电常数小于有源层3介电常数的介质材料；介质槽6的纵向深度大于第二导电类型半导体体区9的纵向深度但小于有源层3的厚度。介质槽6的两侧及底面被一个与介质槽6相接触的辅助电荷积累层所包围，所述辅助电荷积累层由第二导电类型重掺杂栅端欧姆接触区12a、第二导电类型高阻区5a、第一导电类型高阻区5b、第一导电类型重掺杂场截止区13和第二导电类型漏端接触区12b构成；第二导电类型重掺杂栅端欧姆接触区12a的引出端接金属栅极G，第二导电类型重掺杂栅端欧姆接触区12a的下方接第二导电类型高阻区5a，第二导电类型漏端接触区12b的引出端接金属漏极D，第二导电类型漏端接触区12b的下方接第一导电类型重掺杂场截止区13，第一导电类型高阻区5b的一端接第二导电类型高阻区5a，另一端接第一导电类型重掺杂场截止区13。所述辅助电荷积累层的两侧及底面被一个与辅助电荷积累层相接触的介质隔离层4所包围，使得辅助电荷积累层夹于介质隔离层4和介质槽6之间。位于第二导电类型半导体体区9和第一导电类型重掺杂半导体漏区14之间、除去介质隔离层4所包围区域的有源层区域形成第一导电类型半导体漂移区3a，第一导电类型半导体漂移区3a与辅助电荷积累层之间隔着介质隔离层4；第一导电类型重掺杂半导体源区11和第二导电类型半导体体区9与介质隔离层4相接触。
进一步地，本发明提供的槽型积累层MOSFET器件中，所述介质槽6内可填充两种或两种以上介电常数不同介质材料，不同介质材料的介电常数沿介质槽纵向方向自下而上逐渐递减。多种填充介质在不同介质界面处引入的电场尖峰，能起到调制体内电场，提高器件耐压的作用。
进一步地，本发明提供的槽型积累层MOSFET器件中，第二导电类型半导体体区9中的第一导电类型重掺杂半导体源区11被分成两部分11a和11b，两部分第一导电类型重掺杂半导体源区分别居于第二导电类型重掺杂半导体体接触区10的两侧；同时，第二导电类型半导体体区9远离介质隔离层4的一侧中还具有一个槽栅结构，所述槽栅结构由栅导电材料8和栅介质材料7构成，其中栅导电材料8的引出端与金属栅极相连，栅导电材料与第一导电类型重掺杂半导体源区的一部分11b、第二导电类型半导体体区9和第一导电类型半导体漂移区3a之间隔着栅介质材料7。
第二导电类型半导体体区9中的第一导电类型重掺杂半导体源区11被分成两部分11a和11b，两部分第一导电类型重掺杂半导体源区分别居于第二导电类型重掺杂半导体体接触区10的两侧；同时，第二导电类型半导体体区9远离介质隔离层4的一侧表面还具有一个平面栅结构，所述平面栅结构由栅导电材料和栅介质材料7构成，其中栅导电材料8的引出端与金属栅极相连，栅导电材料与第一导电类型重掺杂半导体源区的一部分11b、第二导电类型半导体体区9和第一导电类型半导体漂移区3a之间隔着栅介质材料7。
进一步地，本发明提供的槽型积累层MOSFET器件中，在半导体衬底(1)和有源层(3)之间还具有一层介质埋层(2)，使得整体器件形成槽型SOI积累层MOSFET器件。
此外，本领域技术人员应当知道，本发明提供的槽型积累层MOSFET器件中，所述介质隔离层4材料可以采用二氧化硅或介电系数比二氧化硅高的介质材料；所述介质埋层2材料可以采用二氧化硅或介电常数低于二氧化硅的介质材料；所述有源层3可以采用采用Si、SiC、SiGe、GaAs或GaN半导体材料形成；辅助电荷积累层中的半导体可以采用多晶半导体或单晶半导体材料，其中采用多晶半导体材料的工艺更为简单。
本发明的有益效果是：
与现有结构相比，本发明提出的槽型积累层MOSFET器件，其实质是在普通横向MOSFET器件中，采用辅助电荷积累层和隔离介质层形成一种从器件源端延伸至器件漏端的延伸栅结构，并配合采用介质槽结构，最终达到显著提高器件的电学性能的目的：(1)辅助电荷积累层在器件导通状态通过介质隔离层，在介质隔离层/漂移区界面感应出高浓度的多数载流子的积累层从而显著降低比导通电阻；使导通电阻不取决于漂移区掺杂浓度；(2)器件的介质槽折叠漂移区，使得在器件横向长度相同条件下耐压得到提高，因此，降低比导通电阻并提高耐压；(3)辅助电荷积累层在器件关断状态显著提高介质槽中的电场强度从而有效提高器件耐压。
附图说明
图1是现有技术中带有槽的RESURFLDMOS结构示意图。
图2是现有技术中SOI横向MOSFET器件结构示意图。
图3是现有技术中ENBULFLDMOS结构示意图。
图4a是本发明提出的槽型积累层MOSFET器件的结构示意图之一。
图4b是本发明提出的槽型积累层MOSFET器件的结构示意图之二(双槽栅结构)。
图4c是本发明提出的槽型积累层MOSFET器件的结构示意图之三(槽栅加平面栅)。
图4d是本发明提出的应用于SOI的槽型积累层MOSFET器件的结构示意图。
图4e是本发明提出的介质槽采用分段变化介电系数介质材料结构的一种槽型积累层MOSFET器件的结构示意图。
图5a是本发明提出的应用于SOI的槽型积累层MOSFET器件在关断耐压状态下的二维等势线分布图。
图5b是本发明提出的应用于SOI的槽型积累层MOSFET器件在正向导通状态下的二维电流线分布图。
图6是本发明提出的应用于SOI的槽型积累层MOSFET器件在正向导通状态下的漂移区中一维电荷浓度分布图。
附图标记：
1是衬底层；2是介质埋层；3是有源层；3a是第一导电类型半导体漂移区；4是介质隔离层；5a是第二导电类型高阻区；5b是第一导电类型高阻区；6是介质槽；7是栅介质材料；8是栅导电材料；9是第二导电类型半导体体区；10是第二导电类型重掺杂半导体体接触区；11是第一导电类型重掺杂半导体源区；11a是第一导电类型重掺杂半导体源区的一部分；11b是第一导电类型重掺杂半导体源区的另一部分；12a是第二导电类型重掺杂栅端欧姆接触区；12b是第二导电类型漏端接触区；13是第一导电类型重掺杂场截止区；14是第一导电类型重掺杂半导体漏区；32是P型条；33是N型条；41是槽栅；42是埋栅；S是金属源极；D是金属漏极；G是金属栅极。
具体实施方式
下面结合附图以及实例，以N沟道槽型积累层MOSFET器件为例，详细陈述本发明的技术方案。若无特别说明，所述技术方案同样适用于体硅以及P沟道器件。
实施例1
图4a给出了一种典型的槽型积累层MOSFET器件的结构剖视图，包括第二导电类型半导体衬底1和位于第二导电类型半导体衬底1表面的第一导电类型半导体有源层3。有源层3表面两侧分别具有第二导电类型半导体体区9和第一导电类型重掺杂半导体漏区14，其中第二导电类型半导体体区9中具有相互独立的第一导电类型重掺杂半导体源区11和第二导电类型重掺杂半导体体接触区10，第一导电类型重掺杂半导体源区11和第二导电类型重掺杂半导体体接触区10的引出端均与金属源极S相连，第一导电类型重掺杂半导体漏区14的引出端与金属漏极D相连。第二导电类型半导体体区9和第一导电类型重掺杂半导体漏区14之间的有源层3中具有一介质槽6，介质槽6内填充有介电常数小于有源层3介电常数的介质材料；介质槽6的纵向深度大于第二导电类型半导体体区9的纵向深度但小于有源层3的厚度。介质槽6的两侧及底面被一个与介质槽6相接触的辅助电荷积累层所包围，所述辅助电荷积累层由第二导电类型重掺杂栅端欧姆接触区12a、第二导电类型高阻区5a、第一导电类型高阻区5b、第一导电类型重掺杂场截止区13和第二导电类型漏端接触区12b构成；第二导电类型重掺杂栅端欧姆接触区12a的引出端接金属栅极G，第二导电类型重掺杂栅端欧姆接触区12a的下方接第二导电类型高阻区5a，第二导电类型漏端接触区12b的引出端接金属漏极D，第二导电类型漏端接触区12b的下方接第一导电类型重掺杂场截止区13，第一导电类型高阻区5b的一端接第二导电类型高阻区5a，另一端接第一导电类型重掺杂场截止区13。所述辅助电荷积累层的两侧及底面被一个与辅助电荷积累层相接触的介质隔离层4所包围，使得辅助电荷积累层夹于介质隔离层4和介质槽6之间。位于第二导电类型半导体体区9和第一导电类型重掺杂半导体漏区14之间、除去介质隔离层4所包围区域的有源层区域形成第一导电类型半导体漂移区3a，第一导电类型半导体漂移区3a与辅助电荷积累层之间隔着介质隔离层4；第一导电类型重掺杂半导体源区11和第二导电类型半导体体区9与介质隔离层4相接触。
实施例2
图4b给出了一种双槽栅的槽型积累层MOSFET器件的结构剖视图。与实施例1相比，本器件除了由辅助电荷积累层和介质隔离层构成的栅结构外，在漂移区(或第二导电类型半导体体区9中)中还具有槽栅结构。
第二导电类型半导体体区9中的第一导电类型重掺杂半导体源区11被分成两部分11a和11b，两部分第一导电类型重掺杂半导体源区分别居于第二导电类型重掺杂半导体体接触区10的两侧；同时，第二导电类型半导体体区9远离介质隔离层4的一侧中还具有一个槽栅结构，所述槽栅结构由栅导电材料8和栅介质材料7构成，其中栅导电材料8的引出端与金属栅极相连，栅导电材料与第一导电类型重掺杂半导体源区的一部分11b、第二导电类型半导体体区9和第一导电类型半导体漂移区3a之间隔着栅介质材料7。本例器件与实施例1中的器件相比具有更低的比导通电阻。
实施例3
图4c给出了一种集成平面栅和槽栅的槽型积累层MOSFET器件的结构剖视图。与实施例2相比，本例器件未采用实施例2中的槽栅结构而改用在所述有源层上方引入平面栅8，栅端导电材料与体区之间由薄的介质层隔离。
第二导电类型半导体体区9中的第一导电类型重掺杂半导体源区11被分成两部分11a和11b，两部分第一导电类型重掺杂半导体源区分别居于第二导电类型重掺杂半导体体接触区10的两侧；同时，第二导电类型半导体体区9远离介质隔离层4的一侧表面还具有一个平面栅结构，所述平面栅结构由栅导电材料和栅介质材料7构成，其中栅导电材料8的引出端与金属栅极相连，栅导电材料与第一导电类型重掺杂半导体源区的一部分11b、第二导电类型半导体体区9和第一导电类型半导体漂移区3a之间隔着栅介质材料7。本例器件与实施例2中的器件相比工艺更为简单，但是采用平面栅结构会存在JFET(JunctionFieldEffectTransistor)效应，因此实施例3的比导通电阻相比实施例2较高。
实施例4
图4d给出了应用于SOI的一种槽型积累层MOSFET器件的结构剖视图。与实施例1相比，本例器件中，在衬底层1和有源层3之间增加了介质埋层2，因而避免了体硅器件中的衬底泄露电流，具有更好的隔离性，更有利于集成。但是采用SOI材料，增加了材料成本。
实施例5
图4e给出了介质槽6采用分段变化介电系数介质材料结构的一种槽型积累层MOSFET器件的结构剖视图。与实施例1相比，本例器件中，介质槽6采用介电系数从上到下分段增加的几种介质材料，这种分段变化介电系数介质材料会在关断耐压状态在漂移区中引入电场尖峰从而进一步调节漂移区电场分布，提高器件的耐压，减小漂移区长度和降低比导通电阻。
本发明的上述几种实例所描述的横向槽型MOSFET器件，其有源层3可以采用Si、SiC、SiGe、SiGe、GaA或者GaN等半导体材料，这几种材料相对技术成熟，易于取材。对于介质埋层2，工艺成熟常用的材料为SiO2，也可以采用介电系数低于SiO2的低K介质。由高斯定理可得，介质埋层中绝缘材料的介电系数越低，埋层中的电场越强，从而SOI器件的纵向耐压越大，因此低K介质的埋层材料更有利于SOI器件耐压的提高。对于介质槽6中的材料，工艺成熟常用的材料为SiO2,有高斯定理可得，也可以采用介电系数低于SiO2的低K介质来提高横向耐压减小漂移区长度和降低比导通电阻。
本发明的上述几种实例所描述的横向槽型MOSFET器件，其介质隔离层4可以采用SiO2，也可以采用介电系数高于SiO2的高K介质。介电系数的提高会增加正向导通时，辅助电荷积累层在漂移区感应出的多数载流子积累的浓度，从而降低比导通电阻。
图5a给出了本发明所公开的应用于SOI的槽型积累层MOSFET器件在关断耐压状态下的二维等势线分布图，其耐压为661.6V。由图5a可知，在器件关断耐压状态，辅助电荷积累层显著提高介质槽中的电场强度，调节漂移区中电场分布，使得器件内电势分布更加均匀。
图5b给出了本发明所公开的应用于SOI的槽型积累层MOSFET器件在正向导通状态下的二维电流线分布图。由图5b可以看出，此器件在导通状态下，漂移区中的电流线几乎全部集中在介质隔离层侧壁的电子积累层。而且在此状态下的比导通电阻仅为12.4mΩ·cm2(VG＝15V)。同时图6给出了本发明公开的应用于SOI的一种槽型积累层MOSFET器件在导通状态下，在其靠近漏端距离有源层上表面10μm处，从漂移区与介质隔离层的界面到距离此界面1μm范围内的电子分布。由此可得，在正向导通状态，高浓度电荷积累层在漂移区感应出厚度大约为0.1μm的多数载流子积累层，最高浓度可达1018cm-3。
综上，由图5a、图5b以及图6可知，与常规横向槽型MOSFET(无辅助电荷积累层)相比，本发明公开的一种槽型积累层MOSFET器件在耐压状态下辅助电荷积累层显著提高介质槽中的电场强度从而有效提高器件耐压。在器件导通状态下，辅助电荷积累层在漂移区感应出多数载流子的积累层，从而在漂移区形成载流子的超低电阻通道。因此显著降低了器件的比导通电阻。
Claims (14)
1.一种槽型积累层MOSFET器件，包括第二导电类型半导体衬底(1)和位于第二导电类型半导体衬底(1)表面的第一导电类型半导体有源层(3)；有源层(3)表面两侧分别具有第二导电类型半导体体区(9)和第一导电类型重掺杂半导体漏区(14)，其中第二导电类型半导体体区(9)中具有相互独立的第一导电类型重掺杂半导体源区(11)和第二导电类型重掺杂半导体体接触区(10)，第一导电类型重掺杂半导体源区(11)和第二导电类型重掺杂半导体体接触区(10)的引出端均与金属源极(S)相连，第一导电类型重掺杂半导体漏区(14)的引出端与金属漏极(D)相连；第二导电类型半导体体区(9)和第一导电类型重掺杂半导体漏区(14)之间的有源层(3)中具有一介质槽(6)，介质槽(6)内填充有介电常数小于有源层(3)介电常数的介质材料；介质槽(6)的纵向深度大于第二导电类型半导体体区(9)的纵向深度但小于有源层(3)的厚度；介质槽(6)的两侧及底面被一个与介质槽(6)相接触的辅助电荷积累层所包围，所述辅助电荷积累层由第二导电类型重掺杂栅端欧姆接触区(12a)、第二导电类型高阻区(5a)、第一导电类型高阻区(5b)、第一导电类型重掺杂场截止区(13)和第二导电类型漏端接触区(12b)构成；第二导电类型重掺杂栅端欧姆接触区(12a)的引出端接金属栅极(G)，第二导电类型重掺杂栅端欧姆接触区(12a)的下方接第二导电类型高阻区(5a)，第二导电类型漏端接触区(12b)的引出端接金属漏极(D)，第二导电类型漏端接触区(12b)的下方接第一导电类型重掺杂场截止区(13)，第一导电类型高阻区(5b)的一端接第二导电类型高阻区(5a)，另一端接第一导电类型重掺杂场截止区(13)；所述辅助电荷积累层的两侧及底面被一个与辅助电荷积累层相接触的介质隔离层(4)所包围，使得辅助电荷积累层夹于介质隔离层(4)和介质槽(6)之间；位于第二导电类型半导体体区(9)和第一导电类型重掺杂半导体漏区(14)之间、除去介质隔离层(4)所包围区域的有源层区域形成第一导电类型半导体漂移区(3a)，第一导电类型半导体漂移区(3a)与辅助电荷积累层之间隔着介质隔离层(4)；第一导电类型重掺杂半导体源区(11)和第二导电类型半导体体区(9)与介质隔离层(4)相接触。
2.根据权利要求1所述的槽型积累层MOSFET器件，其特征在于，所述介质槽(6)内填充两种或两种以上介电常数不同介质材料，不同介质材料的介电常数沿介质槽纵向方向自下而上逐渐递减。
3.根据权利要求1或2所述的槽型积累层MOSFET器件，其特征在于，第二导电类型半导体体区(9)中的第一导电类型重掺杂半导体源区(11)被分成两部分(11a和11b)，两部分第一导电类型重掺杂半导体源区分别居于第二导电类型重掺杂半导体体接触区(10)的两侧；同时，第二导电类型半导体体区(9)远离介质隔离层(4)的一侧中还具有一个槽栅结构，所述槽栅结构由栅导电材料(8)和栅介质材料(7)构成，其中栅导电材料(8)的引出端与金属栅极相连，栅导电材料与第一导电类型重掺杂半导体源区的一部分(11b)、第二导电类型半导体体区(9)和第一导电类型半导体漂移区(3a)之间隔着栅介质材料(7)。
4.根据权利要求1或2所述的槽型积累层MOSFET器件，其特征在于，第二导电类型半导体体区(9)中的第一导电类型重掺杂半导体源区(11)被分成两部分(11a和11b)，两部分第一导电类型重掺杂半导体源区分别居于第二导电类型重掺杂半导体体接触区(10)的两侧；同时，第二导电类型半导体体区(9)远离介质隔离层(4)的一侧表面还具有一个平面栅结构，所述平面栅结构由栅导电材料和栅介质材料(7)构成，其中栅导电材料(8)的引出端与金属栅极相连，栅导电材料与第一导电类型重掺杂半导体源区的一部分(11b)、第二导电类型半导体体区(9)和第一导电类型半导体漂移区(3a)之间隔着栅介质材料(7)。
5.根据权利要求1或2所述槽型积累层MOSFET器件，其特征在于，在半导体衬底(1)和有源层(3)之间还具有一层介质埋层(2)，使得整体器件形成槽型SOI积累层MOSFET器件。
6.根据权利要求3所述槽型积累层MOSFET器件，其特征在于，在半导体衬底(1)和有源层(3)之间还具有一层介质埋层(2)，使得整体器件形成槽型SOI积累层MOSFET器件。
7.根据权利要求4所述槽型积累层MOSFET器件，其特征在于，在半导体衬底(1)和有源层(3)之间还具有一层介质埋层(2)，使得整体器件形成槽型SOI积累层MOSFET器件。
8.根据权利要求1或2所述槽型积累层MOSFET器件，其特征在于，所述介质隔离层(4)材料为二氧化硅或介电系数比二氧化硅高的介质材料。
9.根据权利要求3所述槽型积累层MOSFET器件，其特征在于，所述介质隔离层(4)材料为二氧化硅或介电系数比二氧化硅高的介质材料。
10.根据权利要求4所述槽型积累层MOSFET器件，其特征在于，所述介质隔离层(4)材料为二氧化硅或介电系数比二氧化硅高的介质材料。
11.根据权利要求5所述槽型积累层MOSFET器件，其特征在于，所述介质隔离层(4)材料为二氧化硅或介电系数比二氧化硅高的介质材料。
12.根据权利要求6或7所述槽型积累层MOSFET器件，其特征在于，所述介质隔离层(4)材料为二氧化硅或介电系数比二氧化硅高的介质材料。
13.根据权利要求5所述的槽型积累层MOSFET器件，其特征在于，所述介质埋层(2)材料为二氧化硅或介电常数低于二氧化硅的介质材料。
14.根据权利要求6或7所述槽型积累层MOSFET器件，其特征在于，所述介质埋层(2)材料为二氧化硅或介电常数低于二氧化硅的介质材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410142500.9A CN103928522B (zh) | 2014-04-10 | 2014-04-10 | 一种槽型积累层mosfet器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410142500.9A CN103928522B (zh) | 2014-04-10 | 2014-04-10 | 一种槽型积累层mosfet器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103928522A CN103928522A (zh) | 2014-07-16 |
| CN103928522B true CN103928522B (zh) | 2016-04-27 |
Family
ID=51146682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410142500.9A Expired - Fee Related CN103928522B (zh) | 2014-04-10 | 2014-04-10 | 一种槽型积累层mosfet器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103928522B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104600118A (zh) * | 2014-12-26 | 2015-05-06 | 电子科技大学 | 一种减小热载流子效应的横向高压器件 |
| CN105185819B (zh) * | 2015-10-10 | 2018-05-29 | 工业和信息化部电子第五研究所华东分所 | 一种环形栅半导体功率器件和制备方法 |
| CN108807503A (zh) * | 2018-07-05 | 2018-11-13 | 长沙理工大学 | 一种具有变k埋层的高耐压低比导横向部分超结功率器件 |
| CN109244138A (zh) * | 2018-09-19 | 2019-01-18 | 电子科技大学 | 具有良好第三象限性能的SiC MOSFET器件 |
| CN109728076B (zh) * | 2018-12-28 | 2020-12-29 | 电子科技大学 | 一种横向抗辐射功率器件结构 |
| CN110021658A (zh) * | 2019-04-16 | 2019-07-16 | 西安电子科技大学 | 具有阳极短路npn管结构的深氧化沟槽横向绝缘栅双极型晶体管及其制作方法 |
| CN114335155A (zh) * | 2022-03-15 | 2022-04-12 | 北京芯可鉴科技有限公司 | Ldmos器件场板隔离介质层的制作方法及ldmos器件 |
| CN114823856B (zh) * | 2022-04-26 | 2023-10-27 | 电子科技大学 | 一种高压集成功率半导体器件及其制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101257047A (zh) * | 2008-04-03 | 2008-09-03 | 北京大学 | 一种耐高压的横向双扩散mos晶体管 |
| JP2011009352A (ja) * | 2009-06-24 | 2011-01-13 | Renesas Electronics Corp | 半導体装置およびその製造方法ならびにそれを用いた電源装置 |
| CN102832237B (zh) * | 2012-07-03 | 2015-04-01 | 电子科技大学 | 一种槽型半导体功率器件 |
| US20140061721A1 (en) * | 2012-08-28 | 2014-03-06 | Macronix International Co., Ltd. | Mos device and method for fabricating the same |
| CN103050540B (zh) * | 2012-12-20 | 2016-03-30 | 电子科技大学 | 使用高介电常数槽结构的低比导通电阻的横向功率器件 |
-
2014
- 2014-04-10 CN CN201410142500.9A patent/CN103928522B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN103928522A (zh) | 2014-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103928522B (zh) | 一种槽型积累层mosfet器件 | |
| CN104201206B (zh) | 一种横向soi功率ldmos器件 | |
| CN102610643B (zh) | 沟槽金属氧化物半导体场效应晶体管器件 | |
| CN103268890B (zh) | 一种具有结型场板的功率ldmos器件 | |
| CN103904124B (zh) | 具有u型延伸栅的soi槽型ldmos器件 | |
| CN105140270B (zh) | 一种增强型hemt器件 | |
| CN104183646A (zh) | 一种具有延伸栅结构的soi ldmos器件 | |
| CN103715238B (zh) | 一种超低比导通电阻的横向高压器件 | |
| CN105789314A (zh) | 一种横向soi功率ldmos | |
| CN105633137A (zh) | 一种槽栅功率mosfet器件 | |
| CN106920844A (zh) | 一种具有n型浮空埋层的resurf hemt器件 | |
| CN103022134B (zh) | 一种超低比导通电阻的soi横向高压功率器件 | |
| CN103928527A (zh) | 一种横向高压功率半导体器件的结终端结构 | |
| CN109755310B (zh) | 一种分栅结构的功率晶体管 | |
| CN103560145B (zh) | 一种具有界面栅的soi功率器件结构 | |
| CN103928528A (zh) | 一种横向高压功率半导体器件的结终端结构 | |
| CN103325835B (zh) | 一种具有结型场板的soi功率ldmos器件 | |
| CN104009089A (zh) | 一种psoi横向双扩散金属氧化物半导体场效应管 | |
| CN105870189A (zh) | 一种具有体电场调制效应的横向超结双扩散金属氧化物半导体场效应管 | |
| CN103928500A (zh) | 一种横向高压功率半导体器件的结终端结构 | |
| CN107425052A (zh) | 一种横向高压器件 | |
| CN204102902U (zh) | 线性间距分布固定电荷岛soi耐压结构及功率器件 | |
| CN103762241B (zh) | 一种梳状栅纵向沟道soi ldmos单元 | |
| CN106252404B (zh) | 一种具有高k介质槽的纵向增强型mis hemt器件 | |
| CN202772140U (zh) | 一种基于高k材料的ldmos器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160427 Termination date: 20200410 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |