CN114335155A - Ldmos器件场板隔离介质层的制作方法及ldmos器件 - Google Patents
Ldmos器件场板隔离介质层的制作方法及ldmos器件 Download PDFInfo
- Publication number
- CN114335155A CN114335155A CN202210250839.5A CN202210250839A CN114335155A CN 114335155 A CN114335155 A CN 114335155A CN 202210250839 A CN202210250839 A CN 202210250839A CN 114335155 A CN114335155 A CN 114335155A
- Authority
- CN
- China
- Prior art keywords
- layer
- field plate
- dielectric layer
- silicon substrate
- ldmos device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明涉及半导体领域，提供一种LDMOS器件场板隔离介质层的制作方法及LDMOS器件。所述LDMOS器件场板隔离介质层的制作方法包括：在硅衬底上依次生长硅氧化物层和氮化物层；对氮化物层和硅氧化物层进行刻蚀处理形成刻蚀窗口；沿刻蚀窗口对硅衬底进行热氧化处理，以在硅衬底上生长硅氧化物牺牲层；去除硅氧化物牺牲层以在硅衬底上形成沉积槽；在沉积槽内沉积介质材料，以在硅衬底上形成介质层；对所述介质层进行平坦化处理。本发明通过热氧化形成的牺牲层，刻蚀牺牲层形成沉积槽，相对于现有STI工艺，对硅衬底没有损伤，因此不需要进行高温退火处理，且形成的场板隔离介质层的界面平整，平坦性好。
Description
技术领域
本发明涉及半导体领域，具体地涉及一种LDMOS器件场板隔离介质层的制作方法以及一种LDMOS器件。
背景技术
高压LDMOSFET器件中，需要在多晶硅栅或金属场板下形成大厚度的场板隔离氧化层以降低场板的垂直电场强度，以提高器件的高压击穿特性和可靠性（隔离氧化层越厚，LDMOSFET的击穿电压越高）。
现有技术中，通常采用LOCOS工艺或STI工艺形成隔离氧化层。LOCOS（LocalOxidation of Silicon，硅的局部氧化）工艺中，当氧扩散并穿越已生长的氧化物时，由于氧在二氧化硅中的扩散是一个等向性过程，因此，氧也会通过氮化硅下面的衬垫二氧化硅层进行横向扩散，在靠近刻蚀窗口的氮化硅层底下就会生长出二氧化硅。由于氧化层消耗的硅更厚，所以在氮化物掩膜下的氧化物生长将抬高氮化物的边缘，这种现象被称为“鸟嘴效应”。氧化物越厚，“鸟嘴效应”更显著。对于高压LDMOSFET器件，LOCOS工艺形成的隔离氧化层厚度大，占用的硅面积较大，不利于器件小巧化。
STI（shallow trench isolation，浅槽隔离）工艺，通过利用氮化硅掩膜经过淀积、图形化、刻蚀硅后形成槽，并在槽中填充淀积氧化物，用于与硅隔离。通常是在硅衬底上沉积一层氮化硅层，然后图案化形成掩膜，接着刻蚀硅衬底形成沟槽，在沟槽中填入氧化物并进行平坦化处理，从而形成隔离结构。现有的STI工艺克服了LOCOS工艺横向氧化的问题，但是STI工艺在刻蚀过程中容易对硅衬底造成损伤，需要对其进行高温退火处理，并且刻蚀形成的沟槽容易有尖角或斜角，容易引起漏电。
发明内容
本发明的目的是提供一种LDMOS器件场板隔离介质层的制作方法，以至少解决上述的隔离氧化层厚度大、容易对硅衬底造成损伤的问题。
为了实现上述目的，本发明一方面提供一种LDMOS器件场板隔离介质层的制作方法，所述方法包括：
在硅衬底上依次生长硅氧化物层和氮化物层；
对所述氮化物层和所述硅氧化物层进行刻蚀处理形成刻蚀窗口，所述刻蚀窗口与硅衬底相接；
沿所述刻蚀窗口对硅衬底进行热氧化处理，以在硅衬底上生长硅氧化物牺牲层；
去除所述硅氧化物牺牲层，以在硅衬底上形成沉积槽；
在所述沉积槽内沉积介质材料，以在硅衬底上形成介质层；
对所述介质层进行平坦化处理，以使平坦化处理后的介质层构成LDMOS器件的场板隔离介质层。
进一步地，所述在硅衬底上依次生长硅氧化物层和氮化物层，包括：
采用热氧化方法在硅衬底上生成硅氧化物层，采用低压化学气相淀积法在所述硅氧化物层上生长氮化物层。
进一步地，所述对所述氮化物层和所述硅氧化物层进行刻蚀处理形成刻蚀窗口，包括：采用干法刻蚀方法对所述氮化物层和所述硅氧化物层进行刻蚀处理。
进一步地，所述去除所述硅氧化物牺牲层，包括：
采用湿法刻蚀方法对所述硅氧化物牺牲层进行刻蚀，以去除所述硅氧化物牺牲层。
进一步地，所述沉积槽内沉积的介质材料为Low-k介质材料。
进一步地，所述Low-k介质材料的介电常数k值为2.5～3.0。
进一步地，所述Low-k介质材料为类金刚石材料，所述Low-k介质层为由所述类金刚石材料沉积形成的薄膜。
本发明另一方面提供一种LDMOS器件，包括：硅衬底以及所述硅衬底上的场板隔离介质层；所述场板隔离介质层是根据上述的LDMOS器件场板隔离介质层的制作方法制作的。
进一步地，所述场板隔离介质层的材料为Low-k介质材料，所述Low-k介质材料的介电常数k值为2.5～3.0。
进一步地，所述场板隔离介质层与所述硅衬底之间的界面为弧形。
本发明的LDMOS器件场板隔离介质层的制作方法，首先对生长的硅氧化物层和氮化物层进行刻蚀形成刻蚀窗口，沿刻蚀窗口对硅衬底进行热氧化形成硅氧化物牺牲层，再刻蚀去除硅氧化物牺牲层形成嵌入硅衬底的沉积槽，在沉积槽内沉积介质材料形成场板隔离介质层。本发明通过热氧化形成的牺牲层，刻蚀牺牲层形成沉积槽，相对于现有STI工艺（直接刻蚀槽在槽内填充氧化物），对硅衬底没有损伤，因此不需要进行高温退火处理；并且，本发明形成的场板隔离介质层与硅衬底之间的界面平整，平坦性好，没有尖角或斜角，不会引起漏电。
此外，本发明的场板隔离介质层采用Low-k介质材料，在相同的抗击穿电压下，场板隔离介质层可以做得更薄，减少刻蚀时间，场板隔离介质层横向占用硅衬底的面积小，缩小了器件的面积，且场板隔离介质层的表面台阶可以做得更小，降低刻蚀难度，节约制作成本。
本发明实施方式的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明实施方式的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施方式，但并不构成对本发明实施方式的限制。在附图中：
图1是本发明实施方式提供的LDMOS器件场板隔离介质层的制作方法的流程图；
图2-6是本发明实施方式提供的LDMOS器件场板隔离介质层的制作方法的示意图。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
图1是本发明实施方式提供的LDMOS器件场板隔离介质层的制作方法的流程图。如图1所示，本实施方式的LDMOS器件场板隔离介质层的制作方法，包括以下步骤：
S1、在硅衬底上依次生长硅氧化物层和氮化物层。
可选的，采用热氧化方法在硅衬底上生成硅氧化物层，采用低压化学气相淀积法（LPCVD）在硅氧化物层上生长氮化物层（例如氮化硅）。热氧化过程中，硅衬底中的硅在空气中氧化形成天然的氧化层。具体是，氧气通过扩散过程穿过直接与氧化层表面相邻的凝滞气体层，然后穿过已有的氧化层到达硅表面，与硅反应形成二氧化硅。由于热氧化工艺需要氧气穿过已经形成的氧化层到达硅表面，再与硅发生反应，因此热氧化反应需要在高温下进行。
热氧化生成的二氧化硅是非晶的，作为多数杂质掺杂的掩蔽，绝缘性能更好。二氧化硅层可作为LDMOS器件的互联层之间的纵向隔离层，或作为之后形成的多个场板隔离介质层之间的横向隔离层。二氧化硅层与硅衬底之间界面稳定，能够承受很高的击穿电场。
S2、对氮化物层和硅氧化物层进行刻蚀处理形成刻蚀窗口，所述刻蚀窗口与硅衬底相接。
可选的，采用干法刻蚀方法对氮化物层和硅氧化物层进行刻蚀处理。首先，对硅衬底上氮化物层和硅氧化物层进行光刻处理。具体的，在氮化物层上涂满光刻胶并盖上光刻板，利用紫外线隔着光刻板对硅衬底进行一定时间的照射，使部分光刻胶变质、易于腐蚀，用腐蚀液将变质的那部分光刻胶腐蚀掉，在光刻胶中形成窗口。然后，对硅衬底上氮化物层和硅氧化物层进行刻蚀处理。具体的，把硅衬底表面（氮化物层和硅氧化物层）曝露于气态中产生的等离子体，等离子体通过光刻胶中形成的窗口与氮化物和硅氧化物发生物理或化学反应（或物理和化学两种反应），从而去掉曝露的氮化物和硅氧化物，形成与硅衬底相接的刻蚀窗口。
图2-6是本发明实施方式提供的LDMOS器件场板隔离介质层的制作方法的示意图。图2-6中，Photo Resist表示光刻胶，Nitride表示氮化物层，Oxide表示硅氧化物层，SiSubstrate表示硅衬底。步骤S2形成的刻蚀窗口如图2所示。
S3、沿刻蚀窗口对硅衬底进行热氧化处理，以在硅衬底上生长硅氧化物牺牲层。
将经步骤S2处理的硅衬底置于高温空气中，刻蚀窗口的硅与空气中的氧气发生反应生成氧化层，氧气通过扩散过程穿过直接与氧化层表面相邻的凝滞气体层，穿过已有的氧化层到达硅表面，与硅反应形成二氧化硅。热氧化反应生成的二氧化硅即为所述硅氧化物牺牲层。步骤S3形成的硅衬底结构如图3所示，图3中的SiO2即硅氧化物牺牲层。
本实施方式采用热氧化方式生长硅氧化物牺牲层，消耗硅衬底的硅，硅氧化物牺牲层与硅衬底的界面平滑，硅氧化物牺牲层的形状规整，便于后续去除牺牲层。
S4、去除硅氧化物牺牲层，以在硅衬底上形成沉积槽。
可选的，采用湿法刻蚀方法对硅氧化物牺牲层进行刻蚀，去除硅衬底上的硅氧化物牺牲层和氮化物层，从而在硅衬底上形成沉积槽。例如，可采用氢氟酸（HF）、硝酸（HNO3）或醋酸（或三者的混合溶液）与硅氧化物牺牲层（SiO2）反应，去掉硅氧化物牺牲层。
步骤S4形成的硅衬底结构如图4所示，硅衬底上形成多个弧形槽，相邻两个弧形槽的槽口之间被硅氧化物层隔离。图4中的弧形槽即沉积槽，用于在后续步骤中沉积介质材料。
S5、在沉积槽内沉积介质材料，以在硅衬底上形成介质层。
本实施方式中，在形成沉积槽的硅衬底表面沉积Low-k介质材料形成Low-k介质层。如图5所示，图5中Lowk表示Low-k介质层。Low-k介质材料即低介电常数的电介质，工程上根据 k （介电常数）值的不同，将电介质分为高 k(high-k)电介质和低 k(low-k)电介质两类，通常将介电常数k >3.9定义为high-k；k≤3.9定义为low-k。本实施方式中，所述Low-k介质材料优选介电常数k值为2.5～3.0的电介质。k值越低，绝缘性越好，作为场板隔离介质时抗击穿电压越高。
本实施方式中，所述Low-k介质材料优选类金刚石（Diamond-like），由类金刚石材料沉积形成的薄膜，即类金刚石薄膜，作为Low-k介质层。由于类金刚石的介电常数为2.5，类金刚石薄膜的绝缘性和支撑性非常好，抗击穿电压更高。
S6、对所述介质层进行平坦化处理，以使平坦化处理后的介质层构成LDMOS器件的场板隔离介质层。
可选的，所述沉积槽内沉积的介质材料为Low-k介质材料，形成Low-k介质层。对Low-k介质层进行平坦化处理之后，形成LDMOS器件的场板隔离介质层。例如，采用化学机械抛光法（Chemical Mechanical Polishing，简称CMP）对Low-k介质层进行平坦化处理，去除硅氧化物层上的Low-k介质材料，并使沉积槽内填充的Low-k介质层表面光滑平整。步骤S6形成的场板隔离介质层如图6所示，相邻两个Low-k介质层之间通过硅氧化物层Oxide进行横向隔离。
本实施方式中，所述Low-k介质材料的介电常数k值为2.5～3.0。所述Low-k介质材料优选为类金刚石材料，所述Low-k介质层为由类金刚石材料沉积形成的薄膜。现有技术中通常采用SiO2作为介质层，SiO2的介电常数为3.9-4.0之间。采用类金刚石作为隔离介质材料，在相同的抗击穿电压下，场板隔离介质层可以做得更薄（类金刚石300A厚度等效于SiO2400A厚度），场板隔离介质层横向占用硅衬底的面积小，可缩小器件的面积；并且，场板隔离介质层的台阶可以做得更小，减少了刻蚀难度，节约制作成本。
本发明实施方式的LDMOS器件场板隔离介质层的制作方法，首先对生长的硅氧化物层和氮化物层进行刻蚀形成刻蚀窗口，沿刻蚀窗口对硅衬底进行热氧化形成硅氧化物牺牲层，再刻蚀去除硅氧化物牺牲层形成嵌入硅衬底的沉积槽，在沉积槽内沉积介质材料形成场板隔离介质层。本发明通过热氧化形成的牺牲层，刻蚀牺牲层形成沉积槽，相对于现有STI工艺（直接刻蚀槽在槽内填充氧化物），对硅衬底没有损伤，因此不需要进行高温退火处理；并且，本发明的方法形成的场板隔离介质层与硅衬底之间的界面平整，平坦性好，没有尖角或斜角，不会引起漏电。
此外，本发明的场板隔离介质层采用Low-k介质材料，在相同的抗击穿电压下，场板隔离介质层可以做得更薄，减少刻蚀时间，场板隔离介质层横向占用硅衬底的面积小，缩小了器件的面积，且场板隔离介质层的表面台阶可以做得更小，降低刻蚀难度，节约制作成本。
本发明实施方式还提供一种LDMOS器件。如图6所示，所述LDMOS器件包括硅衬底以及硅衬底上的场板隔离介质层。所述场板隔离介质层是根据上述实施方式提供的LDMOS器件场板隔离介质层的制作方法制作的。本实施方式中，所述场板隔离介质层的材料为Low-k介质材料，所述Low-k介质材料优选介电常数k值为2.5～3.0的电介质。k值越低，绝缘性越好，作为场板隔离介质时抗击穿电压越高。采用Low-k介质材料的场板隔离介质层，在相同的抗击穿电压下，场板隔离介质层可以做得更薄，减少刻蚀时间，场板隔离介质层横向占用硅衬底的面积小，缩小了LDMOS器件的面积，且场板隔离介质层的表面台阶可以做得更小，降低刻蚀难度，节约制作成本。
所述Low-k介质材料优选类金刚石（Diamond-like），由类金刚石材料沉积形成的薄膜，即类金刚石薄膜，作为Low-k介质层。由于类金刚石的介电常数为2.5，类金刚石薄膜的绝缘性和支撑性非常好，抗击穿电压更高。
如图6所示，所述场板隔离介质层（Low-k介质层）与硅衬底（Si Substrate）之间的界面为弧形，相邻两个Low-k介质层之间通过硅氧化物层Oxide进行横向隔离。本发明的场板隔离介质层在制作过程中，通过热氧化形成的牺牲层，刻蚀牺牲层形成沉积槽，形成的场板隔离介质层的界面平整，平坦性好，没有尖角或斜角，对硅衬底没有损伤，因此不需要进行高温退火处理，且不会引起漏电。
以上结合附图详细描述了本发明的可选实施方式，但是，本发明实施方式并不限于上述实施方式中的具体细节，在本发明实施方式的技术构思范围内，可以对本发明实施方式的技术方案进行多种简单变型，这些简单变型均属于本发明实施方式的保护范围。
Claims (10)
1.一种LDMOS器件场板隔离介质层的制作方法，其特征在于，所述方法包括：
在硅衬底上依次生长硅氧化物层和氮化物层；
对所述氮化物层和所述硅氧化物层进行刻蚀处理形成刻蚀窗口，所述刻蚀窗口与硅衬底相接；
沿所述刻蚀窗口对硅衬底进行热氧化处理，以在硅衬底上生长硅氧化物牺牲层；
去除所述硅氧化物牺牲层，以在硅衬底上形成沉积槽；
在所述沉积槽内沉积介质材料，以在硅衬底上形成介质层；
对所述介质层进行平坦化处理，以使平坦化处理后的介质层构成LDMOS器件的场板隔离介质层。
2.根据权利要求1所述的LDMOS器件场板隔离介质层的制作方法，其特征在于，所述在硅衬底上依次生长硅氧化物层和氮化物层，包括：
采用热氧化方法在硅衬底上生成硅氧化物层，采用低压化学气相淀积法在所述硅氧化物层上生长氮化物层。
3.根据权利要求1所述的LDMOS器件场板隔离介质层的制作方法，其特征在于，所述对所述氮化物层和所述硅氧化物层进行刻蚀处理形成刻蚀窗口，包括：
采用干法刻蚀方法对所述氮化物层和所述硅氧化物层进行刻蚀处理。
4.根据权利要求3所述的LDMOS器件场板隔离介质层的制作方法，其特征在于，所述去除所述硅氧化物牺牲层，包括：
采用湿法刻蚀方法对所述硅氧化物牺牲层进行刻蚀，以去除所述硅氧化物牺牲层。
5.根据权利要求1所述的LDMOS器件场板隔离介质层的制作方法，其特征在于，所述沉积槽内沉积的介质材料为Low-k介质材料。
6.根据权利要求5所述的LDMOS器件场板隔离介质层的制作方法，其特征在于，所述Low-k介质材料的介电常数k值为2.5～3.0。
7.根据权利要求6所述的LDMOS器件场板隔离介质层的制作方法，其特征在于，所述Low-k介质材料为类金刚石材料，所述Low-k介质层为由所述类金刚石材料沉积形成的薄膜。
8.一种LDMOS器件，其特征在于，包括：硅衬底以及所述硅衬底上的场板隔离介质层；
所述场板隔离介质层是根据权利要求1所述的LDMOS器件场板隔离介质层的制作方法制作的。
9.根据权利要求8所述的LDMOS器件，其特征在于，所述场板隔离介质层的材料为Low-k介质材料，所述Low-k介质材料的介电常数k值为2.5～3.0。
10.根据权利要求8所述的LDMOS器件，其特征在于，所述场板隔离介质层与所述硅衬底之间的界面为弧形。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210250839.5A CN114335155A (zh) | 2022-03-15 | 2022-03-15 | Ldmos器件场板隔离介质层的制作方法及ldmos器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210250839.5A CN114335155A (zh) | 2022-03-15 | 2022-03-15 | Ldmos器件场板隔离介质层的制作方法及ldmos器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114335155A true CN114335155A (zh) | 2022-04-12 |
Family
ID=81033088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210250839.5A Pending CN114335155A (zh) | 2022-03-15 | 2022-03-15 | Ldmos器件场板隔离介质层的制作方法及ldmos器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114335155A (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060071250A1 (en) * | 2004-09-24 | 2006-04-06 | Agere Systems Inc. | III-V power field effect transistors |
| CN102054864A (zh) * | 2009-11-05 | 2011-05-11 | 上海华虹Nec电子有限公司 | Ldmos及其制造方法 |
| CN102087990A (zh) * | 2009-12-07 | 2011-06-08 | 无锡华润上华半导体有限公司 | 浅沟槽隔离方法 |
| CN103035729A (zh) * | 2012-12-04 | 2013-04-10 | 上海华虹Nec电子有限公司 | 射频ldmos器件及其制造方法 |
| CN103855072A (zh) * | 2012-12-06 | 2014-06-11 | 中国科学院微电子研究所 | 等平面场氧化隔离结构及其形成方法 |
| CN103928522A (zh) * | 2014-04-10 | 2014-07-16 | 电子科技大学 | 一种槽型积累层mosfet器件 |
| CN104241365A (zh) * | 2014-04-10 | 2014-12-24 | 电子科技大学 | 一种soi横向功率mosfet器件 |
| CN105633135A (zh) * | 2014-11-06 | 2016-06-01 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
| CN107045980A (zh) * | 2016-02-05 | 2017-08-15 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| US20190334032A1 (en) * | 2014-11-25 | 2019-10-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Contact field plate |
-
2022
- 2022-03-15 CN CN202210250839.5A patent/CN114335155A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060071250A1 (en) * | 2004-09-24 | 2006-04-06 | Agere Systems Inc. | III-V power field effect transistors |
| CN102054864A (zh) * | 2009-11-05 | 2011-05-11 | 上海华虹Nec电子有限公司 | Ldmos及其制造方法 |
| CN102087990A (zh) * | 2009-12-07 | 2011-06-08 | 无锡华润上华半导体有限公司 | 浅沟槽隔离方法 |
| CN103035729A (zh) * | 2012-12-04 | 2013-04-10 | 上海华虹Nec电子有限公司 | 射频ldmos器件及其制造方法 |
| CN103855072A (zh) * | 2012-12-06 | 2014-06-11 | 中国科学院微电子研究所 | 等平面场氧化隔离结构及其形成方法 |
| CN103928522A (zh) * | 2014-04-10 | 2014-07-16 | 电子科技大学 | 一种槽型积累层mosfet器件 |
| CN104241365A (zh) * | 2014-04-10 | 2014-12-24 | 电子科技大学 | 一种soi横向功率mosfet器件 |
| CN105633135A (zh) * | 2014-11-06 | 2016-06-01 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
| US20190334032A1 (en) * | 2014-11-25 | 2019-10-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Contact field plate |
| CN107045980A (zh) * | 2016-02-05 | 2017-08-15 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100338767B1 (ko) | 트렌치 소자분리 구조와 이를 갖는 반도체 소자 및 트렌치 소자분리 방법 | |
| KR100809841B1 (ko) | 반도체 장치와 그 제조 방법 | |
| JP4593521B2 (ja) | 高選択性ｃｍｐを用いた集積回路装置のトレンチ素子分離方法 | |
| US20060151855A1 (en) | Semiconductor device and method of manufacturing the same | |
| US7037785B2 (en) | Method of manufacturing flash memory device | |
| US6787409B2 (en) | Method of forming trench isolation without grooving | |
| US6159822A (en) | Self-planarized shallow trench isolation | |
| US6171929B1 (en) | Shallow trench isolator via non-critical chemical mechanical polishing | |
| JP4123961B2 (ja) | 半導体装置の製造方法 | |
| KR100261018B1 (ko) | 반도체장치의트렌치격리형성방법 | |
| KR20010030009A (ko) | 반도체 장치의 제조 방법 | |
| KR100555472B1 (ko) | 선택적 에피택셜 성장을 이용한 트렌치 소자 분리 방법 | |
| US6784075B2 (en) | Method of forming shallow trench isolation with silicon oxynitride barrier film | |
| JP2004014696A (ja) | 半導体装置の製造方法 | |
| TW200421525A (en) | Method of forming shallow trench isolation(STI) with chamfered corner | |
| CN114335155A (zh) | Ldmos器件场板隔离介质层的制作方法及ldmos器件 | |
| TW533473B (en) | Manufacturing method of shallow trench isolation | |
| US6303467B1 (en) | Method for manufacturing trench isolation | |
| JP2007234740A (ja) | 半導体装置の製造方法 | |
| KR20040036958A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR100492790B1 (ko) | 반도체소자의소자분리절연막형성방법 | |
| KR100505628B1 (ko) | 반도체장치의 트랜치형 소자분리막 형성방법 | |
| KR100446285B1 (ko) | 라운드 모양의 상부 코너를 가지는 트렌치 소자분리영역 형성방법 | |
| JP2002100670A (ja) | 半導体装置及びその製造方法 | |
| TW388103B (en) | Method of forming field oxide layer with double sidewall layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220412 |
|
| RJ01 | Rejection of invention patent application after publication |