CN105185819B - 一种环形栅半导体功率器件和制备方法 - Google Patents
一种环形栅半导体功率器件和制备方法 Download PDFInfo
- Publication number
- CN105185819B CN105185819B CN201510651422.XA CN201510651422A CN105185819B CN 105185819 B CN105185819 B CN 105185819B CN 201510651422 A CN201510651422 A CN 201510651422A CN 105185819 B CN105185819 B CN 105185819B
- Authority
- CN
- China
- Prior art keywords
- drift region
- field plate
- layer
- type
- sio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000002360 preparation method Methods 0.000 title claims abstract description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 34
- 229920005591 polysilicon Polymers 0.000 claims abstract description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 20
- 229910052681 coesite Inorganic materials 0.000 claims description 19
- 229910052906 cristobalite Inorganic materials 0.000 claims description 19
- 239000000377 silicon dioxide Substances 0.000 claims description 19
- 229910052682 stishovite Inorganic materials 0.000 claims description 19
- 229910052905 tridymite Inorganic materials 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 16
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 12
- 229910052760 oxygen Inorganic materials 0.000 claims description 12
- 239000001301 oxygen Substances 0.000 claims description 12
- 230000008021 deposition Effects 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 13
- 230000005684 electric field Effects 0.000 description 4
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002146 bilateral effect Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/66704—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种环形栅半导体功率器件和制备方法，包括源极，漏极和环形的N型漂移区，其特征在于，所述N型漂移区连接所述源极和漏极，所述N型漂移区内插入了一层U形场板，所述场板将所述源极、漏极和N型漂移区分隔成上漂移区和下漂移区，所述场板与所述上漂移区和下漂移区之间设置有两层栅氧层，所述场板靠近源极的一端连接栅极；在传统的Trench LDMOS的N型漂移区插入一层N型重掺杂多晶硅，使得器件变成了双沟道双通道器件，在提高器件导通电流的同时增加了器件的击穿电压。
Description
技术领域
本发明涉及功率器件技术领域，尤其涉及一种环形栅半导体功率器件和制备方法。
背景技术
功率LDMOS器件工艺相对简单，生产成本较低，工作频率较高，非常适合中等功率器件应用的场合，为了进一步提高器件性能，业内提出了Trench LDMOS器件结构，有效的提高了半导体功率器件性能。传统Trench LDMOS器件是在漂移区中部插入一层深的氧Trench层，可以有效的减小漂移区长度，降低器件导通电阻，但是器件处于关态时，电场大部分都聚集于器件表面，体内电场较小，器件容易在表面提前击穿，限制了击穿电压的进一步提高，本发明在此结构的基础上进行了优化设计，进一步提高了器件性能。
发明内容
本发明的目的在于提出了一种环形栅半导体功率器件和制备方法，在传统的Trench LDMOS的N型漂移区插入一层N型重掺杂多晶硅使得器件变成了双沟道双通道器件，在提高器件导通电流的同时增加了器件的击穿电压。
为达此目的，本发明采用以下技术方案：
一方面，本方案提出一种环形栅半导体功率器件，包括源极，漏极和环形的N型漂移区，其特征在于，所述N型漂移区连接所述源极和漏极，所述N型漂移区内插入了一层U形场板，所述场板将所述源极、漏极和N型漂移区分隔成上漂移区和下漂移区，所述场板与所述上漂移区和下漂移区之间设置有两层栅氧层，所述场板靠近源极的一端连接栅极。
其中，所述场板为N型重掺杂多晶硅。
其中，所述两层栅氧层呈U形，对称分布在所述场板的两侧，且所述两层栅氧层的厚度相同。
其中，所述源极的电极包括两个相对所述场板对称设置的端子，两个所述端子分别同时连接P+N+高低结，两个所述P+N+高低结的下表面分别设置有相对所述场板对称设置的P阱区，所述P阱区与所述N型漂移区键合。
其中，所述漏极的电极包括两个相对所述场板对称设置的端子，两个所述端子分别连接相对所述场板对称设置的N+型掺杂区，所述N+型掺杂区与所述N型漂移区键合。
其中，还包括P型衬底和埋氧层，所述埋氧层与所述下漂移区键合，所述P型衬底和所述埋氧层键合。
其中，所述N型漂移区的环形槽内设置有Trench层。
另一方面，本方案提出一种环形栅半导体功率器件的制备方法，包括如下步骤：
在厚膜SOI衬底上进行刻蚀，形成U形的硅窗口；
对所述硅窗口的U形槽内侧表面进行氧化形成U形的SiO2层；
在所述U形的SiO2层内沉积一层横向的重掺杂多晶硅；
在所述重掺杂多晶硅上表面沉积SiO2层，所述SiO2层和所述U形的SiO2层形成封闭的环形，将所述重掺杂多晶硅包围在内部，所述环形和所述SOI衬底在同一水平高度；
将所述SOI衬底与一块单晶硅片键合；
对所述单晶硅片进行硅刻蚀，形成两个硅窗口；
在所述硅窗口中沉积SiO2，对所述SiO2进行刻蚀，形成两个SiO2窗口；
在所述SiO2窗口沉积纵向的重掺杂多晶硅，所述横向的重掺杂多晶硅和所述纵向的重掺杂多晶硅键合形成U形重掺杂多晶硅的场板，所述场板将所述SiO2窗口分隔成两层栅氧层；
对所述场板内侧的单晶硅片进行硅刻蚀，形成Trench层窗口；
在所述Trench层窗口沉积SiO2，形成Trench氧化层，所述场板内侧的单晶硅形成上漂移区，所述场板外侧的单晶硅形成下漂移区；
在所述上漂移和下漂移区的一端分别形成P阱区，在所述P阱区的上端面分别形成P+N+高低结，在所述上漂移区和下漂移区的另一端分别形成N+型掺杂区；
在所述场板靠近源极的一端形成栅极的金属电极，在所述P+N+高低结上形成源极的金属电极，在所述N+区上形成漏极的金属电极。
其中，所述场板为浓度为1018～1019cm-3的N型多晶硅。
其中，所述两层栅氧层的厚度均为50～80nm。
本发明提供的技术方案带来的有益效果：
本发明的环形栅半导体功率器件和制备方法，包括源极，漏极和环形的N型漂移区，其特征在于，所述N型漂移区连接所述源极和漏极，所述N型漂移区内插入了一层U形场板，所述场板将所述源极、漏极和N型漂移区分隔成上漂移区和下漂移区，所述场板与所述上漂移区和下漂移区之间设置有两层栅氧层，所述场板靠近源极的一端连接栅极；在传统的Trench LDMOS的N型漂移区插入一层N型重掺杂多晶硅，使得器件变成了双沟道双通道器件，在提高器件导通电流的同时增加了器件的击穿电压。
附图说明
图1是本发明提供的环形栅半导体功率器件的结构示意图。
图2是本发明提供的环形栅半导体功率器件当UGS<0时的电荷布局图。
图3A是本发明提供的环形栅半导体功率器件的制备方法步骤S1的结构示意图。
图3B是本发明提供的环形栅半导体功率器件的制备方法步骤S2的结构示意图。
图3C本发明提供的环形栅半导体功率器件的制备方法步骤S3的结构示意图。
图3D本发明提供的环形栅半导体功率器件的制备方法步骤S4的结构示意图。
图3E本发明提供的环形栅半导体功率器件的制备方法步骤S5的结构示意图。
图3F本发明提供的环形栅半导体功率器件的制备方法步骤S6的结构示意图。
图3G本发明提供的环形栅半导体功率器件的制备方法步骤S7-S8的结构示意图。
图3H本发明提供的环形栅半导体功率器件的制备方法步骤S9-S10的结构示意图。
图3I本发明提供的环形栅半导体功率器件的制备方法步骤S11的结构示意图。
图3J是本发明提供的环形栅半导体功率器件的制备方法步骤S12的结构示意图。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
实施例一
参见图1和图2，图1和图2是本发明提供的环形栅半导体功率器件的结构示意图和当UGS<0时的电荷布局图。
在该实施例中，环形栅半导体功率器件包括源极1，漏极2和U形的N型漂移区3，其特征在于，所述N型漂移区连接所述源极1和漏极2，所述N型漂移区内插入了一层U形场板4，所述场板4将所述源极1、漏极2和N型漂移区3分隔成上漂移区和下漂移区，所述场板4与所述上漂移区和下漂移区之间设置有两层栅氧层5，所述场板4靠近源极1的一端连接栅极11。
所述场板4为N型重掺杂多晶硅。
在传统的Trench LDMOS器件的N型漂移区3插入一层N型重掺杂多晶硅的环形场板4，该场板4的两端同时穿过器件的源极1和漏极2分别与从栅极11的电极引出的两个端子连接，在该场板的环形槽内和环形槽外形成两个相同的导通沟道，在该场板4的两侧填充有绝缘的栅氧层5，将两个导通沟道隔离开来，将器件变成了双沟道双导通器件。
该场板4采用N型重掺杂多晶硅，增强栅极的导电性能，当UGS>0时，双沟道和双通道大大增加了漂移区的电流，当栅压增加时，会在栅氧层5表面即N型漂移区3靠近场板4的一侧形成电子积累层，从而形成低阻的电流通道，提高漂移区电流，降低器件的导通电阻，其中重掺杂的N型多晶硅浓度大约为1018～1019cm-3，位于场板4内侧的上漂移区平行于衬底部分的厚度约为1.5～1.7μm。
当UGS<0时，源极1和栅极11之间接入反向电压，N型重掺杂多晶硅的场板4中感应出大量的负电荷并沿场板均匀分布，N型漂移区3靠近场板4的一侧感应出大量的正电荷沿其边缘均匀分布，该正电荷为不活跃的带正电的原子，N型漂移区3不能形成导电沟道，UGS持续减小时，上漂移区和下漂移区全耗尽后会在N型漂移区3靠近场板4的一侧，即栅氧层5表面留下了大量的正电荷，而N型重掺杂的多晶硅中分布着大量的电子，根据高斯定理，栅氧层5的电场会大大提高，从而提高漂移区电场，增加器件的击穿电压。
在场板4与N型漂移区3之间起隔离作用的两层栅氧层5呈U形，对称分布在所述场板4的两侧，且所述两层栅氧层5的厚度相同，该栅氧层5为厚度50～80nm的薄SiO2层。
所述源极1的电极包括两个相对所述场板4对称设置的端子，两个所述端子分别同时连接P+N+高低结8，两个所述P+N+高低结8的下表面分别设置有相对所述场板对称设置的P阱区9，所述P阱区9与所述N型漂移区3键合。
所述漏极2的电极包括两个相对所述场板4对称设置的端子，两个所述端子对应连接两个相对所述场板4对称设置的N+型掺杂区10，所述N+型掺杂区10与所述N型漂移区3键合。
当UGS＝0时，源极1和漏极2形成一个背靠背的PN结，N形漂移区没有自由电子形成导电沟道，器件不能产生电流，即使加上UDS而且不论极性如何，总有一个PN结处于反偏状态，器件不能导通，这时漏极电流iD≈0；
UGS>0时，随着栅压的增加，会在N型漂移区3靠近场板4的一侧，即栅氧层5表面形成电子积累层从而形成低阻的电流通道，加上UDS之后器件导通，随着UDS的增大，漏极电流随之增大。
所述栅极11的电极包括两个端子，所述端子分别连接所述场板4的两端。场板4将N型漂移区3分成上漂移区和下漂移区，在上漂移区和下漂移区的一端形成相对所述场板4对称设置的P+N+高低结8，两个所述P+N+高低结8分别连接源极1的金属电极的两个导电端子，在上漂移区和下漂移区的另一端形成相对所述场板4对称设置的N+型掺杂区11，两个所述N+型掺杂区10分别连接漏极2的金属电极的两个导电端子。
该器件还包括P型衬底6和埋氧层7，所述埋氧层7与所述下漂移区键合，所述P型衬底6和所述埋氧层7键合。埋氧层7将器件与其他器件隔离开来，保护器件的性能不受干扰。
N型漂移区3的环形槽内设置有Trench层12。该Trench层12为SiO2，Trench层12与栅氧层5连通共同构成绝缘结构，保护器件内部结构之间互不干扰。
综上，本发明的环形栅半导体功率器件，包括源极，漏极和环形的N型漂移区，其特征在于，所述N型漂移区连接所述源极和漏极，所述N型漂移区内插入了一层U形场板，所述场板将所述源极、漏极和N型漂移区分隔成上漂移区和下漂移区，所述场板与所述上漂移区和下漂移区之间设置有两层栅氧层，所述场板靠近源极的一端连接栅极；在传统的TrenchLDMOS的N型漂移区插入一层N型重掺杂多晶硅，使得器件变成了双沟道双通道器件，在提高器件导通电流的同时增加了器件的击穿电压。
实施例二
参见图3A-图3J，图3A-图3J是本发明提供的环形栅半导体功率器件的制备方法的结构示意图。
在该实施例中，环形栅半导体功率器件的制备方法，包括如下步骤：
S1.在厚膜SOI衬底上进行刻蚀，形成U形的硅窗口，参见图3A；
S2.对所述U形的硅窗口的U形槽内侧表面进行氧化形成U形的SiO2层，参见图3B；
S3.在所述SiO2层内沉积一层横向的重掺杂多晶硅，参见图3C；
S4.在所述重掺杂多晶硅上表面沉积SiO2层，所述SiO2层和所述U形的SiO2层形成封闭的环形，将所述重掺杂多晶硅包围在内部，所述环形和所述SOI衬底在同一水平高度，参见图3D；
S5.将所述SOI衬底与一块单晶硅片键合，参见图3E；
S6.对所述单晶硅片进行硅刻蚀，形成两个硅窗口，参见图3F；
S7.在所述硅窗口中沉积SiO2，对所述SiO2进行刻蚀，形成两个SiO2窗口；
S8.在所述SiO2窗口沉积纵向的重掺杂多晶硅，所述横向的重掺杂多晶硅和所述纵向的重掺杂多晶硅键合形成U形重掺杂多晶硅的场板，所述场板将所述SiO2窗口分隔成两层栅氧层，参见图3G；
S9.对所述场板内侧的单晶硅片进行硅刻蚀，形成Trench层窗口；
S10.在所述Trench层窗口沉积SiO2，形成Trench氧化层，所述场板内侧的单晶硅形成上漂移区，所述场板外侧的单晶硅形成下漂移区，参见图3H；
S11.在所述上漂移和下漂移区的一端分别形成P阱区，在所述P阱区的上端面分别形成P+N+高低结，在所述上漂移区和下漂移区的另一端分别形成N+型掺杂区，参见图3I；
S12.在所述场板靠近源极的一端形成栅极的金属电极，在所述P+N+高低结上形成源极的金属电极，在所述N+区上形成漏极的金属电极，参见图3J。
其中，所述场板为浓度为1018～1019cm-3的N型多晶硅，所述两层栅氧层的厚度相同，均为50～80nm，所述上漂移区平行于厚膜SOI衬底的部分厚度约为1.5～1.7μm。
以上结合具体实施例描述了本发明的技术原理。这些描述只是为了解释本发明的原理，而不能以任何方式解释为对本发明保护范围的限制。基于此处的解释，本领域的技术人员不需要付出创造性的劳动即可联想到本发明的其它具体实施方式，这些方式都将落入本发明的保护范围之内。
Claims (9)
1.一种环形栅半导体功率器件，其特征在于，包括源极，漏极和环形的N型漂移区，其特征在于，所述N型漂移区连接所述源极和漏极，所述N型漂移区内插入了一层U形场板，所述场板将所述源极、漏极和N型漂移区分隔成上漂移区和下漂移区，所述场板与所述上漂移区之间设置有一层栅氧层，所述场板与所述下漂移区之间设置有一层栅氧层，所述场板靠近源极的一端连接栅极。
2.根据权利要求1所述的器件，其特征在于，所述两层栅氧层呈U形，对称分布在所述场板的两侧，且所述两层栅氧层的厚度相同。
3.根据权利要求1所述的器件，其特征在于，所述源极的电极包括两个相对所述场板对称设置的端子，两个所述端子分别同时连接P+N+高低结，两个所述P+N+高低结的下表面分别设置有相对所述场板对称设置的P阱区，所述P阱区与所述N型漂移区键合。
4.根据权利要求1所述的器件，其特征在于，所述漏极的电极包括两个相对所述场板对称设置的端子，两个所述端子分别连接相对所述场板对称设置的N+型掺杂区，所述N+型掺杂区与所述N型漂移区键合。
5.根据权利要求1所述的器件，其特征在于，还包括P型衬底和埋氧层，所述埋氧层与所述下漂移区键合，所述P型衬底和所述埋氧层键合。
6.根据权利要求1所述的器件，其特征在于，所述N型漂移区的环形槽内设置有Trench氧化层；
其中，所述Trench氧化层包括在所述N型漂移区的环形槽内沉积的SiO2层。
7.一种环形栅半导体功率器件的制备方法，其特征在于，包括如下步骤：
在厚膜SOI衬底上进行刻蚀，形成U形的硅窗口；
对所述硅窗口的U形槽内侧表面进行氧化形成U形的SiO2层；
在所述U形的SiO2层内沉积一层横向的重掺杂多晶硅；
在所述重掺杂多晶硅上表面沉积SiO2层，所述SiO2层和所述U形的SiO2层形成封闭的环形，将所述重掺杂多晶硅包围在内部，所述环形和所述SOI衬底在同一水平高度；
将所述SOI衬底与一块单晶硅片键合；
对所述单晶硅片进行硅刻蚀，形成两个硅窗口；
在所述硅窗口中沉积SiO2，对所述SiO2进行刻蚀，在所述硅窗口中各形成一个SiO2窗口；
在所述SiO2窗口沉积纵向的重掺杂多晶硅，所述横向的重掺杂多晶硅和所述纵向的重掺杂多晶硅键合形成U形重掺杂多晶硅的场板，所述场板将所述SiO2窗口分隔成两层栅氧层；
对所述场板内侧的单晶硅片进行硅刻蚀，形成Trench层窗口；
在所述Trench层窗口沉积SiO2，形成Trench氧化层，所述场板内侧的单晶硅形成上漂移区，所述场板外侧的单晶硅形成下漂移区；
在所述上漂移和下漂移区的一端分别形成P阱区，在所述P阱区的上端面分别形成P+N+高低结，在所述上漂移区和下漂移区的另一端分别形成N+型掺杂区；
在所述场板靠近源极的一端形成栅极的金属电极，在所述P+N+高低结上形成源极的金属电极，在所述N+区上形成漏极的金属电极。
8.根据权利要求7所述的方法，其特征在于，所述场板为浓度为1018～1019cm-3的N型多晶硅。
9.根据权利要求8所述的方法，其特征在于，所述两层栅氧层的厚度均为50～80nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510651422.XA CN105185819B (zh) | 2015-10-10 | 2015-10-10 | 一种环形栅半导体功率器件和制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510651422.XA CN105185819B (zh) | 2015-10-10 | 2015-10-10 | 一种环形栅半导体功率器件和制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105185819A CN105185819A (zh) | 2015-12-23 |
| CN105185819B true CN105185819B (zh) | 2018-05-29 |
Family
ID=54907796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510651422.XA Active CN105185819B (zh) | 2015-10-10 | 2015-10-10 | 一种环形栅半导体功率器件和制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105185819B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111162122B (zh) * | 2019-12-23 | 2023-02-24 | 广东美的白色家电技术创新中心有限公司 | 一种横向功率器件 |
| CN113140635B (zh) * | 2020-01-20 | 2022-09-16 | 无锡华润上华科技有限公司 | 半导体器件及其制备方法 |
| CN114664934B (zh) * | 2022-05-23 | 2022-08-02 | 江苏游隼微电子有限公司 | 一种含有场板的dmos晶体管及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004041198A1 (de) * | 2004-08-25 | 2006-03-02 | Infineon Technologies Austria Ag | Entladestruktur und Eckstruktur für ein laterales Halbleiterbauelement mit einer Feldelektrode |
| CN103904124A (zh) * | 2014-04-10 | 2014-07-02 | 电子科技大学 | 具有u型延伸栅的soi槽型ldmos器件 |
| CN103928522A (zh) * | 2014-04-10 | 2014-07-16 | 电子科技大学 | 一种槽型积累层mosfet器件 |
| CN205122589U (zh) * | 2015-10-10 | 2016-03-30 | 工业和信息化部电子第五研究所华东分所 | 一种环形栅半导体功率器件 |
-
2015
- 2015-10-10 CN CN201510651422.XA patent/CN105185819B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004041198A1 (de) * | 2004-08-25 | 2006-03-02 | Infineon Technologies Austria Ag | Entladestruktur und Eckstruktur für ein laterales Halbleiterbauelement mit einer Feldelektrode |
| CN103904124A (zh) * | 2014-04-10 | 2014-07-02 | 电子科技大学 | 具有u型延伸栅的soi槽型ldmos器件 |
| CN103928522A (zh) * | 2014-04-10 | 2014-07-16 | 电子科技大学 | 一种槽型积累层mosfet器件 |
| CN205122589U (zh) * | 2015-10-10 | 2016-03-30 | 工业和信息化部电子第五研究所华东分所 | 一种环形栅半导体功率器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105185819A (zh) | 2015-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105047712B (zh) | 纵向型半导体装置及其制造方法 | |
| CN104992976B (zh) | 一种vdmos器件及其制造方法 | |
| CN105431949A (zh) | 半导体装置以及半导体装置的制造方法 | |
| JP6092749B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN107658340B (zh) | 一种双沟槽的低导通电阻、小栅电荷的碳化硅mosfet器件与制备方法 | |
| CN105247683A (zh) | 半导体装置 | |
| CN107785415A (zh) | 一种soi‑rc‑ligbt器件及其制备方法 | |
| CN103035641A (zh) | 半导体装置 | |
| JP2013201167A (ja) | 電力用半導体装置 | |
| CN105185819B (zh) | 一种环形栅半导体功率器件和制备方法 | |
| CN105210194A (zh) | 半导体装置 | |
| JP6514035B2 (ja) | 半導体装置 | |
| TW201635538A (zh) | 半導體裝置 | |
| TWI224871B (en) | Semiconductor device | |
| CN105789291A (zh) | 一种双分裂沟槽栅电荷存储型igbt及其制造方法 | |
| CN107634095A (zh) | 沟槽型半导体功率器件及其制备方法 | |
| CN105140121B (zh) | 具有载流子存储层的沟槽栅igbt制备方法 | |
| CN106328647A (zh) | 高速的沟槽mos器件及其制造方法 | |
| CN102157550B (zh) | 一种具有p埋层的纵向沟道SOI LIGBT器件单元 | |
| CN109216452A (zh) | 沟槽型功率器件及其制备方法 | |
| CN104617139B (zh) | Ldmos器件及制造方法 | |
| CN104600067B (zh) | 集成电路和制造集成电路的方法 | |
| CN103035714A (zh) | 超级结mosfet的元胞结构 | |
| CN107046062B (zh) | 一种具有半绝缘多晶硅层的纵向双扩散金属氧化物半导体场效应管 | |
| CN205122589U (zh) | 一种环形栅半导体功率器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |