CN105140121B - 具有载流子存储层的沟槽栅igbt制备方法 - Google Patents
具有载流子存储层的沟槽栅igbt制备方法 Download PDFInfo
- Publication number
- CN105140121B CN105140121B CN201510583251.1A CN201510583251A CN105140121B CN 105140121 B CN105140121 B CN 105140121B CN 201510583251 A CN201510583251 A CN 201510583251A CN 105140121 B CN105140121 B CN 105140121B
- Authority
- CN
- China
- Prior art keywords
- substrate
- accumulation layer
- groove
- conduction type
- carrier accumulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000009825 accumulation Methods 0.000 title claims abstract description 53
- 238000002360 preparation method Methods 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 126
- 239000002184 metal Substances 0.000 claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000008901 benefit Effects 0.000 description 6
- 238000000137 annealing Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 239000002253 acid Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000033228 biological regulation Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000010129 solution processing Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种具有载流子存储层的沟槽栅IGBT制备方法，其包括如下步骤：a、提供所需具有第一导电类型的衬底，并在所述衬底内的上部设置载流子存储层；b、提供所需具有第二导电类型的基板，并将所述基板键合固定在衬底上；c、在上述的器件基底的正面设置所需的沟槽型正面结构；d、在器件基底的背面设置所需的背面结构，所述背面结构包括设置于衬底背面且导电类型为第二导电类型的集电区，所述集电区上设有集电极金属层，所述集电极金属层与集电区欧姆接触。本发明工艺步骤简单，与现有工艺兼容，提高了IGBT器件的稳定性和可靠性。
Description
技术领域
本发明涉及一种IGBT器件制备工艺，尤其是一种具有载流子存储层的沟槽栅IGBT制备方法，属于IGBT器件的技术领域。
背景技术
IGBT是当今功率半导体中最重要的器件之一，它既有MOSFET易于驱动、控制简单、开关频率高的优点，又有功率晶体管的导通电压低、通态电流大、损耗小的优点。正是由于这些技术和功能上的优势，IGBT器件逐步实现了对以往功率器件产品的替代。IGBT产品集合了高频、高压、大电流三大技术优势，同时IGBT能够实现节能减排，具有很好的环境保护效益，在电网、轨道交通、电动汽车、工业变频、家电领域获得了广泛的应用。
到目前为止，IGBT器件结构经历从穿通型绝缘栅双极晶体管（PT-IGBT）到非穿通型绝缘栅双极型晶体管（NPT-IGBT），再到电场截止型绝缘栅双极晶体管（FS-IGBT）的变化；也经历了从平面型绝缘栅双极晶体管（Planar-IGBT）到沟槽型绝缘栅双极晶体管（Trench-IGBT）的变化。为进一步降低导通压降和关断损耗，在传统Trench-IGBT的基础上，增加了一层载流子存储层（如图1所示的载流子存储的沟槽栅双极晶体管 Carrier Stored TrenchBipolar Transistor，简称CSTBT），能进一步优化载流子浓度分布，从而进一步降低导通损耗，增加器件的电流能力，更好的实现了导通损耗与关断损耗的折中关系，使得器件的性能进一步提高，已经逐步成为IGBT的主流方向。
具有载流子存储层的沟槽栅IGBT与传统的Trench IGBT相比，在沟槽部分，它包括三层结构:N型发射极、P阱（P-well）以及载流子存储层（CS-layer）。
对于具有载流子存储层的沟槽栅IGBT器件，目前的制备方法包括如下步骤：
1）、在均匀掺杂的n-衬底上注入P离子，退火推进形成N型CS-layer；
2）、注入B离子，退火推进形成P-well层；
3）、注入P离子，形成N+源区，然后刻蚀挖槽制作沟槽栅，最后淀积金属，完成正面结构的制作。
4）、背面离子注入形成n-缓冲层，最后B离子注入形成p+集电区，然后背面金属化。
对于目前的制备方法，存在如下问题：首先离子注入形成的CS-layer，会影响之后形成的P-well层的掺杂浓度分布，会在P-well层引入P离子。所以P-well层的掺杂浓度分布是由n型CS-layer和P-well的掺杂互相补偿后形成的结果，其中P-well层的掺杂分布代表器件的垂直MOSFET沟道的掺杂分布。由于这种额外的补偿作用，该器件沟道部分的载流子浓度比传统的Trench-IGBT（在Trench部分具有两层结构：N型发射极/P-well层）相对要高一些。由于在P-well层引入的P离子，会中和部分B离子，最终会使P-well层的掺杂浓度降低，因此，沟槽栅IGBT器件的Vge(th)降低。所以当调整N型CS-layer的掺杂浓度分布时，器件的阈值电压也会随之变化，随着N型载流子存储层的掺杂浓度的升高，器件的阈值电压会降低，从而影响了器件的稳定性和可靠性。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种具有载流子存储层的沟槽栅IGBT制备方法，其工艺步骤简单，与现有工艺兼容，提高了IGBT器件的稳定性和可靠性。
按照本发明提供的技术方案，一种具有载流子存储层的沟槽栅IGBT制备方法，所述沟槽栅IGBT制备方法包括如下步骤：
a、提供所需具有第一导电类型的衬底，并在所述衬底内的上部设置载流子存储层，所述载流子存储层的导电类型与衬底的导电类型相一致；
b、提供所需具有第二导电类型的基板，并将所述基板键合固定在衬底上，且基板与衬底键合固定后，基板与载流子存储层相接触，以形成所需的器件基底；
c、在上述的器件基底的正面设置所需的沟槽型正面结构，所述沟槽型正面结构包括沟槽，所述沟槽从器件基底的上表面垂直向下延伸且沟槽的槽底位于载流子存储层下方的衬底内；
d、在器件基底的背面设置所需的背面结构，所述背面结构包括设置于衬底背面且导电类型为第二导电类型的集电区，所述集电区上设有集电极金属层，所述集电极金属层与集电区欧姆接触。
所述载流子存储层通过在衬底的正面注入第一导电类型离子并退火后形成。
所述衬底的材料包括硅，基板的材料包括硅；衬底与基板均采用硅时，基板与衬底采用硅-硅键合固定。
所述沟槽型正面结构还包括位于基板内的源区，所述源区的导电类型与载流子存储层以及衬底的导电类型相一致，源区位于沟槽外壁的侧上方，且源区与沟槽的外壁相接触；沟槽内填充有导电多晶硅，沟槽的槽口覆盖有绝缘氧化层，且在所述绝缘氧化层上淀积源极金属层，所述源极金属层与源区以及基板欧姆接触。
所述背面结构还包括位于衬底与集电区之间的缓冲层，所述缓冲层通过在衬底的背面注入第一导电类型离子形成。
所述“第一导电类型”和“第二导电类型”两者中，对于N型绝缘栅双极型晶体管IGBT，第一导电类型指N型，第二导电类型为P型 ；对于P型绝缘栅双极型晶体管IGBT，第一导电类型与第二导电类型所指的类型与N型绝缘栅双极型晶体管IGBT正好相反。
本发明的优点：在衬底的正面通过离子注入形成载流子存储层，将基板与衬底键合，以形成器件基底，从而优化了形成的IGBT器件内N型载流子存储层和P阱层的掺杂浓度分布，避免了现有IGBT器件中载流子存储层对P阱层掺杂浓度分布的补偿效应，解决了随着N型载流子存储层掺杂浓度的变化对IGBT器件阈值电压的影响问题，从而可以更好的按设计要求控制N型载流子存储层的掺杂浓度分布，调节起来更方便，提高了IGBT器件的稳定性和可靠性。
附图说明
图1为现有沟槽型IGBT的结构剖视图。
图2~图6为本发明制备沟槽型IGBT的具体实施工艺步骤剖视图，其中
图2为本发明在衬底上制备得到载流子存储层后的剖视图。
图3为本发明基板的剖视图。
图4为本发明基板与衬底键合得到器件基底的剖视图。
图5为本发明在器件基底上制备得到沟槽型正面结构后的剖视图。
图6为本发明在期间基底上制备得到背面结构后的剖视图。
附图标记说明：1-衬底、2-缓冲层、3-集电区、4-集电极金属层、5-沟槽、6-导电多晶硅、7-载流子存储层、8-P阱层、9-源区、10-绝缘氧化层、11-源极金属层以及12-基板。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图2~图6所示：为了提高IGBT器件的稳定性和可靠性，以N型IGBT器件为例，本发明沟槽栅IGBT制备方法包括如下步骤：
a、提供所需N型的衬底1，并在所述衬底1内的上部设置载流子存储层7，所述载流子存储层7的导电类型与衬底1的导电类型相一致；
如图2所示，衬底1的材料可以采用常用的半导体硅，衬底1的导电类型为N型，载流子存储层7的导电类型也为N型。具体实施时，通过在衬底1的正面注入N导电类型离子，并退火后形成载流子存储层7，载流子存储层7的掺杂浓度大于衬底1的掺杂浓度。N导电类型离子可以为P离子，注入N导电类型离子以及退火的过程均为本技术领域人员所熟知，此处不再赘述。
b、提供所需具有P型的基板12，并将所述基板12键合固定在衬底1上，且基板12与衬底1键合固定后，基板12与载流子存储层7相接触，以形成所需的器件基底；
如图3和图4所示，基板12的导电类型为P型，基板12可以采用的半导体材料，如硅等。基板12的厚度、掺杂浓度等均可以根据需要进行选择确定，具体为本技术领域人员所熟知。基板12与衬底1键合时，基板12位于载流子存储层7上并与所述载流子存储层7接触。
为了能便于基板12与衬底1间的键合，需要对载流子存储层7的表面进行剖光处理，并对剖光后的表面采用酸液处理；此外，对于基板12的表面也需要进行剖光以及酸液处理，经过上述工艺处理步骤后，能使得载流子存储层7与基板12间接触的表面平整，尽量避免基板12与载流子存储层7在键合中产出的不良影响。具体实施时，对基板12、载流子存储层7进行表面剖光以及酸液处理的过程均为本技术常用的技术处理手段，基板12与载流子存储层7的硅-硅键合过程也为本技术领域人员所熟知，具体不再赘述。
c、在上述的器件基底的正面设置所需的沟槽型正面结构，所述沟槽型正面结构包括沟槽5，所述沟槽5从器件基底的上表面垂直向下延伸且沟槽5的槽底位于载流子存储层7下方的衬底1内；
如图5所示，器件基底的正面是指基板12对应的表面，沟槽型正面结构设置在器件基底的正面。所述沟槽型正面结构还包括位于基板12内的源区9，所述源区9的导电类型与载流子存储层7以及衬底1的导电类型相一致，源区9位于沟槽5外壁的侧上方，且源区9与沟槽5的外壁相接触；沟槽5内填充有导电多晶硅6，沟槽5的槽口覆盖有绝缘氧化层10，且在所述绝缘氧化层10上淀积源极金属层11，所述源极金属层11与源区9以及基板12欧姆接触。
本发明实施例中，源区9的导电类型为N型，在沟槽型IGBT器件的截面上，源区9分布在沟槽5的两侧，源区9位于沟槽5槽口的两侧。沟槽5的内壁还生长有氧化层，导电多晶硅6通过氧化层与沟槽5的侧壁及底壁相接触。在得到沟槽型正面结构后，基板12形成P阱层8，沟槽5贯穿P阱层8以及载流子存储层7，且沟槽5的槽底延伸进入载流子存储层7下方的衬底1内。在器件基底的正面制作沟槽型正面结构的具体步骤以及工艺条件均可以采用现有常用的技术手段，此处不再赘述。
d、在器件基底的背面设置所需的背面结构，所述背面结构包括设置于衬底1背面且导电类型为第二导电类型的集电区3，所述集电区3上设有集电极金属层4，所述集电极金属层4与集电区3欧姆接触。
如图6所示，所述背面结构还包括位于衬底1与集电区3之间的缓冲层2，所述缓冲层2通过在衬底1的背面注入第一导电类型离子形成。具体实施时，在衬底1的背面通过注入N型导电离子能形成缓冲层2，缓冲层2的掺杂浓度大于衬底1的掺杂浓度。然后在衬底1的背面注入P型导电离子，以形成集电区3，即集电区3的导电类型为P型。集电极金属层4与集电区3欧姆接触，集电极金属层4与集电区3配合形成IGBT器件的集电极。在器件基底的背面设置背面结构可以采用现有常用的技术手段，具体实施过程为本技术领域人员所熟知，此处不再赘述。
本发明在衬底1的正面通过离子注入形成载流子存储层7，将基板12与衬底1键合，以形成器件基底，从而优化了形成的IGBT器件内N型载流子存储层7和P阱层8的掺杂浓度分布，避免了现有IGBT器件中载流子存储层7对P阱层8掺杂浓度分布的补偿效应，解决了随着N型载流子存储层7掺杂浓度的变化对IGBT器件阈值电压的影响问题，从而可以更好的按设计要求控制N型载流子存储层7的掺杂浓度分布，调节起来更方便，提高了IGBT器件的稳定性和可靠性。
Claims (5)
1.一种具有载流子存储层的沟槽栅IGBT制备方法，其特征是，所述沟槽栅IGBT制备方法包括如下步骤：
（a）、提供所需具有第一导电类型的衬底（1），并在所述衬底（1）内的上部设置载流子存储层（7），所述载流子存储层（7）的导电类型与衬底（1）的导电类型相一致；
（b）、提供所需具有第二导电类型的基板（12），并将所述基板（12）键合固定在衬底（1）上，且基板（12）与衬底（1）键合固定后，基板（12）与载流子存储层（7）相接触，以形成所需的器件基底；
（c）、在上述的器件基底的正面设置所需的沟槽型正面结构，所述沟槽型正面结构包括沟槽（5），所述沟槽（5）从器件基底的上表面垂直向下延伸且沟槽（5）的槽底位于载流子存储层（7）下方的衬底（1）内；
（d）、在器件基底的背面设置所需的背面结构，所述背面结构包括设置于衬底（1）背面且导电类型为第二导电类型的集电区（3），所述集电区（3）上设有集电极金属层（4），所述集电极金属层（4）与集电区（3）欧姆接触。
2.根据权利要求1所述的具有载流子存储层的沟槽栅IGBT制备方法，其特征是：所述载流子存储层（7）通过在衬底（1）的正面注入第一导电类型离子并退火后形成。
3.根据权利要求1所述的具有载流子存储层的沟槽栅IGBT制备方法，其特征是：所述衬底（1）的材料包括硅，基板（12）的材料包括硅；衬底（1）与基板（12）均采用硅时，基板（12）与衬底（1）采用硅-硅键合固定。
4.根据权利要求1所述的具有载流子存储层的沟槽栅IGBT制备方法，其特征是：所述沟槽型正面结构还包括位于基板（12）内的源区（9），所述源区（9）的导电类型与载流子存储层（7）以及衬底（1）的导电类型相一致，源区（9）位于沟槽（5）外壁的侧上方，且源区（9）与沟槽（5）的外壁相接触；沟槽（5）内填充有导电多晶硅（6），沟槽（5）的槽口覆盖有绝缘氧化层（10），且在所述绝缘氧化层（10）上淀积源极金属层（11），所述源极金属层（11）与源区（9）以及基板（12）欧姆接触。
5.根据权利要求1所述的具有载流子存储层的沟槽栅IGBT制备方法，其特征是：所述背面结构还包括位于衬底（1）与集电区（3）之间的缓冲层（2），所述缓冲层（2）通过在衬底（1）的背面注入第一导电类型离子形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510583251.1A CN105140121B (zh) | 2015-09-14 | 2015-09-14 | 具有载流子存储层的沟槽栅igbt制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510583251.1A CN105140121B (zh) | 2015-09-14 | 2015-09-14 | 具有载流子存储层的沟槽栅igbt制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105140121A CN105140121A (zh) | 2015-12-09 |
| CN105140121B true CN105140121B (zh) | 2017-12-12 |
Family
ID=54725427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510583251.1A Active CN105140121B (zh) | 2015-09-14 | 2015-09-14 | 具有载流子存储层的沟槽栅igbt制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105140121B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106409898B (zh) * | 2016-11-01 | 2019-06-28 | 株洲中车时代电气股份有限公司 | 一种具有埋氧化层的沟槽栅igbt及其制作方法 |
| WO2018105729A1 (ja) * | 2016-12-08 | 2018-06-14 | 富士電機株式会社 | 半導体装置 |
| JP7442932B2 (ja) * | 2020-03-09 | 2024-03-05 | 三菱電機株式会社 | 半導体装置 |
| CN113851379A (zh) * | 2021-09-24 | 2021-12-28 | 上海积塔半导体有限公司 | Igbt器件及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102945804A (zh) * | 2012-12-07 | 2013-02-27 | 株洲南车时代电气股份有限公司 | 一种沟槽栅型igbt芯片制作方法 |
| CN103035519A (zh) * | 2012-07-27 | 2013-04-10 | 上海华虹Nec电子有限公司 | Igbt器件及其制作工艺方法 |
| CN104637813A (zh) * | 2013-11-13 | 2015-05-20 | 江苏物联网研究发展中心 | Igbt的制作方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4575713B2 (ja) * | 2004-05-31 | 2010-11-04 | 三菱電機株式会社 | 絶縁ゲート型半導体装置 |
| JP5533202B2 (ja) * | 2010-04-30 | 2014-06-25 | 三菱電機株式会社 | 絶縁ゲート型半導体装置及びその製造方法 |
-
2015
- 2015-09-14 CN CN201510583251.1A patent/CN105140121B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103035519A (zh) * | 2012-07-27 | 2013-04-10 | 上海华虹Nec电子有限公司 | Igbt器件及其制作工艺方法 |
| CN102945804A (zh) * | 2012-12-07 | 2013-02-27 | 株洲南车时代电气股份有限公司 | 一种沟槽栅型igbt芯片制作方法 |
| CN104637813A (zh) * | 2013-11-13 | 2015-05-20 | 江苏物联网研究发展中心 | Igbt的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105140121A (zh) | 2015-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102623513B (zh) | 用于快速开关的带有可控注入效率的二极管结构 | |
| CN103794647B (zh) | 一种双向igbt器件及其制作方法 | |
| CN104538446B (zh) | 一种双向mos型器件及其制造方法 | |
| CN105870179B (zh) | 一种沟槽栅电荷存储型rc-igbt及其制造方法 | |
| CN108461537B (zh) | 一种沟槽栅电荷存储型igbt及其制作方法 | |
| CN105140121B (zh) | 具有载流子存储层的沟槽栅igbt制备方法 | |
| CN105679816B (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN105789290A (zh) | 一种沟槽栅igbt器件及其制造方法 | |
| CN105870178B (zh) | 一种双向igbt器件及其制造方法 | |
| CN105993076B (zh) | 一种双向mos型器件及其制造方法 | |
| CN103762230B (zh) | N沟道注入效率增强型绝缘栅双极型晶体管 | |
| CN110504310A (zh) | 一种具有自偏置pmos的ret igbt及其制作方法 | |
| CN105932055A (zh) | 一种平面栅igbt及其制作方法 | |
| CN106298939A (zh) | 一种具有复合介质层结构的积累型dmos | |
| CN103985746A (zh) | 沟槽型igbt器件及其制造方法 | |
| CN108091685A (zh) | 一种提高耐压的半超结mosfet结构及其制备方法 | |
| CN107170801B (zh) | 一种提高雪崩耐量的屏蔽栅vdmos器件 | |
| CN105789291A (zh) | 一种双分裂沟槽栅电荷存储型igbt及其制造方法 | |
| CN107305909A (zh) | 一种逆导型igbt背面结构及其制备方法 | |
| CN105845718B (zh) | 一种4H-SiC沟槽型绝缘栅双极型晶体管 | |
| CN101834202B (zh) | 降低热载流子效应的n型横向绝缘栅双极型器件 | |
| CN110504313B (zh) | 一种横向沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN106992208B (zh) | 一种薄硅层soi基横向绝缘栅双极型晶体管及其制造方法 | |
| CN210092093U (zh) | 一种屏蔽栅功率mos的器件 | |
| CN104299992B (zh) | 一种横向沟槽绝缘栅双极型晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |