CN103985746A - 沟槽型igbt器件及其制造方法 - Google Patents
沟槽型igbt器件及其制造方法 Download PDFInfo
- Publication number
- CN103985746A CN103985746A CN201410247145.1A CN201410247145A CN103985746A CN 103985746 A CN103985746 A CN 103985746A CN 201410247145 A CN201410247145 A CN 201410247145A CN 103985746 A CN103985746 A CN 103985746A
- Authority
- CN
- China
- Prior art keywords
- conduction type
- groove
- interarea
- region
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 76
- 229910052751 metal Inorganic materials 0.000 claims abstract description 76
- 239000004065 semiconductor Substances 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 230000003139 buffering effect Effects 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 claims description 14
- 239000011248 coating agent Substances 0.000 claims description 8
- 238000000576 coating method Methods 0.000 claims description 8
- 238000002513 implantation Methods 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 238000004891 communication Methods 0.000 abstract description 4
- 210000000746 body region Anatomy 0.000 abstract 5
- 150000002739 metals Chemical class 0.000 abstract 3
- 238000005516 engineering process Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 239000012535 impurity Substances 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 238000010923 batch production Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005303 weighing Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种沟槽型IGBT器件及其制造方法，其特征在于：在有源区半导体基板第一主面的第一导电类型漂移区内，设置交替的第二导电类型体区和第二导电类型缓冲区，第二导电类型体区和第二导电类型缓冲区被沟槽型栅电极隔离并与绝缘介质层接触；第二导电类型体区深度比沟槽型栅电极小，第二导电类型缓冲区深度比沟槽型栅电极大、并包围沟槽型栅电极底部；第二导电类型缓冲区与第二导电类型体区不接触；第二导电类型体区内设置有第一导电类型发射区，第二导电类型体区和第一导电类型发射区均与发射极金属欧姆接触；第二导电类型缓冲区与发射级金属间被绝缘介质层隔离、且与发射极金属无电性连通。本发明器件有效提高了器件性能，不增加制造成本。
Description
技术领域
本发明涉及一种沟槽型IGBT器件及其制造方法，属于半导体器件的技术领域。
背景技术
绝缘栅双极型晶体管IGBT（Insulated Gate Bipolar Transistor）于二十世纪八十年代被提出和迅速推广，现已广泛应用于中高压大电流领域，并同MOSFET（金属-氧化物-半导体场效应晶体管）将功率电子技术推向了高频时代。对比其它种类的功率半导体，如双极型晶体管、MOSFET，绝缘栅双极型晶体管作为一种电压控制器件，能够以更低的功率损耗处理更高的功率，并且能够工作于高频的电路当中，是IGBT 最为突出的特点和优势。IGBT目前已经广泛应用电力电子领域。
IGBT的饱和压降（Vcesat）和抗冲击能力及耐压特性是衡量IGBT器件的几个重要指标。饱和压降是衡量IGBT产品导通损耗的重要参数，降低IGBT饱和压降可以有效降低IGBT功率损耗，减小产品发热，提高功率转换效率。耐压特性是产品的最重要参数之一，耐压不足可能导致IGBT器件使用时出现击穿烧毁的风险。IGBT产品抗冲击能力的主要体现之一就是产品抗短路能力，是体现产品可靠性的重要参数指标。
为了提高IGBT产品性能，多种优化IGBT结构和工艺的方法被提出，其中有代表性的如中国专利CN 202473930 U中所提及的改进结构。该专利提出通过设置不与发射极金属直接接触的第二导电类型第二区域，该区域为近似浮置状态，当IGBT 正向导通工作时，由IGBT 半导体基板背面的第二导电类型注入区注入进第一导电类型漂移区少数载流子会在漂移层上部形成积累层，可以有效的增强电导调制效应，降低Vcesat。此外，由于该沟道密度降低，并且第二导电类型体区面积减少，可以降低短路电流，提高产品抗短路能力。但该专利也存在明显的缺陷。首先，由于第二导电类型第二区域不与发射极金属接触，或是在极远端与发射极金属接触，会造成第二导电类型第二区域与第二导电类型体区在器件截至耐压时，电位不一致，因此第二导电类型第二区域耗尽速度会明显偏与第二导电类型体区，当第二区域宽度接近或大于体区宽度时，耗尽层会出去明显弯曲，产品耐压会显著降低；其次，由于第二区域与体区电位不一致，在器件耐压时，易在沟槽栅底部器件发生击穿。
鉴于现有技术中的缺陷，一种能有效的提高IGBT性能，并且与现有IGBT工艺兼容，不增加产品技术难度和工艺成本的IGBT器件和制造工艺是极其必要的。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种沟槽型IGBT器件及其制造方法，该IGBT器件可以有效的降低饱和压降，提高产品耐压，降低短路电流，并且工艺简单，与现有IGBT制造技术兼容，不增加生产成本。
按照本发明提供的技术方案，所述沟槽型IGBT器件，在所述IGBT器件的俯视平面上，包括位于半导体基板上的有源区和终端保护区，有源区位于半导体基板的中心区域，终端保护区环绕包围有源区；在所述IGBT器件的截面上，所述半导体基板具有相对的第一主面和第二主面，第一主面和第二主面之间包括第一导电类型漂移层，在半导体基板的第二主面设置第二导电类型集电区，第二导电类型集电区与集电极金属欧姆接触；在所述终端保护区，第一导电类型漂移层中设置第二导电类型主结、第二导电类型分压环和第一导电类型截止区，在第一主面上设置绝缘介质层、栅极引出金属和截止区金属场板；其特征是：在所述有源区，第一导电类型漂移层内设置交替分布的第二导电类型体区和第二导电类型缓冲区，第二导电类型体区和第二导电类型缓冲区被沟槽型栅电极隔离；所述沟槽型栅电极包括沟槽、设置于沟槽内壁表面的栅氧化层和填充于沟槽内腔的多晶硅栅电极；所述第二导电类型体区和第二导电类型缓冲区分别与栅氧化层接触；所述第二导电类型体区的深度小于沟槽的深度，第二导电类型缓冲区的深度大于沟槽的深度、并且第二导电类型缓冲区包围沟槽的底部；在所述第二导电类型体区上部设置第一导电类型发射区，第一导电类型发射区位于沟槽侧部；在所述第一主面上设置绝缘介质层和发射极金属，发射极金属分别与第二导电类型体区和第一导电类型发射区欧姆接触，第二导电类型缓冲区和发射极金属之间由绝缘介质层相隔离。
进一步的，在所述终端保护区，所述第二导电类型主结、第二导电类型分压环和第一导电类型截止区位于第一导电类型漂移层的上部，绝缘介质层和截止区金属场板设置于第一主面，绝缘介质层中设置多晶硅场板，绝缘介质层上表面设置栅极引出金属，栅极引出金属与多晶硅场板接触，截止区金属场板与第一导电类型截止区接触。
进一步的，所述第二导电类型体区与第二导电类型缓冲区不接触。
进一步的，所述第二导电类型集电区为连续的或不连续的；当第二导电类型集电区不连续时，第一导电类型漂移层与集电极金属欧姆接触。
进一步的，在所述第一导电类型漂移层底部设置第一导电类型缓冲层，第二导电类型集电区与第一导电类型型缓冲层同时与集电极金属形成欧姆接触。
所述沟槽型IGBT器件的制造方法，其特征是，采用以下工艺步骤：
a、提供具有第一主面和第二主面的半导体基板，第一主面和第二主面间之间为第一导电类型漂移层；
b、在半导体基板的第一主面选择性注入第二导电类型离子，分别对应于第二导电类型缓冲区、第二导电类型主结和第二导电类型分压环；
c、在半导体基板的第一主面形成绝缘介质层，并选择性的刻蚀绝缘介质层，作为终端保护区场板；
d、在上述半导体基板的第一主面上淀积硬掩膜层，选择性的掩蔽和刻蚀硬掩膜层，形成多个沟槽刻蚀的硬掩膜开口，通过硬掩膜开口在第一导电类型漂移层的上部形成多个沟槽，并去除硬掩膜；
e、在半导体基本第一主面和沟槽的内壁形成栅氧化层，并淀积导电多晶硅填充沟槽内腔，选择性的进行多晶硅刻蚀，在第一主面上形成多晶硅场板；
f、进行高温推结，分别形成第二导电类型缓冲区、第二导电类型主结和第二导电类型分压环；
g、选择性的注入第二导电类型离子、并推结，在沟槽之间形成第二导电类型体区；
h、在上述半导体基板的第一主面上，制作第一导电类型发射区、第一导电类型截止区、绝缘介质层、发射级金属、栅极引出金属和截止区金属场板；
i、在上述半导体基板的第二主面上，制作第二导电类型集电区和集电极金属，得到所述沟槽型IGBT器件。
进一步的，所述半导体基板的材料包括硅。
本发明的优势在于：（1）、第二导电类型缓冲层与第二导电类型体区和发射极金属均无电性连通，即第二导电类型缓冲区完全浮置；在第一导电类型漂移层内形成少数载流子积累，电导调制效果增强，可以显著减小IGBT饱和压降，降低导通损耗；（2）、由于第二导电类型缓冲区的引入，减少沟道和第二导电类型体区面积，可以有效的限制器件短路过程中短路电流的大小，提高器件抗冲击能力；（3）、由于第二导电类型缓冲区深度大于第二导电类型体区，因此，在IGBT反向耐压时，可以有效的降低由于第二导电类型缓冲区与第二导电类型体区耗尽层扩展速度的差异，降低耗尽层曲率，保证器件耐压；（4）、常规沟槽型IGBT中，沟槽栅底部由于耗尽层曲率最大，是整个器件最易击穿的位置，本发明中由于第二导电类型缓冲区包围沟槽型栅电极和绝缘介质层底部，可以有效防止该位置击穿，提高器件可靠性。上述IGBT的制造方法中，第二导电类型缓冲区与保护区分压环同时形成，与现有IGBT工艺兼容，适合批量生产；且不增加单独的工艺步骤，不增加产品成本。
附图说明
图1为本发明所述IGBT器件一种实施例的剖面结构图。
图2为本发明所述IGBT器件另一种实施例的剖面结构图。
图3～图10为本发明所述IGBT器件的制造工艺步骤流程图，其中：
图3为所述半导体基板的剖面图。
图4为在半导体基板第一主面上选择性注入后的剖面图。
图5为在终端保护区的第一主面形成绝缘介质层的剖面图。
图6为在有源区的N型漂移区上部形成沟槽的剖面图。
图7为得到沟槽型栅电极和多晶硅场板后的剖面图。
图8为得到P型缓冲区、P型主结和P型分压环后的剖面图。
图9为得到P型体区后的剖面图。
图10为完成半导体基板第一主面工艺后的剖面图。
具体实施方式
下面结合具体附图对本发明作进一步说明。
如图1、图2所示，以N沟道型IGBT器件为例，包括有源区1、终端保护区2、集电极金属10、P型集电区11、N型漂移层12、P型缓冲区13、栅氧化层14、多晶硅栅电极15、P型体区16、N+发射区17、绝缘介质层18、发射极金属19、P型主结21、P型分压环22、多晶硅场板23、栅极引出金属24、N+截止区25、截止区金属场板26、N+型缓冲层31。
在所述IGBT器件的俯视平面上，包括位于半导体基板上的有源区1和终端保护区2，有源区1位于半导体基板的中心区域，终端保护区2环绕包围有源区1；如图1所示，在所述IGBT器件的截面上，所述半导体基板具有相对的第一主面和第二主面，第一主面和第二主面之间包括N型漂移层12，在半导体基板的第二主面设置P型集电区11，P型集电区11与集电极金属10欧姆接触；
在所述终端保护区2的N型漂移层12中设置P型主结21、P型分压环22和N+截止区25，在第二主面上设置绝缘介质层18、栅极引出金属24和截止区金属场板26；所述P型主结21、P型分压环22和N+截止区25位于N型漂移层12的上部，绝缘介质层18和截止区金属场板26设置于第一主面，绝缘介质层18中设置多晶硅场板23，绝缘介质层18上表面设置栅极引出金属24，栅极引出金属24与多晶硅场板23接触，截止区金属场板26与N+截止区25接触；
在有源区1的N型漂移层12内设置交替分布的P型体区16和P型缓冲区13，P型体区16和P型缓冲区13被沟槽型栅电极隔离；所述沟槽型栅电极包括沟槽、设置于沟槽内壁表面的栅氧化层14和填充于沟槽内腔的多晶硅栅电极15；所述P型体区16和P型缓冲区13分别与栅氧化层14接触；所述P型体区16的深度小于沟槽的深度，P型缓冲区13的深度大于沟槽的深度、并且P型缓冲区13包围沟槽的底部；所述P型体区16与P型缓冲区13不接触；在所述P型体区16上部设置N+发射区17，N+发射区17位于沟槽侧部；在所述第一主面上设置绝缘介质层18和发射极金属19，发射极金属19分别与P型体区16和N+发射区17欧姆接触，P型缓冲区13和发射极金属19之间由绝缘介质层18相隔离、且P型缓冲区13在任一方向上均与发射极金属19无电性连通；
如图1所示，所述P型集电区11为连续的，也可以是不连续的；P型集电区11不连续时，N型漂移层12部分与集电极金属10欧姆接触；
上述IGBT中，N型漂移层12杂质浓度可以是均匀的，也可以是不均匀的；
上述IGBT中，沿半导体基板表面方向的P型体区16的宽度与P型缓冲区13的宽度可以是相等的，也可以是不相等的；
上述IGBT中，P型体区内16的杂质浓度是不均匀的；
如图2所示为本发明的另一种实施形式，其中P型集电区11为不连续，并且在N型漂移层12底部引入浓度更大的N+缓冲层31，以便于可以将芯片减薄到更薄的厚度，P型集电区11与N+型缓冲层31同时与集电极金属10形成欧姆接触。这样在IGBT工作时，同时具备了体二极管续流的功能。
上述沟槽型IGBT器件，采用以下工艺步骤实现，如图3～10所示：
（a）、如图3所示，提供具有第一主面和第二主面的N型半导体基板，第一主面和第二主面间之间为N型漂移层12；所述半导体基板的材料包括但不限于硅；
（b）、如图4所示，在半导体基板的第一主面选择性注入P型杂质，分别对应于P型缓冲区13、P型主结21和P型分压环22；
（c）、如图5所示，采用热生长或淀积等常规工艺方式在半导体基板的第一主面形成绝缘介质层41，并选择性的刻蚀绝缘介质层41，作为终端保护区2场板；
（d）、如图6所示，在上述半导体基板的第一主面上淀积硬掩膜层，选择性的掩蔽和刻蚀硬掩膜层，形成多个沟槽刻蚀的硬掩膜开口，通过硬掩膜开口，利用各项异性刻蚀方法在N型漂移层12的上部形成多个沟槽42，并去除硬掩膜；所述硬掩膜层可以采用LPTEOS（低压化学气相沉积四乙基原硅酸盐）、热氧化二氧化硅加化学气相沉积二氧化硅或热二氧化硅加氮化硅；
（e）、如图7所示，在半导体基本第一主面和沟槽42的内壁形成栅氧化层14，并淀积导电多晶硅填充沟槽42内腔，选择性的进行多晶硅刻蚀，在第一主面上形成多晶硅场板23；
（f）、如图8所示，进行高温推结，分别形成P型缓冲区13、P型主结21和P型分压环22；
（g）、如图9所示，选择性的注入P型杂质，并推结，在沟槽42之间形成P型体区16；
（h）、如图10所示，在上述半导体基板的第一主面上，通过常规半导体工艺，得到IGBT 器件相对应的有源区及截止保护区，包括N+发射区17、N+截止区25、绝缘介质层18、发射级金属19、栅极引出金属24和截止区金属场板26；具体包括步骤h1～h3：
h1、注入N型离子、并通过高温推结得到N+发射区17和N+截止区25；
h2、在有源区1的第一主面上淀积绝缘介质层18，该绝缘介质层18覆盖沟槽42的槽口和沟槽42两侧区域；选择性的掩蔽和刻蚀绝缘介质层18，分别形成发射极金属19的接触孔、栅极引出金属24的接触孔和截止区金属场板26的接触孔，发射极金属19的接触孔和截止区金属场板26的接触孔分别由绝缘介质层18的表面延伸到第一主面上；
h3、在绝缘介质层18上方淀积金属层，选择性的掩蔽和刻蚀金属层，分别形成发射级金属19、栅极引出金属24和截止区金属场板26，发射级金属19、栅极引出金属24和截止区金属场板26分别填充在各自的接触孔内；
（i）、在上述半导体基板的第二主面上，通过减薄、注入、退火等常规半导体工艺，完成P型集电区11和集电极金属10的制造，最终形成图1或图2所示的IGBT器件；具体包括步骤i1～i4：
i1、对半导体基板第二主面进行研磨减薄，研磨减薄的厚度根据IGBT器件的使用环境进行设置；
i2、对经减薄后的第二主面注入N型离子，形成如图2所示的N+缓冲层31；
i3、再在N+缓冲层31注入P型离子，或者不经步骤（i2）直接向第二主面注入P型离子，形成P型集电区11，如图1所示；P型集电区11为连续的（如图1所示）或不连续的（如图2所示）；
i4、在第二主面淀积金属，形成集电极金属10。
本发明所述的沟槽型IGBT器件的优势在于：1、P型缓冲层13与P型体区16和发射极金属19均无电性连通，即P型缓冲区13完全浮置；在N型漂移层12内形成空穴积累，电导调制效果增强，可以显著减小IGBT饱和压降，降低导通损耗；2、由于P型缓冲区13的引入，减少沟道和P型体区16的面积，可以有效的限制器件短路过程中短路电流的大小，提高器件抗冲击能力；3、由于P型缓冲区13深度大于P型体区16的深度，因此，在IGBT反向耐压时，可以有效的降低由于P型缓冲区13与P型体区16的耗尽层扩展速度的差异，降低耗尽层曲率，保证器件耐压；4、常规沟槽型IGBT中，沟槽栅底部由于耗尽层曲率最大，是整个器件最易击穿的位置，本发明中由于P型缓冲13区包围沟槽型栅电极15和绝缘介质层14底部，可以有效防止该位置击穿，提高器件可靠性。
在所述沟槽型IGBT器件的制造方法中，P型缓冲区13与保护区分压环22同时形成，与现有IGBT工艺兼容，适合批量生产；且不增加单独的工艺步骤，不增加产品成本。
Claims (7)
1.一种沟槽型IGBT器件，在所述IGBT器件的俯视平面上，包括位于半导体基板上的有源区（1）和终端保护区（2），有源区（1）位于半导体基板的中心区域，终端保护区（2）环绕包围有源区（1）；在所述IGBT器件的截面上，所述半导体基板具有相对的第一主面和第二主面，第一主面和第二主面之间包括第一导电类型漂移层，在半导体基板的第二主面设置第二导电类型集电区，第二导电类型集电区与集电极金属（10）欧姆接触；在所述终端保护区（2），第一导电类型漂移层中设置第二导电类型主结、第二导电类型分压环和第一导电类型截止区，在第一主面上设置绝缘介质层（18）、栅极引出金属（24）和截止区金属场板（26）；其特征是：在所述有源区（1），第一导电类型漂移层内设置交替分布的第二导电类型体区和第二导电类型缓冲区，第二导电类型体区和第二导电类型缓冲区被沟槽型栅电极隔离；所述沟槽型栅电极包括沟槽、设置于沟槽内壁表面的栅氧化层（14）和填充于沟槽内腔的多晶硅栅电极（15）；所述第二导电类型体区和第二导电类型缓冲区分别与栅氧化层（14）接触；所述第二导电类型体区的深度小于沟槽的深度，第二导电类型缓冲区的深度大于沟槽的深度、并且第二导电类型缓冲区包围沟槽的底部；在所述第二导电类型体区上部设置第一导电类型发射区，第一导电类型发射区位于沟槽侧部；在所述第一主面上设置绝缘介质层（18）和发射极金属（19），发射极金属（19）分别与第二导电类型体区和第一导电类型发射区欧姆接触，第二导电类型缓冲区和发射极金属（19）之间由绝缘介质层（18）相隔离。
2.如权利要求1所述的沟槽型IGBT器件，其特征是：在所述终端保护区（2），所述第二导电类型主结、第二导电类型分压环和第一导电类型截止区位于第一导电类型漂移层的上部，绝缘介质层（18）和截止区金属场板（26）设置于第一主面，绝缘介质层（18）中设置多晶硅场板（23），绝缘介质层（18）上表面设置栅极引出金属（24），栅极引出金属（24）与多晶硅场板（23）接触，截止区金属场板（26）与第一导电类型截止区接触。
3.如权利要求1所述的沟槽型IGBT器件，其特征是：所述第二导电类型体区与第二导电类型缓冲区不接触。
4.如权利要求1所述的沟槽型IGBT器件，其特征是：所述第二导电类型集电区为连续的或不连续的；当第二导电类型集电区不连续时，第一导电类型漂移层与集电极金属（10）欧姆接触。
5.如权利要求1所述的沟槽型IGBT器件，其特征是：在所述第一导电类型漂移层底部设置第一导电类型缓冲层，第二导电类型集电区与第一导电类型型缓冲层同时与集电极金属（10）形成欧姆接触。
6.一种沟槽型IGBT器件的制造方法，其特征是，采用以下工艺步骤：
a、提供具有第一主面和第二主面的半导体基板，第一主面和第二主面间之间为第一导电类型漂移层；
b、在半导体基板的第一主面选择性注入第二导电类型离子，分别对应于第二导电类型缓冲区、第二导电类型主结和第二导电类型分压环；
c、在半导体基板的第一主面形成绝缘介质层（41），并选择性的刻蚀绝缘介质层（41），作为终端保护区（2）场板；
d、在上述半导体基板的第一主面上淀积硬掩膜层，选择性的掩蔽和刻蚀硬掩膜层，形成多个沟槽刻蚀的硬掩膜开口，通过硬掩膜开口在第一导电类型漂移层的上部形成多个沟槽（42），并去除硬掩膜；
e、在半导体基本第一主面和沟槽（42）的内壁形成栅氧化层（14），并淀积导电多晶硅填充沟槽（42）内腔，选择性的进行多晶硅刻蚀，在第一主面上形成多晶硅场板（23）；
f、进行高温推结，分别形成第二导电类型缓冲区、第二导电类型主结和第二导电类型分压环；
g、选择性的注入第二导电类型离子、并推结，在沟槽（42）之间形成第二导电类型体区；
h、在上述半导体基板的第一主面上，制作第一导电类型发射区、第一导电类型截止区、绝缘介质层、发射级金属、栅极引出金属和截止区金属场板；
i、在上述半导体基板的第二主面上，制作第二导电类型集电区和集电极金属（10），得到所述沟槽型IGBT器件。
7.如权利要求6所述的沟槽型IGBT器件的制造方法，其特征是：所述半导体基板的材料包括硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410247145.1A CN103985746B (zh) | 2014-06-05 | 2014-06-05 | 沟槽型igbt器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410247145.1A CN103985746B (zh) | 2014-06-05 | 2014-06-05 | 沟槽型igbt器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103985746A true CN103985746A (zh) | 2014-08-13 |
| CN103985746B CN103985746B (zh) | 2016-10-05 |
Family
ID=51277648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410247145.1A Active CN103985746B (zh) | 2014-06-05 | 2014-06-05 | 沟槽型igbt器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103985746B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105185830A (zh) * | 2015-08-28 | 2015-12-23 | 深圳深爱半导体股份有限公司 | 功率晶体管及其结终端结构 |
| CN105633139A (zh) * | 2016-03-23 | 2016-06-01 | 无锡新洁能股份有限公司 | 具有载流子存储结构的igbt器件及其制造方法 |
| CN106653836A (zh) * | 2016-12-01 | 2017-05-10 | 无锡新洁能股份有限公司 | 具有低导通压降的绝缘栅双极型晶体管器件及其制造方法 |
| CN109192774A (zh) * | 2018-09-06 | 2019-01-11 | 江苏中科君芯科技有限公司 | 栅极双箝位的igbt器件 |
| CN111725306A (zh) * | 2019-03-22 | 2020-09-29 | 中山汉臣电子科技有限公司 | 一种沟槽型功率半导体器件及其制造方法 |
| CN112713124A (zh) * | 2019-10-25 | 2021-04-27 | 三菱电机株式会社 | 半导体装置 |
| CN110190029B (zh) * | 2019-04-28 | 2021-07-09 | 爱特微(张家港)半导体技术有限公司 | 一种功率半导体器件的制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070108468A1 (en) * | 2005-11-14 | 2007-05-17 | Mitsubishi Electric Corporation | Semiconductor device and method of manufacturing the same |
| CN102569373A (zh) * | 2012-03-08 | 2012-07-11 | 无锡新洁能功率半导体有限公司 | 一种具有低导通饱和压降的igbt及其制造方法 |
| US20130168731A1 (en) * | 2011-12-30 | 2013-07-04 | Force Mos Technology Co., Ltd. | Semiconductor power device having wide termination trench and self-aligned source regions for mask saving |
| CN103390545A (zh) * | 2012-05-08 | 2013-11-13 | 上海华虹Nec电子有限公司 | 改善沟槽型nmos漏源击穿电压的方法及其结构 |
| CN203871337U (zh) * | 2014-06-05 | 2014-10-08 | 无锡新洁能股份有限公司 | 沟槽型igbt器件 |
-
2014
- 2014-06-05 CN CN201410247145.1A patent/CN103985746B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070108468A1 (en) * | 2005-11-14 | 2007-05-17 | Mitsubishi Electric Corporation | Semiconductor device and method of manufacturing the same |
| US20130168731A1 (en) * | 2011-12-30 | 2013-07-04 | Force Mos Technology Co., Ltd. | Semiconductor power device having wide termination trench and self-aligned source regions for mask saving |
| CN102569373A (zh) * | 2012-03-08 | 2012-07-11 | 无锡新洁能功率半导体有限公司 | 一种具有低导通饱和压降的igbt及其制造方法 |
| CN103390545A (zh) * | 2012-05-08 | 2013-11-13 | 上海华虹Nec电子有限公司 | 改善沟槽型nmos漏源击穿电压的方法及其结构 |
| CN203871337U (zh) * | 2014-06-05 | 2014-10-08 | 无锡新洁能股份有限公司 | 沟槽型igbt器件 |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105185830A (zh) * | 2015-08-28 | 2015-12-23 | 深圳深爱半导体股份有限公司 | 功率晶体管及其结终端结构 |
| CN105633139A (zh) * | 2016-03-23 | 2016-06-01 | 无锡新洁能股份有限公司 | 具有载流子存储结构的igbt器件及其制造方法 |
| CN105633139B (zh) * | 2016-03-23 | 2019-02-15 | 无锡新洁能股份有限公司 | 具有载流子存储结构的igbt器件及其制造方法 |
| CN106653836A (zh) * | 2016-12-01 | 2017-05-10 | 无锡新洁能股份有限公司 | 具有低导通压降的绝缘栅双极型晶体管器件及其制造方法 |
| CN106653836B (zh) * | 2016-12-01 | 2023-09-01 | 无锡新洁能股份有限公司 | 具有低导通压降的绝缘栅双极型晶体管器件及其制造方法 |
| CN109192774A (zh) * | 2018-09-06 | 2019-01-11 | 江苏中科君芯科技有限公司 | 栅极双箝位的igbt器件 |
| CN111725306A (zh) * | 2019-03-22 | 2020-09-29 | 中山汉臣电子科技有限公司 | 一种沟槽型功率半导体器件及其制造方法 |
| CN111725306B (zh) * | 2019-03-22 | 2023-04-21 | 安建科技(深圳)有限公司 | 一种沟槽型功率半导体器件及其制造方法 |
| CN110190029B (zh) * | 2019-04-28 | 2021-07-09 | 爱特微(张家港)半导体技术有限公司 | 一种功率半导体器件的制备方法 |
| JP2021068833A (ja) * | 2019-10-25 | 2021-04-30 | 三菱電機株式会社 | 半導体装置 |
| US20210125889A1 (en) * | 2019-10-25 | 2021-04-29 | Mitsubishi Electric Corporation | Semiconductor device |
| CN112713124A (zh) * | 2019-10-25 | 2021-04-27 | 三菱电机株式会社 | 半导体装置 |
| JP7345354B2 (ja) | 2019-10-25 | 2023-09-15 | 三菱電機株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103985746B (zh) | 2016-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107731897B (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN108364870B (zh) | 改善栅极氧化层质量的屏蔽栅沟槽mosfet制造方法 | |
| CN103985746A (zh) | 沟槽型igbt器件及其制造方法 | |
| CN104733531A (zh) | 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet | |
| CN105185825A (zh) | 一种改善半导体功率器件中的注入控制方法 | |
| CN102569373B (zh) | 一种具有低导通饱和压降的igbt及其制造方法 | |
| CN103035521B (zh) | 实现少子存储层沟槽型igbt的工艺方法 | |
| CN103035721B (zh) | 超级结器件及其制造方法 | |
| CN104241348A (zh) | 一种低导通电阻的SiC IGBT及其制备方法 | |
| CN103094324B (zh) | 沟槽型绝缘栅双极型晶体管及其制备方法 | |
| CN109686781A (zh) | 一种多次外延的超结器件制作方法 | |
| CN109166918A (zh) | 一种绝缘栅双极晶体管及其制作方法 | |
| CN104143568A (zh) | 具有终端结构的场截止型igbt器件及其制造方法 | |
| CN106024915B (zh) | 一种超级结肖特基二极管 | |
| CN109037071A (zh) | 一种屏蔽栅功率器件的制备方法 | |
| CN203871337U (zh) | 沟槽型igbt器件 | |
| CN103681817B (zh) | Igbt器件及其制作方法 | |
| CN113066865B (zh) | 降低开关损耗的半导体器件及其制作方法 | |
| CN103199018B (zh) | 场阻断型半导体器件的制造方法和器件结构 | |
| CN106683989A (zh) | 沟槽igbt器件及其制造方法 | |
| CN107644903B (zh) | 具有高抗短路能力的沟槽栅igbt器件及其制备方法 | |
| CN104810287A (zh) | 双扩散金属氧化物晶体管制作方法及晶体管器件 | |
| CN110504313B (zh) | 一种横向沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN102054702A (zh) | 沟槽功率mosfet器件制造方法 | |
| CN105826195B (zh) | 一种超结功率器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |